CN117438324A - 双面光电互连封装结构及其制备方法 - Google Patents

双面光电互连封装结构及其制备方法 Download PDF

Info

Publication number
CN117438324A
CN117438324A CN202311373164.4A CN202311373164A CN117438324A CN 117438324 A CN117438324 A CN 117438324A CN 202311373164 A CN202311373164 A CN 202311373164A CN 117438324 A CN117438324 A CN 117438324A
Authority
CN
China
Prior art keywords
layer
wiring layer
optical waveguide
chip
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311373164.4A
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202311373164.4A priority Critical patent/CN117438324A/zh
Publication of CN117438324A publication Critical patent/CN117438324A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/424—Mounting of the optical light guide
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明提供一种双面光电互连封装结构及其制备方法，通过制备双面复合功能芯片，使得双面复合功能芯片内部具有复合光波导布线层以结合光芯片进行光传输，双面复合功能芯片中位于复合光波导布线层上下侧的电路区结合金属连接件与光芯片及重新布线层进行电传输，从而实现光电互连集成，减小封装尺寸、降低功耗、提高可靠性，且适用于高密度集成封装，可实现良好的光电信号传输。

Description

双面光电互连封装结构及其制备方法
技术领域
本发明属于半导体制造技术领域，涉及一种双面光电互连封装结构及其制备方法。
背景技术
随着大数据、人工智能、远程医疗、物联网、电子商务、5G通信的不断发展，全球数据流量爆发式地增长，更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。
在半导体封装结构中，功能芯片如ASIC(Application Specific IntegratedCircuit，专用集成电路)芯片与HBM(High Bandwidth Memory，高带宽存储器)芯片通常是设置在RDL(Re-distribution Layer，重布线层)上的，并通过RDL来进行电性连接和信号沟通，但通过RDL进行功能芯片之间的电性连接和信号沟通，因传输路径的长度、分布设置等，可能会导致传输信号的失真。
由于光具有信号衰减小、能耗低、高带宽以及与CMOS兼容等优良性能，业界普遍认为将光技术引入半导体制程中，既可减小芯片尺寸、降低成本与功耗，还可提高可靠性。从而功能芯片间可通过光纤以端面耦合(edge coupling)的方式进行耦光连接，但随着芯片间距的缩小，光纤耦合的应用方式受到了限制。
因此，提供一种双面光电互连封装结构及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双面光电互连封装结构及其制备方法，用于解决现有技术中功能芯片间的信号传输问题。
为实现上述目的及其他相关目的，本发明提供一种双面光电互连封装结构的制备方法，包括以下步骤：
提供第一晶圆级电芯片及第二晶圆级电芯片，所述第一晶圆级电芯片包括位于顶部的第一电路区及位于底部的第一基底区，所述第二晶圆级电芯片包括位于顶部的第二电路区及位于底部的第二基底区；
图形化所述第一晶圆级电芯片于所述第一基底区中形成第一凹槽，图形化所述第二晶圆级电芯片于所述第二基底区中形成第二凹槽；
于所述第一凹槽中形成第一光波导布线层，于所述第二凹槽中形成第二光波导布线层；
键合所述第一晶圆级电芯片及所述第二晶圆级电芯片，连通所述第一光波导布线层及所述第二光波导布线层构成复合光波导布线层；
于所述第一电路区的表面形成第一金属连接件，且所述第一金属连接件与所述第一电路区电连接，于所述第二电路区的表面形成第二金属连接件，且所述第二金属连接件与所述第二电路区电连接；
进行切割，形成双面复合功能芯片，且所述双面复合功能芯片中，所述第一电路区的表面形成有显露所述第一金属连接件的粘合层；
提供表面具有分离层的支撑衬底，于所述分离层上形成金属柱，以及通过所述粘合层将所述双面复合功能芯片键合于所述分离层上；
形成封装层，所述封装层覆盖所述金属柱、所述双面复合功能芯片及所述分离层，且显露所述金属柱的第二端及所述第二金属连接件；
于所述封装层上形成第二重新布线层，所述第二重新布线层与所述金属柱的第二端及所述第二金属连接件电连接；
去除所述分离层及所述支撑衬底，显露所述金属柱的第一端及所述第一金属连接件；
于所述封装层上形成第一重新布线层，所述第一重新布线层与所述金属柱的第一端及所述第一金属连接件电连接；
自所述第一重新布线层进行图形化，形成显露所述复合光波导布线层的第一波导光口，自所述第二重新布线层进行图形化，形成显露所述复合光波导布线层的第二波导光口；
提供第一光芯片及第二光芯片，将所述第一光芯片键合于所述第一重新布线层上，将所述第二光芯片键合于所述第二重新布线层上，且所述第一光芯片与所述第一重新布线层电连接，所述第一光芯片的第一感光区与所述第一波导光口对应设置，所述第二光芯片与所述第二重新布线层电连接，所述第二光芯片的第二感光区与所述第二波导光口对应设置。
可选地，所述复合光波导布线层沿键合面呈轴对称图形或沿键合面呈非对称图形。
可选地，还包括形成覆盖所述第一凹槽底部及侧壁的第一遮光保护层的步骤；和/或还包括形成覆盖所述第二凹槽底部及侧壁的第二遮光保护层的步骤。
可选地，形成所述第一遮光保护层的方法包括半导体曝光显影法，形成的所述第一遮光保护层包括金属第一遮光保护层或有机无机复合第一遮光保护层；形成所述第二遮光保护层的方法包括半导体曝光显影法，形成的所述第二遮光保护层包括金属第二遮光保护层或有机无机复合第二遮光保护层。
可选地，形成所述第一光波导布线层的方法包括半导体曝光显影法，形成的所述第一光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层；形成所述第二光波导布线层的方法包括半导体曝光显影法，形成的所述第二光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
可选地，进行切割形成所述双面复合功能芯片的方法包括机械切割法或激光切割法。
可选地，还包括形成与所述第一重新布线层和/或所述第二重新布线层电连接的第三金属连接件的步骤。
本发明还提供一种双面光电互连封装结构，所述双面光电互连封装结构包括：
第一重新布线层及第二重新布线层；
双面复合功能芯片，所述双面复合功能芯片位于所述第一重新布线层与所述第二重新布线层之间，包括复合光波导布线层，位于所述复合光波导布线层上方的第一电路区、粘合层及与所述第一电路区及所述第一重新布线层均电连接的第一金属连接件，位于所述复合光波导布线层下方的第二电路区及与所述第二电路区及所述第二重新布线层均电连接的第二金属连接件；
第一波导光口及第二波导光口，所述第一波导光口自所述第一重新布线层显露所述复合光波导布线层，所述第二波导光口自所述第二重新布线层显露所述复合光波导布线层；
金属柱，所述金属柱位于所述第一重新布线层与所述第二重新布线层之间，且所述金属柱的第一端与所述第一重新布线层电连接，所述金属柱的第二端与所述第二重新布线层电连接；
封装层，所述封装层位于所述第一重新布线层与所述第二重新布线层之间，覆盖所述金属柱、所述双面复合功能芯片、所述第一重新布线层及所述第二重新布线层；
第一光芯片及第二光芯片，所述第一光芯片键合于所述第一重新布线层上并与所述第一重新布线层电连接，所述第二光芯片键合于所述第二重新布线层上并与所述第二重新布线层电连接，且所述第一光芯片的第一感光区与所述第一波导光口对应设置，所述第二光芯片的第二感光区与所述第二波导光口对应设置。
可选地，还包括包覆所述复合光波导布线层的遮光保护层。
可选地，所述复合光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
如上所述，本发明的双面光电互连封装结构及其制备方法，通过制备双面复合功能芯片，使得双面复合功能芯片内部具有复合光波导布线层以结合光芯片进行光传输，双面复合功能芯片中位于复合光波导布线层上下侧的电路区结合金属连接件与光芯片及重新布线层进行电传输，从而实现光电互连集成，减小封装尺寸、降低功耗、提高可靠性，且适用于高密度集成封装，可实现良好的光电信号传输。
附图说明
图1显示为本发明实施例中双面光电互连封装结构的工艺流程示意图。
图2显示为本发明实施例中第一晶圆级电芯片的结构示意图。
图3显示为本发明实施例中形成第一凹槽后的结构示意图。
图4显示为本发明实施例中形成第一光波导布线层后的结构示意图。
图5显示为图4的俯视结构示意图。
图6显示为本发明实施例中具有第二光波导布线层的第二晶圆级电芯片的结构示意图。
图7显示为本发明实施例中键合第一晶圆级电芯片及第二晶圆级电芯片后的结构示意图。
图8显示为本发明实施例中进行切割形成双面复合功能芯片后的结构示意图。
图9显示为本发明实施例中具有分离层的支撑衬底的结构示意图。
图10显示为本发明实施例中形成金属柱及键合双面复合功能芯片后的结构示意图。
图11显示为本发明实施例中形成封装层后的结构示意图。
图12显示为本发明实施例中形成第二重新布线层后的结构示意图。
图13显示为本发明实施例中形成第一重新布线层后的结构示意图。
图14显示为本发明实施例中形成第一波导光口及第二波导光口后的结构示意图。
图15显示为本发明实施例中键合第一光芯片及第二光芯片后的结构示意图。
元件标号说明
100-双面复合功能芯片；101-第一晶圆级电芯片；101a-第一电路区；101b-第一基底区；102-第一焊盘；103-第一凹槽；104-第一光波导布线层；105-第一金属连接件；201-第二晶圆级电芯片；201a-第二电路区；201b-第二基底区；202-第二焊盘；204-第二光波导布线层；205-第二金属连接件；301-复合光波导布线层；200-支撑衬底；300-分离层；400-金属柱；401-粘合层；500-封装层；610-第一重新布线层；620-第二重新布线层；710-第一波导光口；720-第二波导光口；810-第一光芯片；811-第一感光区；820-第二光芯片；821-第二感光区；900-第三金属连接件。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向，可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触，另外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1，本实施例提供一种双面光电互连封装结构的制备方法，通过制备双面复合功能芯片，使得双面复合功能芯片内部具有复合光波导布线层以结合光芯片进行光传输，双面复合功能芯片中位于复合光波导布线层上下侧的电路区结合金属连接件与光芯片及电路基板进行电传输，从而实现光电互连集成，减小封装尺寸、降低功耗、提高可靠性，且适用于高密度集成封装，可实现良好的光电信号传输。
以下结合附图2～图15对有关所述双面光电互连封装结构的制备作进一步的介绍，具体包括：
首先，参阅图1、图2及图6，执行步骤S1，提供第一晶圆级电芯片101及第二晶圆级电芯片201，所述第一晶圆级电芯片101包括位于顶部的第一电路区101a及位于底部的第一基底区101b，所述第二晶圆级电芯片201包括位于顶部的第二电路区201a及位于底部的第二基底区201b。
具体的，所述第一晶圆级电芯片101及所述第二晶圆级电芯片201的尺寸可包括如4英寸、6英寸、8英寸、12英寸等，关于所述第一晶圆级电芯片101及所述第二晶圆级电芯片201的尺寸并非局限于此，可根据需要进行选择。
其中，所述第一晶圆级电芯片101及所述第二晶圆级电芯片201的具体种类可根据需要进行选择，所述第一电路区101a设置于所述第一晶圆级电芯片101的顶部用以进行电信号传输，所述第一晶圆级电芯片101的所述第一基底区101b可为后续制备第一光波导布线层104提供空间，同理，所述第二电路区201a设置于所述第二晶圆级电芯片201的顶部用以进行电信号传输，所述第二晶圆级电芯片201的所述第二基底区201b可为后续制备第二光波导布线层204提供空间。
图2及图6中仅示意了所述第一电路区101a中用以电性引出的第一焊盘102，以及所述第二电路区201a中用以电性引出的第二焊盘202，关于所述第一电路区101a及所述第二电路区201a的金属布线层的设置并未示意。
接着，参阅图1、图3及图6，执行步骤S2，图形化所述第一晶圆级电芯片101于所述第一基底区101b中形成第一凹槽103，及图形化所述第二晶圆级电芯片201于所述第二基底区201b中形成第二凹槽(未图示)。
具体的，在所述第一晶圆级电芯片101的底部无电路区域可使用半导体光刻技术进行图案化，以为所述第一光波导布线层104的制备形成预留通道，即所述第一凹槽103，同理，在所述第二晶圆级电芯片201的底部无电路区域可使用半导体光刻技术进行图案化，以为所述第二光波导布线层204的制备形成预留通道，即所述第二凹槽，关于所述第一凹槽103及所述第二凹槽的形貌可根据需要进行选择，此处不作过分限制。
接着，参阅图1、图4及图6，执行步骤S3，于所述第一凹槽103中形成第一光波导布线层104，及于所述第二凹槽中形成第二光波导布线层204。
作为示例，形成所述第一光波导布线层104的方法可包括半导体曝光显影法，形成的所述第一光波导布线层104可包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层等，如有机聚合物光波导布线层的材料可采用聚甲基丙烯酸甲酯(PMMA)、聚苯乙烯(PS)、聚碳酸酯(PC)环氧树脂、含氟聚酰亚胺等；形成所述第二光波导布线层204的方法可包括半导体曝光显影法，形成的所述第二光波导布线层204可包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层等，如有机聚合物光波导布线层的材料可采用聚甲基丙烯酸甲酯(PMMA)、聚苯乙烯(PS)、聚碳酸酯(PC)环氧树脂、含氟聚酰亚胺等。
图5示意了图4的俯视结构图，关于所述第一光波导布线层104及所述第二光波导布线层204的材质、分布及制备此处不作过分限制。
进一步的，还可包括形成覆盖所述第一凹槽103底部及侧壁的第一遮光保护层(未图示)的步骤；和/或还可包括形成覆盖所述第二凹槽底部及侧壁的第二遮光保护层(未图示)的步骤，以通过所述第一遮光保护层和/或所述第二遮光保护层对形成的对应的光波导布线层进行保护，以降低光损失。
其中，形成所述第一遮光保护层的方法可包括半导体曝光显影法，形成的所述第一遮光保护层可包括金属第一遮光保护层，如可为铜、金、铝、银、铂、钛等，或形成的所述第一遮光保护层为有机无机复合第一遮光保护层等，以通过所述第一遮光保护层覆盖所述第一光波导布线层104，以降低光损失。
同理，形成所述第二遮光保护层的方法可包括半导体曝光显影法，形成的所述第二遮光保护层可包括金属第二遮光保护层，如可为铜、金、铝、银、铂、钛等，或形成的所述第二遮光保护层为有机无机复合第二遮光保护层等，以通过所述第二遮光保护层覆盖所述第二光波导布线层204，以降低光损失。
接着，参阅图1及图7，执行步骤S4，键合所述第一晶圆级电芯片101及所述第二晶圆级电芯片201，连通所述第一光波导布线层104及所述第二光波导布线层204构成复合光波导布线层301。
作为示例，所述复合光波导布线层301可沿键合面呈轴对称图形或沿键合面呈非对称图形。
具体的，参阅图7，本实施例中，优选键合前的所述第一晶圆级电芯片101及所述第二晶圆级电芯片201具有相同结构，从而键合后，所述复合光波导布线层301可沿键合面呈轴对称图形，但并非局限于此，根据制程工艺等的需求，在另一实施例中，所述第一晶圆级电芯片101及所述第二晶圆级电芯片201也可具有不同形貌，从而在键合后所述复合光波导布线层301沿键合面为非对称图形，此处不作过分限制。
接着，参阅图1及图8，执行步骤S5，于所述第一电路区101a的表面形成第一金属连接件105，且所述第一金属连接件105与所述第一电路区101a电连接，于所述第二电路区201a的表面形成第二金属连接件205，且所述第二金属连接件205与所述第二电路区201a电连接。
具体的，参阅图8，本实施例中，所述第一金属连接件105及所述第二金属连接件205均采用金属柱的结构，且所述第一金属连接件105与所述第一焊盘102电连接，所述第二金属连接件205与所述第二焊盘202电连接，关于所述第一金属连接件105及所述第二金属连接件205的种类并非局限于此，如还可为金属凸块或金属柱与金属凸块的复合结构等，此处不作过分限制，可根据需要进行选择。
接着，参阅图1及图8，执行步骤S6，进行切割，形成双面复合功能芯片100，且所述双面复合功能芯片100中，所述第一电路区101a的表面形成有显露所述第一金属连接件105的粘合层401。
作为示例，进行切割形成所述双面复合功能芯片100的方法可包括机械切割法或激光切割法，具体可根据需要进行选择。
具体的，在进行切割工艺时，可提供双膜支撑结构(未图示)，所述双膜支撑结构中位于表面的即为所述粘合层401，且在进行切割工艺时，所述粘合层401也被切割分离，从而切割分离后的所述双面复合功能芯片100的表面具有所述粘合层401，以便于通过所述粘合层401进行后续的键合工艺。关于所述双膜支撑结构的具体材质，此处不作过分限制，可根据需要进行选择。
接着，参阅图1、图9及图10，执行步骤S7，提供表面具有分离层300的支撑衬底200，于所述分离层300上形成金属柱400，以及通过所述粘合层401将所述双面复合功能芯片100键合于所述分离层300上。
具体的，所述分离层300可包括但不限于胶带及聚合物层，如所述分离层300可选用光热转换层，从而后续可采用如激光等对所述分离层300进行加热，以去除所述支撑衬底200，提高操作便捷性。
其中，形成所述金属柱400及键合所述双面复合功能芯片100的先后顺序此处不作过分限制，可根据需要进行选择。所述金属柱400可采用如铜金属柱，但并非局限于此，关于制备所述金属柱400的方法此处不作限定。
接着，参阅图1及图11，执行步骤S8，形成封装层500，所述封装层500覆盖所述金属柱400、所述双面复合功能芯片100及所述分离层300，且显露所述金属柱400的第二端及所述第二金属连接件205。
具体的，所述封装层500的材质可采用较为常用的环氧树脂，形成所述封装层500的方法可包括如模塑成型、真空层压成型及旋涂成型等，关于所述封装层500的材质及形成方法此处不作限制。
其中，在形成所述封装层500之后，可采用研磨的方式以显露所述金属柱400的第二端及所述第二金属连接件205，且通过研磨工艺，可减薄所述封装层500的厚度、获得平整表面，其中，研磨工艺可包括如化学机械研磨(Chemical Mechanical Polishing，CMP)、物理研磨、或物理研磨与CMP相结合的方式进行，此处不作过分限制。
接着，参阅图1及图12，执行步骤S9，于所述封装层500上形成第二重新布线层620，所述第二重新布线层620与所述金属柱400的第二端及所述第二金属连接件205电连接。
具体的，所述第二重新布线层620包括绝缘介质层及金属布线层，通过所述金属布线层可进行电连接，关于所述第二重新布线层620的具体材质、结构及制备等，此处不作过分限制，可根据需要进行选择。
接着，参阅图1及图13，执行步骤S10，去除所述分离层300及所述支撑衬底200，显露所述金属柱400的第一端及所述粘合层401。
具体的，当所述分离层300采用光热转换层时，可采用激光等对所述分离层300进行加热，以去除所述支撑衬底200，显露所述金属柱400的第一端及所述粘合层401。
接着，参阅图1及图13，执行步骤S11，于所述封装层500上形成第一重新布线层610，所述第一重新布线层610与所述金属柱400的第一端及所述第一金属连接件105电连接。
具体的，所述第一重新布线层610包括绝缘介质层及金属布线层，通过所述金属布线层可进行电连接，关于所述第一重新布线层610的具体材质、结构及制备等，此处不作过分限制，可根据需要进行选择。
接着，参阅图1及图14，执行步骤S12，自所述第一重新布线层610进行图形化，形成显露所述复合光波导布线层400的第一波导光口710，自所述第二重新布线层620进行图形化，形成显露所述复合光波导布线层400的第二波导光口720。
作为示例，图形化形成所述第一波导光口710和/或所述第二波导光口720的方法可包括激光刻蚀法。
具体的，通过激光刻蚀法可对所述第一重新布线层610、所述第二重新布线层620及所述粘合层401进行图形化，以形成显露所述复合光波导布线层400的所述第一波导光口710及所述第二波导光口720，以便于光的传输。关于所述第一波导光口710及所述第二波导光口720的形貌及尺寸，此处不作过分限制。
接着，参阅图1及图15，执行步骤S13，提供第一光芯片810及第二光芯片820，将所述第一光芯片810键合于所述第一重新布线层610上，将所述第二光芯片820键合于所述第二重新布线层620上，且所述第一光芯片810与所述第一重新布线层610电连接，所述第一光芯片810的第一感光区811与所述第一波导光口710对应设置，所述第二光芯片820与所述第二重新布线层620电连接，所述第二光芯片820的第二感光区821与所述第二波导光口720对应设置。
具体的，所述第一光芯片810具有电性引出端及所述第一感光区811，且所述电性引出端与所述第一重新布线层610电连接，所述第一感光区811与所述第一波导光口710对应设置，所述第二光芯片820具有电性引出端及所述第二感光区821，且所述电性引出端与所述第二重新布线层620电连接，所述第二感光区821与所述第二波导光口720对应设置，从而所述第一光芯片810及所述第二光芯片820通过所述复合光波导布线层301可进行光传输。
关于所述第一光芯片810及所述第二光芯片820的种类、尺寸等，此处不作过分限制。
进一步的，如图15，还可包括形成与所述第一重新布线层610和/或所述第二重新布线层620电连接的第三金属连接件900的步骤，其中，所述第三金属连接件900可包括金属凸块、金属柱等，此处不作限定。
可以理解，为提高产能，图15中的所述双面光电互连封装结构可视为经过切割工艺后形成的单体结构，当然根据需要，图15中的所述双面光电互连封装结构也可为直接制备获得的单体结构，此处不作过分限制。
参阅图2～图15，本实施例还提供一种双面光电互连封装结构，所述双面光电互连封装结构可直接采用上述制备工艺制备，从而有关所述双面光电互连封装结构的材质、制备工艺等均可参阅上述内容，当然根据需要，所述双面光电互连封装结构也可采用其他制备工艺制备。
具体的，本实施例中，所述双面光电互连封装结构包括：第一重新布线层610、第二重新布线层620、双面复合功能芯片100、第一波导光口710、第二波导光口720、金属柱400、封装层500、第一光芯片810及第二光芯片820。
其中，所述双面复合功能芯片100位于所述第一重新布线层610与所述第二重新布线层620之间，包括复合光波导布线层301，位于所述复合光波导布线层301上方的第一电路区101a、粘合层401及与所述第一电路区101a及所述第一重新布线层610均电连接的第一金属连接件105，位于所述复合光波导布线层301下方的第二电路区201a及与所述第二电路区201a及所述第二重新布线层620均电连接的第二金属连接件205；所述第一波导光口710自所述第一重新布线层610显露所述复合光波导布线层301，所述第二波导光口720自所述第二重新布线层620显露所述复合光波导布线层301；所述金属柱400位于所述第一重新布线层610与所述第二重新布线层620之间，且所述金属柱400的第一端与所述第一重新布线层610电连接，所述金属柱400的第二端与所述第二重新布线层620电连接；所述封装层500位于所述第一重新布线层610与所述第二重新布线层620之间，覆盖所述金属柱400、所述双面复合功能芯片100、所述第一重新布线层610及所述第二重新布线层620；所述第一光芯片810键合于所述第一重新布线层610上并与所述第一重新布线层610电连接，所述第二光芯片820键合于所述第二重新布线层620上并与所述第二重新布线层620电连接，且所述第一光芯片810的第一感光区811与所述第一波导光口710对应设置，所述第二光芯片820的第二感光区821与所述第二波导光口720对应设置，以进行光传输。
作为示例，还可包括包覆所述复合光波导布线层301的遮光保护层(未图示)。
其中，所述遮光保护层可包括金属遮光保护层，如材质可为铜、金、铝、银、铂、钛等的金属遮光保护层，或所述遮光保护层可为有机无机复合遮光保护层等，以通过所述遮光保护层对所述复合光波导布线层301进行保护，以降低光损失。
作为示例，所述复合光波导布线层301可包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
作为示例，还可包括与所述第一重新布线层610和/或所述第二重新布线层620电连接的第三金属连接件900，所述第三金属连接件900可包括金属凸块、金属柱等，此处不作限定。
综上所述，本发明的双面光电互连封装结构及其制备方法，通过制备双面复合功能芯片，使得双面复合功能芯片内部具有复合光波导布线层以结合光芯片进行光传输，双面复合功能芯片中位于复合光波导布线层上下侧的电路区结合金属连接件与光芯片及重新布线层进行电传输，从而实现光电互连集成，减小封装尺寸、降低功耗、提高可靠性，且适用于高密度集成封装，可实现良好的光电信号传输。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种双面光电互连封装结构的制备方法，其特征在于，包括以下步骤：
提供第一晶圆级电芯片及第二晶圆级电芯片，所述第一晶圆级电芯片包括位于顶部的第一电路区及位于底部的第一基底区，所述第二晶圆级电芯片包括位于顶部的第二电路区及位于底部的第二基底区；
图形化所述第一晶圆级电芯片于所述第一基底区中形成第一凹槽，图形化所述第二晶圆级电芯片于所述第二基底区中形成第二凹槽；
于所述第一凹槽中形成第一光波导布线层，于所述第二凹槽中形成第二光波导布线层；
键合所述第一晶圆级电芯片及所述第二晶圆级电芯片，连通所述第一光波导布线层及所述第二光波导布线层构成复合光波导布线层；
于所述第一电路区的表面形成第一金属连接件，且所述第一金属连接件与所述第一电路区电连接，于所述第二电路区的表面形成第二金属连接件，且所述第二金属连接件与所述第二电路区电连接；
进行切割，形成双面复合功能芯片，且所述双面复合功能芯片中，所述第一电路区的表面形成有显露所述第一金属连接件的粘合层；
提供表面具有分离层的支撑衬底，于所述分离层上形成金属柱，以及通过所述粘合层将所述双面复合功能芯片键合于所述分离层上；
形成封装层，所述封装层覆盖所述金属柱、所述双面复合功能芯片及所述分离层，且显露所述金属柱的第二端及所述第二金属连接件；
于所述封装层上形成第二重新布线层，所述第二重新布线层与所述金属柱的第二端及所述第二金属连接件电连接；
去除所述分离层及所述支撑衬底，显露所述金属柱的第一端及所述第一金属连接件；
于所述封装层上形成第一重新布线层，所述第一重新布线层与所述金属柱的第一端及所述第一金属连接件电连接；
自所述第一重新布线层进行图形化，形成显露所述复合光波导布线层的第一波导光口，自所述第二重新布线层进行图形化，形成显露所述复合光波导布线层的第二波导光口；
提供第一光芯片及第二光芯片，将所述第一光芯片键合于所述第一重新布线层上，将所述第二光芯片键合于所述第二重新布线层上，且所述第一光芯片与所述第一重新布线层电连接，所述第一光芯片的第一感光区与所述第一波导光口对应设置，所述第二光芯片与所述第二重新布线层电连接，所述第二光芯片的第二感光区与所述第二波导光口对应设置。
2.根据权利要求1所述的双面光电互连封装结构的制备方法，其特征在于：所述复合光波导布线层沿键合面呈轴对称图形或沿键合面呈非对称图形。
3.根据权利要求1所述的双面光电互连封装结构的制备方法，其特征在于：还包括形成覆盖所述第一凹槽底部及侧壁的第一遮光保护层的步骤；和/或还包括形成覆盖所述第二凹槽底部及侧壁的第二遮光保护层的步骤。
4.根据权利要求3所述的双面光电互连封装结构的制备方法，其特征在于：形成所述第一遮光保护层的方法包括半导体曝光显影法，形成的所述第一遮光保护层包括金属第一遮光保护层或有机无机复合第一遮光保护层；形成所述第二遮光保护层的方法包括半导体曝光显影法，形成的所述第二遮光保护层包括金属第二遮光保护层或有机无机复合第二遮光保护层。
5.根据权利要求1所述的双面光电互连封装结构的制备方法，其特征在于：形成所述第一光波导布线层的方法包括半导体曝光显影法，形成的所述第一光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层；形成所述第二光波导布线层的方法包括半导体曝光显影法，形成的所述第二光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
6.根据权利要求1所述的双面光电互连封装结构的制备方法，其特征在于：进行切割形成所述双面复合功能芯片的方法包括机械切割法或激光切割法。
7.根据权利要求1所述的双面光电互连封装结构的制备方法，其特征在于：还包括形成与所述第一重新布线层和/或所述第二重新布线层电连接的第三金属连接件的步骤。
8.一种双面光电互连封装结构，其特征在于，所述双面光电互连封装结构包括：
第一重新布线层及第二重新布线层；
双面复合功能芯片，所述双面复合功能芯片位于所述第一重新布线层与所述第二重新布线层之间，包括复合光波导布线层，位于所述复合光波导布线层上方的第一电路区、粘合层及与所述第一电路区及所述第一重新布线层均电连接的第一金属连接件，位于所述复合光波导布线层下方的第二电路区及与所述第二电路区及所述第二重新布线层均电连接的第二金属连接件；
第一波导光口及第二波导光口，所述第一波导光口自所述第一重新布线层显露所述复合光波导布线层，所述第二波导光口自所述第二重新布线层显露所述复合光波导布线层；
金属柱，所述金属柱位于所述第一重新布线层与所述第二重新布线层之间，且所述金属柱的第一端与所述第一重新布线层电连接，所述金属柱的第二端与所述第二重新布线层电连接；
封装层，所述封装层位于所述第一重新布线层与所述第二重新布线层之间，覆盖所述金属柱、所述双面复合功能芯片、所述第一重新布线层及所述第二重新布线层；
第一光芯片及第二光芯片，所述第一光芯片键合于所述第一重新布线层上并与所述第一重新布线层电连接，所述第二光芯片键合于所述第二重新布线层上并与所述第二重新布线层电连接，且所述第一光芯片的第一感光区与所述第一波导光口对应设置，所述第二光芯片的第二感光区与所述第二波导光口对应设置。
9.根据权利要求8所述的双面光电互连封装结构，其特征在于：还包括包覆所述复合光波导布线层的遮光保护层。
10.根据权利要求8所述的双面光电互连封装结构，其特征在于：所述复合光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
CN202311373164.4A 2023-10-20 2023-10-20 双面光电互连封装结构及其制备方法 Pending CN117438324A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311373164.4A CN117438324A (zh) 2023-10-20 2023-10-20 双面光电互连封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311373164.4A CN117438324A (zh) 2023-10-20 2023-10-20 双面光电互连封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN117438324A true CN117438324A (zh) 2024-01-23

Family

ID=89550870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311373164.4A Pending CN117438324A (zh) 2023-10-20 2023-10-20 双面光电互连封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN117438324A (zh)

Similar Documents

Publication Publication Date Title
KR100657117B1 (ko) 집적회로장치 및 그 제조방법
US7180149B2 (en) Semiconductor package with through-hole
US7083999B2 (en) Optical device, method of manufacturing the same, optical module, circuit board and electronic instrument
US6640021B2 (en) Fabrication of a hybrid integrated circuit device including an optoelectronic chip
CN110890349A (zh) 一种带有光互连接口的光电芯片三维封装结构及其制造方法
CN111090145A (zh) 具有集成光学组件的半导体装置
CN116960002B (zh) 光电集成式半导体封装结构及其制备方法
CN113156578A (zh) 半导体器件和制造方法
CN112103275A (zh) 硅光模块的封装方法及硅光模块
CN115104054A (zh) 具有光纤对准结构的芯片后置晶片级扇出
CN109698208A (zh) 图像传感器的封装方法、图像传感器封装结构和镜头模组
CN112558240A (zh) 封装总成及其制造方法
CN117096039B (zh) 光电互连封装结构及其制备方法
CN117096038B (zh) 双面光电互连封装结构及其制备方法
CN117438324A (zh) 双面光电互连封装结构及其制备方法
CN117096037B (zh) 基于光栅的半导体光电封装结构及其制备方法
CN117476472A (zh) 光电集成式半导体封装结构及其制备方法
CN112017973B (zh) 硅光模块的封装方法及硅光模块
CN117594451A (zh) 光电集成式半导体封装结构及其制备方法
CN112897449A (zh) 半导体封装及其制造方法
CN118507361A (zh) 基于光栅的半导体光电封装结构及其制备方法
CN116960003B (zh) 光电集成式半导体封装结构及其制备方法
CN113270397B (zh) 衬底上晶圆级芯片封装光电组件及其组装方法
JP5197436B2 (ja) センサーチップ及びその製造方法。
CN117293039A (zh) 光电集成式半导体封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination