CN115588618B - 三维堆叠光电封装结构及制备方法 - Google Patents

三维堆叠光电封装结构及制备方法 Download PDF

Info

Publication number
CN115588618B
CN115588618B CN202211553133.2A CN202211553133A CN115588618B CN 115588618 B CN115588618 B CN 115588618B CN 202211553133 A CN202211553133 A CN 202211553133A CN 115588618 B CN115588618 B CN 115588618B
Authority
CN
China
Prior art keywords
chip
layer
substrate
bump
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211553133.2A
Other languages
English (en)
Other versions
CN115588618A (zh
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202211553133.2A priority Critical patent/CN115588618B/zh
Publication of CN115588618A publication Critical patent/CN115588618A/zh
Application granted granted Critical
Publication of CN115588618B publication Critical patent/CN115588618B/zh
Priority to PCT/CN2023/099213 priority patent/WO2024119748A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4269—Cooling with heat sinks or radiation fins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种三维堆叠光电封装结构及制备方法，利用三维堆栈混合扇出型封装，可以有效的缩短光芯片及电芯片的传输路径，增加效能，缩小封装尺寸，以通过后道工艺将具有不同工艺节点的光芯片及电芯片进行高密度整合封装，同时兼顾光电封装结构散热的需求。

Description

三维堆叠光电封装结构及制备方法
技术领域
本发明属于半导体封装领域，涉及一种三维堆叠光电封装结构及制备方法。
背景技术
光具有信号衰减小、能耗低、高带宽以及与CMOS兼容的性能，这些因素也直接影响到I/O的带宽和能耗，因此，为增加I/O带宽并最大限度地降低能耗，引入硅光技术十分必要。其中，光与电集成至关重要，如何将光集成电路（PIC）和电集成电路（EIC）进行良好的组合封装，是亟待解决的问题。
现有的三维堆叠光电封装结构大多直接将光集成芯片及电集成芯片键合于基板上，通过打线（wire-bonds）或倒置贴合（Flip-Chip）与基板电连接。由于硅光工艺节点相对电芯片工艺而言，比较落后，如目前单片集成开发的最先进的硅光工艺节点是45nm和32nm制程，这与电芯片10nm以下的工艺节点相比相差甚远，而现有的光电集成式封装结构的性能难以满足高密度集成封装需求。
现有技术中，也有采用系统级芯片（SOC）封装的方式用以改变芯片设计以提高封装集成密度，但这种方式则需在前道工艺中对光芯片进行改进，以使得光芯片和电芯片的工艺节点均达到10nm以下，但这样封装方式无疑增加了工艺成本。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维堆叠光电封装结构及制备方法，用于解决现有技术中难以将光芯片与电芯片高密度集成封装的问题。
为实现上述目的及其他相关目的，本发明提供一种三维堆叠光电封装结构的制备方法，包括以下步骤：
提供基底；
于所述基底上形成分离层；
提供电芯片，并将所述电芯片键合于所述分离层上，且所述电芯片的电芯片焊盘与所述分离层相接触；
于所述分离层上形成封装层，所述封装层包覆所述电芯片；
去除所述分离层及所述基底，显露所述封装层与所述电芯片；
于所述封装层上形成重新布线层，所述重新布线层包括第一面及相对的第二面，且所述重新布线层的第一面与所述封装层和所述电芯片相接触，所述重新布线层与所述电芯片焊盘电连接；
于所述重新布线层的第二面上形成第一连接凸块及第二连接凸块，所述第一连接凸块及第二连接凸块均分别与所述重新布线层电连接，且所述第二连接凸块的高度大于所述第一连接凸块的高度；
提供基板，所述基板包括第一面及相对的第二面，所述基板的第一面具有基板焊盘；
提供光芯片，并将所述光芯片键合于所述基板的第一面并与所述基板焊盘相互错开，所述光芯片的光芯片焊盘及光芯片感光区远离键合面；
将所述第一连接凸块与所述光芯片焊盘键合，同时所述第二连接凸块与所述基板焊盘键合，所述第一连接凸块与所述光芯片焊盘电连接，所述第二连接凸块与所述基板焊盘电连接，且显露所述光芯片感光区；
于所述光芯片上键合光纤，且所述光纤与所述光芯片感光区相接触；
提供散热盖板，将所述散热盖板键合于所述基板的第一面上并与所述电芯片直接或间接接触，所述散热盖板包覆所述电芯片及所述光芯片，且所述散热盖板具有显露所述光纤的开口。
可选地，所述第一连接凸块为焊料凸点或所述第一连接凸块包括金属柱以及位于所述金属柱上方的焊料凸点又或所述第一连接凸块包括金属凸块以及位于所述金属凸块外表面的焊料层；所述第二连接凸块为焊料凸点或所述第二连接凸块包括金属柱以及位于所述金属柱上方的焊料凸点又或所述第二连接凸块包括金属凸块以及位于所述金属凸块外表面的焊料层。
可选地，所述第一连接凸块的高度为30~150μm，所述第二连接凸块的高度为200~600μm。
可选地，所述光芯片、所述电芯片及所述基板具有不同的工艺节点，通过所述重新布线层、所述第一连接凸块及所述第二连接凸块实现桥接互连。
可选地，形成的所述三维堆叠光电封装结构中最小线宽为1~2μm，最小线距为1~2μm。
可选地，所述基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种；所述分离层包括紫外固化分离层或热固化分离层。
可选地，形成所述封装层的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，且在形成所述封装层后还包括减薄所述封装层的工艺步骤。
可选地，还包括在所述重新布线层与所述基板之间形成包覆所述第一连接凸块及所述第二连接凸块的底部填充层的步骤。
可选地，所述封装层在远离所述重新布线层的一侧表面上还设置有一层导热粘接材料，且所述导热粘接材料与所述散热盖板接触。
可选的，所述散热盖板与所述电芯片之间间隔一层导热粘接材料或/和一层封装层。
可选的，还包括在所述重新布线层与所述基板之间形成包覆所述第一连接凸块及所述第二连接凸块的底部填充层的步骤。
可选地，还包括在所述基板的第二面形成金属凸块的步骤。
本发明还提供一种三维堆叠光电封装结构，所述三维堆叠光电封装结构包括：
重新布线层，所述重新布线层包括第一面及相对的第二面；
电芯片，所述电芯片键合于所述重新布线层的第一面上，且所述电芯片的电芯片焊盘与所述重新布线层电连接；
封装层，所述封装层位于所述重新布线层的第一面上，且所述封装层包覆所述电芯片；
第一连接凸块及第二连接凸块，所述第一连接凸块及第二连接凸块均位于所述重新布线层的第二面上，且所述第一连接凸块及所述第二连接凸块均分别与所述重新布线层电连接，所述第二连接凸块的高度大于所述第一连接凸块的高度；
基板，所述基板包括第一面及相对的第二面，所述基板的第一面具有基板焊盘；
光芯片，所述光芯片键合于所述基板的第一面上并与所述基板焊盘呈相互错开状设置，且所述光芯片的光芯片焊盘及光芯片感光区远离键合面，且所述第一连接凸块与所述光芯片焊盘键合，所述第二连接凸块与所述基板焊盘键合，所述第一连接凸块与所述光芯片焊盘电连接，所述第二连接凸块与所述基板焊盘电连接，且显露所述光芯片感光区；
光纤，所述光纤键合于所述光芯片上，与所述光芯片感光区相接触；
散热盖板，所述散热盖板键合于所述基板的第一面上，所述散热盖板包覆所述电芯片及所述光芯片，且所述散热盖板具有显露所述光纤的开口。
可选地，所述三维堆叠光电封装结构中最小线宽为1~2μm，最小线距为1~2μm。
可选地，所述第一连接凸块与所述第二连接凸块的高度差依据所述光芯片的厚度设置，使所述电芯片平整地架设于所述基板与所述光芯片之上。
可选地，所述散热盖板与所述光芯片直接或间接接触。
可选地，所述散热盖板与所述电芯片之间间隔一层导热粘接材料或/和一层封装层。
如上所述，本发明的三维堆叠光电封装结构及制备方法，利用三维堆栈混合扇出型封装，可以有效的缩短光芯片及电芯片的传输路径，增加效能，缩小封装尺寸，以通过后道工艺将具有不同工艺节点的光芯片及电芯片进行高密度整合封装，优化了高密度集成的布局，同时使电集成电路封装与散热盖板平整接触、兼顾光电封装结构散热的需求。
附图说明
图1显示为本发明制备三维堆叠光电封装结构的工艺流程示意图。
图2显示为本发明形成分离层后的结构示意图。
图3显示为本发明键合电芯片后的结构示意图。
图4显示为本发明形成封装层后的结构示意图。
图5显示为本发明去除分离层及基底后的结构示意图。
图6显示为本发明形成第一连接凸块及第二连接凸块后的结构示意图。
图7显示为本发明于基板上键合光芯片后的结构示意图。
图8显示为本发明将第一连接凸块与光芯片焊盘键合及第二连接凸块与基板焊盘键合后的结构示意图。
图9显示为本发明形成底部填充层后的结构示意图。
图10显示为本发明键合散热盖板后的结构示意图。
图11显示为本发明的三维堆叠光电封装结构的一种实施例的部分立体透视结构示意图。
元件标号说明
100-基底；200-分离层；300-电芯片；301-电芯片焊盘；400-封装层；500-重新布线层；610-第一连接凸块；620-第二连接凸块；700-基板；701-基板焊盘；800-光芯片；801-光芯片焊盘；802-光芯片感光区；900-底部填充层；110-光纤；120-散热盖板；130-金属凸块；140-导热粘接材料。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。其中，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
此处可能使用诸如“介于……之间”，该表达表示包括两端点值，以及可能使用诸如“多个”，该表达表示两个或两个以上，除非另有明确具体的限定。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，本实施例提供一种三维堆叠光电封装结构的制备方法，利用三维堆栈混合扇出型封装，可以有效的缩短光芯片及电芯片的传输路径，增加效能，缩小封装尺寸，以通过后道工艺将具有不同工艺节点的光芯片及电芯片进行高密度整合封装，优化了高密度集成的布局，同时使电集成电路封装与散热盖板平整接触、兼顾光电封装结构散热的需求。
以下结合附图2~图11对有关所述三维堆叠光电封装结构的制备作进一步的介绍，具体包括：
首先，参阅图2，执行步骤S1，提供基底100。
作为示例，所述基底100可包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。其中，所述基底100可包括尺寸为8英寸或12英寸的晶圆级基底，以进一步的提高制程效率，但所述基底100的尺寸并非局限于此，关于所述基底100的材质及尺寸可根据需要进行选择，此处不作过分限制。
接着，继续参阅图2，执行步骤S2，于所述基底100上形成分离层200。
作为示例，所述分离层200可包括紫外固化分离层或热固化分离层。
具体的，所述分离层200可为采用旋涂工艺结合紫外固化或热固化工艺进行固化成型的聚合物薄膜。采用该分离层200可便于后续去除所述基底100，减少对元件的损伤，但所述分离层200的种类并非局限于此，也可为如胶带等。
接着，参阅图3，执行步骤S3，提供电芯片300，所述电芯片300的一侧表面具有电芯片焊盘301，将所述电芯片300键合于所述分离层200上，且所述电芯片300的电芯片焊盘301与所述分离层200相接触。
具体的，所述电芯片300采用倒置贴合（Flip-Chip）的方式与所述分离层200键合，其中，所述电芯片300的工艺节点可为10nm以下，但并非局限于此。
优选的，所述电芯片300具有多个，以使后续工艺集成整合多个所述电芯片300，增加所述电芯片300性能。多个所述电芯片300可以是相同的，多个所述电芯片300也可以是不同的。
优选的，所述电芯片300的厚度接近或是相同。
接着，参阅图4，执行步骤S4，于所述分离层200上形成封装层400，所述封装层400包覆所述电芯片300。
作为示例，形成所述封装层400的方法可包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，且在形成所述封装层400后还可包括减薄所述封装层400的工艺步骤，以减小封装结构的尺寸。
具体的，所述封装层400的材质可包括如环氧树脂、聚酰亚胺等。在形成所述封装层400后，可通过如CMP法减薄所述封装层400，以进一步的减小封装结构的尺寸，使所述电芯片300背离所述分离层200一侧的所述封装层400减薄或是消除，以利于所述电芯片300散热，降低温度对所述电芯片300的影响。优选的，所述电芯片300在减薄后露出于所述封装层400。
接着，参阅图5，执行步骤S5，去除所述分离层200及所述基底100，显露所述封装层400与所述电芯片300。
具体的，由于所述分离层200为紫外固化分离层或热固化分离层，从而通过紫外照射或加热的方式可有效分离所述分离层200，从而可便捷的去除所述分离层200及所述基底100。在前述步骤S3中，所述电芯片300及其电芯片焊盘301与所述分离层200相接触，因而在本步骤S5中，去除所述分离层200及所述基底100，显露的是所述电芯片300具有所述电芯片焊盘301的一侧。
接着，参阅图6，执行步骤S6，于所述封装层400及所述电芯片300上形成重新布线层500，所述重新布线层500包括第一面及相对的第二面，且所述重新布线层500的第一面与所述封装层400和所述电芯片300相接触，所述重新布线层500与所述电芯片焊盘301电连接。
接着，继续参阅图6，执行步骤S7，于所述重新布线层500的第二面上形成第一连接凸块610及第二连接凸块620，所述第一连接凸块610及第二连接凸块620均分别与所述重新布线层500电连接，且所述第一连接凸块610与所述第二连接凸块620的高度不同。本实施例中，所述第二连接凸块620的高度大于所述第一连接凸块610的高度。
作为示例，所述第一连接凸块610可为焊料凸点或所述第一连接凸块610包括金属柱以及位于所述金属柱上方的焊料凸点（未图示）又或所述第一连接凸块610包括金属凸块以及位于所述金属凸块外表面的焊料层（未图示）；所述第二连接凸块620可为焊料凸点或所述第二连接凸块620包括金属柱以及位于所述金属柱上方的焊料凸点（未图示）又或所述第二连接凸块620包括金属凸块以及位于所述金属凸块外表面的焊料层（未图示）。
具体的，所述金属柱、所述金属凸块的材质可包括铜、镍中的一种或组合，所述焊料凸点的材质可包括铜、镍、金、锡及银中的一种或组合，关于所述第一连接凸块610及所述第二连接凸块620的材质及制备，此处不作过分限制，确保所述第二连接凸块620与所述第一连接凸块610之间具有高度差以便于后续分别与基板700及光芯片800的电连接即可，关于所述高度差的取值，优选与所述光芯片800键合于所述基板700上的高度相同，以便于形成较为平整的键合结构。
作为示例，所述第一连接凸块610的高度为30~150μm，如30μm、50μm、100μm、150μm等，所述第二连接凸块620的高度为200~600μm，如200μm、300μm、400μm、600μm等。
在执行完步骤S6之后，形成了电集成电路封装。所述电集成电路封装包含所述电芯片300、包覆所述电芯片300的封装层400、形成于所述封装层400及所述电芯片300上的重新布线层500及形成于所述重新布线层500远离所述所述电芯片300一面的所述第一连接凸块610和第二连接凸块620。
接着，参阅图7，执行步骤S8，提供基板700，所述基板700包括第一面及相对的第二面。所述基板700的第一面具有基板焊盘701。
具体的，所述基板700可采用PCB基板，但并非局限于此。
接着，继续参阅图7，执行步骤S9，提供光芯片800，所述光芯片800的一侧表面具有光芯片焊盘801和光芯片感光区802，将所述光芯片800以远离其光芯片焊盘801和光芯片感光区802的一侧键合于所述基板700的第一面，且与所述基板焊盘701相互错开。
具体的，所述光芯片800的具体种类可根据需要进行选择，如所述光芯片800可为工艺节点较大的芯片，如45nm和32nm制程的光芯片等。
其中，所述第一连接凸块610与所述第二连接凸块620的高度差依据所述光芯片800的厚度设置。
作为示例，所述光芯片800、所述电芯片300及所述基板700具有不同的工艺节点，通过所述重新布线层500、所述第一连接凸块610及所述第二连接凸块620实现桥接互连。关于所述光芯片800、所述电芯片300及所述基板700的工艺节点的选择可根据需要进行，此处不作过分限制，从而可便捷的实现高密度整合封装。
接着，参阅图8，执行步骤S10，将前述步骤S7形成的所述第一连接凸块610与所述光芯片焊盘801键合，同时所述第二连接凸块620与所述基板焊盘701键合，所述第一连接凸块610与所述光芯片焊盘801电连接，所述第二连接凸块620与所述基板焊盘701电连接，且显露所述光芯片感光区802。所述电芯片300与所述光芯片800之间通过所述重新布线层500、所述第一连接凸块610实现电性连接。所述电集成电路封装与所述光芯片800呈面对面交错状的电性连接设置，即所述电芯片300的电芯片焊盘301与所述光芯片800的光芯片焊盘801呈面对面状设置，以利于所述电芯片300、所述光芯片800及其他元件高密度集成布局，同时有效缩短所述电芯片300与所述光芯片800之间的传输路径，并且结合高度不同的所述第一连接凸块610与所述第二连接凸块620使所述电芯片300能够平整地架设于所述基板700与所述光芯片800之上，以利于后续散热盖板120与所述电芯片300更好的接触导热。
作为示例，还包括在所述重新布线层500与所述基板700之间填充包覆所述第一连接凸块610及所述第二连接凸块620的底部填充层900的步骤，以通过所述底部填充层900，对所述重新布线层500及所述基板700进行保护，同时保护所述第一连接凸块610分别与所述重新布线层500、所述光芯片焊盘801之间的电连接点及所述第二连接凸块620分别与所述重新布线层500、所述基板焊盘701之间的电连接点，如图9所示。关于所述底部填充层900的材质可根据需要进行选择，为绝缘材质即可，此处不作过分限制。
接着，参阅图10，执行步骤S11，提供光纤110，将所述光纤110键合于所述光芯片800上，且所述光纤110与所述光芯片感光区802相接触。
可选的，所述光芯片800具有多个，多个所述光芯片800均与所述基板焊盘701相互错开，所述光纤110具有多个，多个所述光纤110分别与相应的所述光芯片800的光芯片感光区802相接触。
接着，执行步骤S12，提供散热盖板120，将所述散热盖板120键合于所述基板700的第一面上，所述散热盖板120包覆所述电芯片300及所述光芯片800并与所述电芯片300直接或间接接触，以导出所述电芯片300运行时产生的热量、降低温度对所述电芯片300的影响，且所述散热盖板120具有显露所述光纤110的开口。
具体的，所述散热盖板120可采用铝散热盖板或其他材质的散热盖板，如铁、铜等。为便于后续的电性引出，所述基板700的第二面还可形成金属凸块130并与位于其第一面的基板焊盘701电性导通，使所述光芯片800与所述电芯片300通过所述基板700引出到金属凸块130。所述金属凸块130如采用回流焊工艺制备的锡球等，但并非局限于此，关于所述金属凸块130的具体材质及制备，此处不作限定。
具体的，所述散热盖板120与前述步骤S4中减薄一侧的所述封装层400直接接触。也就是说，当减薄到所述电芯片300露出所述封装层400后，所述散热盖板120与所述电芯片300直接接触导热；当减薄到所述电芯片300未露出所述封装层400后，所述散热盖板120与所述电芯片300间隔一薄层的所述封装层400以间接接触导热。
具体的，所述散热盖板120还可以与前述步骤S4中减薄一侧的所述封装层400间隔一层导热粘接材料140间接接触。也就是说，当减薄到所述电芯片300露出所述封装层400后，参考图10所示，所述散热盖板120与所述电芯片300间隔所述导热粘接材料140间接接触导热；当减薄到所述电芯片300未露出所述封装层400后，所述散热盖板120与所述电芯片300之间间隔一层所述导热粘接材料140与一薄层的所述封装层400间接接触导热。
作为示例，所述三维堆叠光电封装结构中最小线宽可为1~2μm，最小线距可为1~2μm。
具体的，基于所述重新布线层500以及所述重新布线层500与所述光芯片800的交错堆叠设置，可使得所述三维堆叠光电封装结构中的最小线宽达1~2μm，如1μm、1.5μm、2μm等，以及所述三维堆叠光电封装结构中的最小线距达1~2μm，如1μm、1.5μm、2μm等，从而可实现所述光芯片800及所述电芯片300之间的共封装，可以有效的缩短所述光芯片800及所述电芯片300的传输路径，增加效能，缩小封装尺寸，且可有效减小封装结构的线宽线距，从而可仅通过后道的封装工艺即可实现将不同时代的具有不同工艺节点的芯片进行高密度整合封装，为进一步的示意所述三维堆叠光电封装结构的形貌，图11还示意了所述三维堆叠光电封装结构的透视立体结构，其中，结合图10与图11可知，所述电集成电路封装结合其高度不同的所述第一连接凸块610与所述第二连接凸块620可平整地架设于所述光芯片800与所述基板700上，且显露所述光芯片800用以进行光接收的一侧，所述散热盖板则架设于所述封装层400上并与所述电芯片300直接或间接接触导热，且具有显露所述光纤110的开口。
参阅图2~图11，本实施例还提供一种三维堆叠光电封装结构，所述三维堆叠光电封装结构包括重新布线层500、电芯片300、封装层400、第一连接凸块610、第二连接凸块620、基板700、光芯片800、光纤110及散热盖板120。
其中，所述重新布线层500包括第一面及相对的第二面；所述电芯片300的一侧表面具有电芯片焊盘301，所述电芯片300键合于所述重新布线层500的第一面上，且所述电芯片300的电芯片焊盘301与所述重新布线层500电连接；所述封装层400位于所述重新布线层500的第一面上，且所述封装层400包覆所述电芯片300；所述第一连接凸块610及所述第二连接凸块620均设于所述重新布线层500的第二面上，且所述第一连接凸块610及所述第二连接凸块620均分别与所述重新布线层500电连接，所述第二连接凸块620的高度大于所述第一连接凸块610的高度。所述重新布线层500、电芯片300、封装层400、第一连接凸块610和第二连接凸块620构成电集成电路封装。
可选的，所述第一连接凸块610可为焊料凸点或所述第一连接凸块610包括金属柱以及位于所述金属柱上方的焊料凸点（未图示）又或所述第一连接凸块610包括金属凸块以及位于所述金属凸块外表面的焊料层（未图示）。
可选的，所述第二连接凸块620可为焊料凸点或所述第二连接凸块620包括金属柱以及位于所述金属柱上方的焊料凸点（未图示）又或所述第二连接凸块620包括金属凸块以及位于所述金属凸块外表面的焊料层（未图示）。
所述基板700包括第一面及相对的第二面，所述基板700的第一面具有基板焊盘701；所述光芯片800的一侧表面具有光芯片焊盘801和光芯片感光区802，所述光芯片800以远离其光芯片焊盘801和光芯片感光区802的一侧键合于所述基板700的第一面，且与所述基板焊盘701相互错开设置，所述电集成电路封装与所述光芯片800呈面对面交错状的设置，且所述第一连接凸块610与所述光芯片焊盘801键合，所述第二连接凸块620与所述基板焊盘701键合，所述第一连接凸块610与所述光芯片焊盘801电连接，所述第二连接凸块620与所述基板焊盘701电连接，且显露所述光芯片感光区802；所述光纤110键合于所述光芯片800上，并与所述光芯片感光区802相接触；所述散热盖板120键合于所述基板700的第一面上，所述散热盖板120包覆所述电芯片300及所述光芯片800并与所述电芯片300直接或间接接触，且所述散热盖板120具有显露所述光纤110的开口。
所述电芯片300与所述光芯片800均分别电性设置于所述重新布线层500的相对两侧，可以有效的缩短光芯片及电芯片的传输路径，增加效能，缩小封装尺寸。
所述第一连接凸块610与所述第二连接凸块620的高度差依据所述光芯片800的厚度设置，使电集成电路封装平整地架设于所述基板700与所述光芯片800之上，以利于所述散热盖板120与所述电芯片300更好的接触导热。
优选的，所述电芯片300露出所述封装层400，所述散热盖板120与所述电芯片300之间直接接触设置。
优选的，所述电芯片300露出所述封装层400，所述散热盖板120与所述电芯片300之间间隔一层导热粘接材料140间接接触设置。
可选的，所述电芯片300未露出所述封装层400，所述散热盖板120与所述电芯片300之间间隔一薄层的封装层400间接接触设置。
可选的，所述电芯片300未露出所述封装层400，所述散热盖板120与所述电芯片300之间间隔一层导热粘接材料140与一薄层的封装层400间接接触设置。具体的，所述三维堆叠光电封装结构可采用上述制备方法制备，但并非局限于此，本实施例中，所述三维堆叠光电封装结构采用上述制备方法制备，从而有关所述三维堆叠光电封装结构的制备、结构等此处不作赘述。
作为示例，所述三维堆叠光电封装结构中最小线宽可为1~2μm，最小线距可为1~2μm。
具体的，基于所述重新布线层500以及所述重新布线层500与所述光芯片800的交错堆叠设置，可使得所述三维堆叠光电封装结构中的最小线宽达1~2μm，如1μm、1.5μm、2μm等，以及所述三维堆叠光电封装结构中的最小线距达1~2μm，如1μm、1.5μm、2μm等，从而可实现所述光芯片800及所述电芯片300之间的共封装，可以有效的缩短所述光芯片800及所述电芯片300的传输路径，增加效能，缩小封装尺寸，且可有效减小封装结构的线宽线距，从而可仅通过后道的封装工艺即可实现将不同时代的具有不同工艺节点的芯片进行高密度整合封装，为进一步的示意所述三维堆叠光电封装结构的形貌，图11还示意了所述三维堆叠光电封装结构的透视立体结构，其中，结合图10与图11可知，所述电集成电路封装结合其高度不同的所述第一连接凸块610与所述第二连接凸块620可平整地架设于所述光芯片800与所述基板700上，且显露所述光芯片800用以进行光接收的一侧，所述散热盖板则架设于所述封装层400上并与所述电芯片300直接或间接接触导热，且具有显露所述光纤110的开口。
综上所述，本发明的三维堆叠光电封装结构及制备方法，利用三维堆栈混合扇出型封装，电集成电路封装与光芯片交错设置，结合不同高度的第一连接凸块与第二连接凸块，可以有效的缩短光芯片及电芯片的传输路径，增加效能，缩小封装尺寸，以通过后道工艺将具有不同工艺节点的光芯片及电芯片进行高密度整合封装，优化了高密度集成的布局，同时使电集成电路封装与散热盖板平整接触、兼顾光电封装结构散热的需求。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种三维堆叠光电封装结构的制备方法，其特征在于，包括以下步骤：
提供基底；
于所述基底上形成分离层；
提供电芯片，并将所述电芯片键合于所述分离层上，且所述电芯片的电芯片焊盘与所述分离层相接触；
于所述分离层上形成封装层，所述封装层包覆所述电芯片；
去除所述分离层及所述基底，显露所述封装层与所述电芯片；
于所述封装层上形成重新布线层，所述重新布线层包括第一面及相对的第二面，且所述重新布线层的第一面与所述封装层和所述电芯片相接触，所述重新布线层与所述电芯片焊盘电连接；
于所述重新布线层的第二面上形成第一连接凸块及第二连接凸块，所述第一连接凸块及第二连接凸块均分别与所述重新布线层电连接，且所述第二连接凸块的高度大于所述第一连接凸块的高度；
提供基板，所述基板包括第一面及相对的第二面，所述基板的第一面具有基板焊盘；
提供光芯片，并将所述光芯片键合于所述基板的第一面并与所述基板焊盘相互错开，所述光芯片的光芯片焊盘及光芯片感光区远离键合面；
将所述第一连接凸块与所述光芯片焊盘键合，同时所述第二连接凸块与所述基板焊盘键合，所述第一连接凸块与所述光芯片焊盘电连接，所述第二连接凸块与所述基板焊盘电连接，且显露所述光芯片感光区；
于所述光芯片上键合光纤，且所述光纤与所述光芯片感光区相接触；
提供散热盖板，将所述散热盖板键合于所述基板的第一面上并与所述电芯片直接或间接接触，所述散热盖板包覆所述电芯片及所述光芯片，且所述散热盖板具有显露所述光纤的开口。
2.根据权利要求1所述的三维堆叠光电封装结构的制备方法，其特征在于：所述第一连接凸块为焊料凸点或所述第一连接凸块包括金属柱以及位于所述金属柱上方的焊料凸点又或所述第一连接凸块包括金属凸块以及位于所述金属凸块外表面的焊料层；所述第二连接凸块为焊料凸点或所述第二连接凸块包括金属柱以及位于所述金属柱上方的焊料凸点又或所述第二连接凸块包括金属凸块以及位于所述金属凸块外表面的焊料层。
3.根据权利要求1所述的三维堆叠光电封装结构的制备方法，其特征在于：所述第一连接凸块的高度为30~150μm，所述第二连接凸块的高度为200~600μm。
4.根据权利要求1所述的三维堆叠光电封装结构的制备方法，其特征在于：所述光芯片、所述电芯片及所述基板具有不同的工艺节点，通过所述重新布线层、所述第一连接凸块及所述第二连接凸块实现桥接互连。
5.根据权利要求1所述的三维堆叠光电封装结构的制备方法，其特征在于：形成的所述三维堆叠光电封装结构中最小线宽为1~2μm，最小线距为1~2μm。
6.根据权利要求1所述的三维堆叠光电封装结构的制备方法，其特征在于：所述基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种；所述分离层包括紫外固化分离层或热固化分离层。
7.根据权利要求1所述的三维堆叠光电封装结构的制备方法，其特征在于：形成所述封装层的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，且在形成所述封装层后还包括减薄所述封装层的工艺步骤。
8.根据权利要求1所述的三维堆叠光电封装结构的制备方法，其特征在于：所述封装层在远离所述重新布线层的一侧表面上还设置有一层导热粘接材料，且所述导热粘接材料与所述散热盖板接触。
9.根据权利要求8所述的三维堆叠光电封装结构的制备方法，其特征在于：所述散热盖板与所述电芯片之间间隔一层导热粘接材料或/和一层封装层。
10.根据权利要求1所述的三维堆叠光电封装结构的制备方法，其特征在于：还包括在所述重新布线层与所述基板之间形成包覆所述第一连接凸块及所述第二连接凸块的底部填充层的步骤。
11.根据权利要求1所述的三维堆叠光电封装结构的制备方法，其特征在于：还包括在所述基板的第二面形成金属凸块的步骤。
CN202211553133.2A 2022-12-06 2022-12-06 三维堆叠光电封装结构及制备方法 Active CN115588618B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211553133.2A CN115588618B (zh) 2022-12-06 2022-12-06 三维堆叠光电封装结构及制备方法
PCT/CN2023/099213 WO2024119748A1 (zh) 2022-12-06 2023-06-08 三维堆叠光电封装结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211553133.2A CN115588618B (zh) 2022-12-06 2022-12-06 三维堆叠光电封装结构及制备方法

Publications (2)

Publication Number Publication Date
CN115588618A CN115588618A (zh) 2023-01-10
CN115588618B true CN115588618B (zh) 2023-03-10

Family

ID=84783461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211553133.2A Active CN115588618B (zh) 2022-12-06 2022-12-06 三维堆叠光电封装结构及制备方法

Country Status (2)

Country Link
CN (1) CN115588618B (zh)
WO (1) WO2024119748A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115588618B (zh) * 2022-12-06 2023-03-10 盛合晶微半导体(江阴)有限公司 三维堆叠光电封装结构及制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10001611B2 (en) * 2016-03-04 2018-06-19 Inphi Corporation Optical transceiver by FOWLP and DoP multichip integration
US10025047B1 (en) * 2017-04-14 2018-07-17 Google Llc Integration of silicon photonics IC for high data rate
EP4052078A4 (en) * 2019-10-31 2022-12-14 Ayar Labs, Inc. VERTICAL INTEGRATED PHOTONIC CHIP FOR OPTICAL INTERCONNECTION IN PACKAGE
US11094682B2 (en) * 2020-01-16 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US20220375882A1 (en) * 2021-05-18 2022-11-24 Intel Corporation Microelectronic assemblies having integrated magnetic core inductors
CN114063229B (zh) * 2021-09-30 2023-06-16 上海曦智科技有限公司 半导体装置
CN115588618B (zh) * 2022-12-06 2023-03-10 盛合晶微半导体(江阴)有限公司 三维堆叠光电封装结构及制备方法

Also Published As

Publication number Publication date
CN115588618A (zh) 2023-01-10
WO2024119748A1 (zh) 2024-06-13

Similar Documents

Publication Publication Date Title
US11469208B2 (en) Method of manufacturing semiconductor package structure
US10867897B2 (en) PoP device
CN103077933B (zh) 三维的芯片到晶圆级集成
KR100890073B1 (ko) 수직으로 적층된 반도체 장치 및 그 제조 방법
TWI622153B (zh) 系統級封裝及用於製造系統級封裝的方法
CN116960002B (zh) 光电集成式半导体封装结构及其制备方法
CN111370385A (zh) 扇出型系统级封装结构及其制作方法
WO2024113750A1 (zh) 光电集成式半导体封装结构及制备方法
TW202220151A (zh) 電子封裝件及其製法
CN115588618B (zh) 三维堆叠光电封装结构及制备方法
CN114121869A (zh) 电子封装件及其制法
CN115312406A (zh) 芯片封装结构及制备方法
CN115700906A (zh) 电子封装件及其制法
US20240088000A1 (en) Fan-out system-level packaging structure and packaging method
CN114188226A (zh) 扇出型封装结构及封装方法
CN114188225A (zh) 扇出型封装结构及封装方法
CN114188227A (zh) 扇出型封装结构及封装方法
CN217062063U (zh) 堆叠封装体
CN115566014A (zh) 集成电路封装结构及制备方法
US20220077132A1 (en) System-level packaging structure and method for led chip
CN112071810A (zh) 芯片封装结构及方法
CN113130411A (zh) 半导体芯片封装结构及其制备方法
CN220585231U (zh) 封装结构
CN213071121U (zh) 扇出型封装结构
CN113078149B (zh) 半导体封装结构、方法、器件和电子产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant