CN114188227A - 扇出型封装结构及封装方法 - Google Patents

扇出型封装结构及封装方法 Download PDF

Info

Publication number
CN114188227A
CN114188227A CN202010969175.9A CN202010969175A CN114188227A CN 114188227 A CN114188227 A CN 114188227A CN 202010969175 A CN202010969175 A CN 202010969175A CN 114188227 A CN114188227 A CN 114188227A
Authority
CN
China
Prior art keywords
layer
packaging
fan
rewiring
redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010969175.9A
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202010969175.9A priority Critical patent/CN114188227A/zh
Priority to US17/476,340 priority patent/US11756871B2/en
Publication of CN114188227A publication Critical patent/CN114188227A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种扇出型封装结构及封装方法，扇出型封装结构包括第一重新布线层、第二重新布线层、金属连接柱、半导体芯片、第一填充层、第一封装层、堆叠芯片封装体、被动元件、第二填充层、第二封装层及金属凸块。本发明可将多种具有不同功能的芯片整合在一个封装结构中，从而可提高扇出型封装结构的整合性；通过第一重新布线层、第二重新布线层及金属连接柱，实现了三维垂直堆叠封装，可有效提高封装结构的集成度，且可有效缩短传导路径，以降低功耗、提高传输速度，增大数据处理量。

Description

扇出型封装结构及封装方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种扇出型封装结构及封装方法。
背景技术
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。随着5G通讯和人工智能时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量较大，且移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将不同种类的高密度芯片集成封装在一起，以构成一个功能强大且体积功耗较小的系统，已成为半导体芯片先进封装领域的一大挑战。
其中，扇出型晶圆级封装(FOWLP)由于其输入/输出端口(I/O)较多、集成灵活性较好，已成为目前较为先进的扇出型封装方法之一。但现有的扇出型封装技术中，由于布线精度有限从而使得封装体的面积较大厚度较高，而且存在工序繁多、可靠性不高等诸多问题。
因此，提供一种新的扇出型封装结构及封装方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型封装结构及封装方法，用于解决现有技术中封装体积难以缩小、封装集成度较低等问题。
为实现上述目的及其他相关目的，本发明提供一种扇出型封装方法，包括以下步骤：
提供支撑衬底，于所述支撑衬底上形成分离层；
于所述分离层上形成第一重新布线层，所述第一重新布线层包括与所述分离层相接触的第一面及相对的第二面；
于所述第一重新布线层的第二面上形成金属连接柱，且所述金属连接柱与所述第一重新布线层电连接；
提供半导体芯片，所述半导体芯片位于所述第一重新布线层的第二面上，且所述半导体芯片的正面通过芯片焊盘与所述第一重新布线层电连接，所述半导体芯片的背面远离所述第一重新布线层的第二面；
采用第一填充层，填充所述半导体芯片与所述第一重新布线层之间的间隙；
采用第一封装层封装所述第一重新布线层、金属连接柱及半导体芯片，且所述第一封装层显露所述金属连接柱；
于所述第一封装层上形成第二重新布线层，所述第二重新布线层包括与所述第一封装层相接触的第一面及相对的第二面，且所述第二重新布线层与所述金属连接柱电连接；
提供临时基底，并将所述临时基底键合于所述第二重新布线层的第二面上；
基于所述分离层剥离所述支撑衬底，以显露出所述第一重新布线层的第一面；
对所述第一重新布线层进行激光刻蚀，以显露所述第一重新布线层中的金属布线层；
形成金属凸块，且所述金属凸块与所述第一重新布线层中显露的所述金属布线层电连接；
提供承载体，并去除所述临时基底，以显露所述第二重新布线层的第二面；
提供堆叠芯片封装体及被动元件，所述堆叠芯片封装体及被动元件位于所述第二重新布线层的第二面上，且所述堆叠芯片封装体及被动元件均与所述第二重新布线层电连接；
采用第二填充层，填充所述堆叠芯片封装体与所述第二重新布线层之间的间隙；
采用第二封装层封装所述第二重新布线层、堆叠芯片封装体及被动元件；
进行切割，以形成扇出型封装结构。
可选地，所述堆叠芯片封装体包括ePoP存储器。
可选地，所述被动元件包括电阻、电容及电感中的一种或组合。
可选地，在形成所述第一重新布线层后，还包括在所述第一重新布线层的第二面形成UBM层的步骤。
本发明还提供一种扇出型封装结构，所述扇出型封装结构包括：
第一重新布线层，所述第一重新布线层包括相对的第一面及第二面；
第二重新布线层，所述第二重新布线层包括相对的第一面及第二面；
金属连接柱，位于所述第一重新布线层的第二面及所述第二重新布线层的第一面之间，且与所述第一重新布线层及第二重新布线层电连接；
半导体芯片，位于所述第一重新布线层的第二面及所述第二重新布线层的第一面之间，且所述半导体芯片的正面通过芯片焊盘与所述第一重新布线层电连接，所述半导体芯片的背面远离所述第一重新布线层；
第一填充层，位于所述半导体芯片与所述第一重新布线层之间，且填满所述半导体芯片与所述第一重新布线层之间的间隙；
第一封装层，位于所述第一重新布线层的第二面及所述第二重新布线层的第一面之间，覆盖所述第一重新布线层、金属连接柱及半导体芯片；
堆叠芯片封装体及被动元件，位于所述第二重新布线层的第二面上，且与所述第二重新布线层电连接；
第二填充层，位于所述堆叠芯片封装体与所述第二重新布线层之间，且填满所述堆叠芯片封装体与所述第二重新布线层之间的间隙；
第二封装层，覆盖所述第二重新布线层、堆叠芯片封装体及被动元件；
金属凸块，位于所述第一重新布线层的第一面上，且与所述第一重新布线层电连接。
可选地，所述堆叠芯片封装体包括ePoP存储器。
可选地，所述被动元件包括电阻、电容及电感中的一种或组合。
可选地，所述第一重新布线层的厚度大于所述第二重新布线层的厚度。
可选地，所述第一封装层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种；所述第二封装层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种；所述第一填充层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种；所述第二填充层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种。
可选地，所述金属凸块包括铜金属凸块、镍金属凸块、锡金属凸块及银金属凸块中的一种。
如上所述，本发明的扇出型封装结构及封装方法，可将多种具有不同功能的芯片整合在一个封装结构中，从而可提高扇出型封装结构的整合性；通过第一重新布线层、第二重新布线层及金属连接柱，实现了三维垂直堆叠封装，可有效提高封装结构的集成度，且可有效缩短传导路径，以降低功耗、提高传输速度，增大数据处理量。
附图说明
图1显示为本发明中扇出型封装结构的制备工艺流程图。
图2～图21显示为本发明中扇出型封装结构的制备过程中各步骤所呈现的结构示意图，其中，图21显示为本发明中扇出型封装结构的结构示意图。
元件标号说明
100 支撑衬底
200 分离层
300 第一重新布线层
301 介质层
302 金属布线层
400 UBM层
500 金属连接柱
600 半导体芯片
700 第一填充层
800 第一封装层
900 第二重新布线层
110 临时基底
120 金属凸块
130 承载体
140 堆叠芯片封装体
150 被动元件
160 第二填充层
170 第二封装层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，本实施例提供一种扇出型封装方法，本实施例可将多种具有不同功能的芯片整合在一个封装结构中，从而可提高扇出型封装结构的整合性；通过第一重新布线层、第二重新布线层及金属连接柱，实现了三维垂直堆叠封装，可有效提高封装结构的集成度，且可有效缩短传导路径，以降低功耗、提高传输速度，增大数据处理量。
首先，参阅图2，提供支撑衬底100，于所述支撑衬底100上形成分离层200。
具体的，所述支撑衬底100可包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。在本实施例中，所述支撑衬底100优选成本较低，且容易在其表面形成所述分离层200，且能降低后续的剥离工艺难度的玻璃衬底，但并非局限于此。所述分离层200可包括胶带及聚合物层中的一种，当采用所述聚合物层时，可通过旋涂工艺将聚合物涂覆于所述支撑衬底100的表面，然后采用紫外固化或热固化工艺使其固化成型。本实施例中，所述分离层200选用LTHC光热转换层，使得后续步骤可以基于激光等方法对所述LTHC光热转换层进行加热，以使所述支撑衬底100自所述LTHC光热转换层处分离，降低剥离的工艺难度，降低损伤。
接着，参阅图3～图4，于所述分离层200上形成第一重新布线层300，所述第一重新布线层300包括与所述分离层200相接触的第一面及相对的第二面。
具体的，本实施例中先在所述分离层200的表面形成介质层301，之后再形成图形化的金属布线层302，且根据工艺需要，可重复形成所述介质层301及金属布线层302的步骤，以增加导电通道，且可降低所述第一重新布线层300的厚度，所述第一重新布线层300的具体层数可根据需要进行选择。其中，所述介质层301的材料可包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种；所述金属布线层302的材料可包括铜、铝、镍、金、银、钛中的一种。
作为示例，在形成所述第一重新布线层300后，还包括在所述第一重新布线层300的第二面形成UBM层400的步骤。
具体的，通过所述UBM层400可加强后续的半导体芯片600与所述第一重新布线层300的键合，有关所述UBM层400的材料、制备方法等此处不作过分限制。
接着，参阅图5，于所述第一重新布线层300的第二面上形成金属连接柱500，且所述金属连接柱500与所述第一重新布线层300电连接。
具体的，可采用焊线工艺形成所述金属连接柱500，其中，所述焊线工艺可包括热压焊线工艺、超声波焊线工艺及热压超声波焊线工艺中的一种；所述金属连接柱500的材料可包括Au、Ag、Cu、Al中的一种或组合，所述金属连接柱500的形成方法及材质的选择此处不作过分限制。
接着，参阅图6，提供半导体芯片600，所述半导体芯片600位于所述第一重新布线层300的第二面上，且所述半导体芯片600的正面通过芯片焊盘与所述第一重新布线层300电连接，所述半导体芯片600的背面远离所述第一重新布线层300的第二面。
作为示例，所述金属连接柱500的高度大于所述半导体芯片600的高度。
具体的，当所述金属连接柱500的高度大于所述半导体芯片600的高度时，在后续的减薄工艺中，可降低对所述半导体芯片600的损伤。所述金属连接柱500及半导体芯片600的高度的设置也可根据所述半导体芯片600的种类进行选择，此处不作过分限制。
接着，参阅图7，采用第一填充层700，填充所述半导体芯片600与所述第一重新布线层300之间的间隙。
具体的，所述第一填充层700可包括环氧树脂层、聚酰亚胺层及硅胶层中的一种，以通过具有绝缘性的所述第一填充层700填充所述间隙，以加强所述半导体芯片600与所述第一重新布线层300的键合效果，形成一种保护层，避免水汽、氧气等作用于所述半导体芯片600及第一重新布线层300。所述第一填充层700的材质的选择，此处不作过分限制。
接着，参阅图8～图9，采用第一封装层800封装所述第一重新布线层300、金属连接柱500及半导体芯片600，且所述第一封装层800显露所述金属连接柱500。
具体的，形成所述第一封装层800的方法可包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第一封装层800的材料可包括聚酰亚胺、硅胶以及环氧树脂中的一种。其中，在形成所述第一封装层800后，还可包括采用研磨或抛光的方法作用于所述第一封装层800的顶面，以提供平整的所述第一封装层800的顶面。
接着，参阅图10，于所述第一封装层800上形成第二重新布线层900，所述第二重新布线层900包括与所述第一封装层800相接触的第一面及相对的第二面，且所述第二重新布线层900与所述金属连接柱500电连接。
作为示例，所述第一重新布线层300的厚度大于所述第二重新布线层900的厚度。
具体的，所述第二重新布线层900的材质、结构、制备可参阅所述第一重新布线层300，此处不再赘述，本实施例中，由于所述第一重新布线层300具有较多的导电通道，因此所述第一重新布线层300的厚度大于所述第二重新布线层900的厚度，所述第一重新布线层300及第二重新布线层900的具体尺寸此处不作过分限制。
接着，参阅图11，提供临时基底110，并将所述临时基底110键合于所述第二重新布线层900的第二面上，以通过所述临时基底110提供临时支撑作用，以便于剥离所述支撑衬底100，进行后续的工艺。有关所述临时基底110的材质、键合方法等均可参阅所述支撑衬底100，此处不作过分限制。
接着，参阅图12，基于所述分离层200剥离所述支撑衬底100，以显露出所述第一重新布线层300的第一面。
具体的，由于本实施例中，所述分离层200采用所述LTHC光热转换层，因此可基于激光进行加热即可使所述支撑衬底100自所述LTHC光热转换层处相互分离，但剥离所述支撑衬底100的方法并非局限于此，具体可根据所述支撑衬底100及分离层200的材质进行选择。
接着，参阅图13，对所述第一重新布线层300进行激光刻蚀，以显露所述第一重新布线层300中的所述金属布线层302。
接着，参阅图14，形成金属凸块120，且所述金属凸块120与所述第一重新布线层300中显露的所述金属布线层302电连接，其中，所述金属凸块120可包括铜金属凸块、镍金属凸块、锡金属凸块及银金属凸块中的一种，具体种类可根据需要进行选择。
接着，参阅图15～图16，提供承载体130，并去除所述临时基底110，以显露所述第二重新布线层900的第二面。
接着，参阅图17～图18，提供堆叠芯片封装体140及被动元件150，所述堆叠芯片封装体140及被动元件150位于所述第二重新布线层900的第二面上，且所述堆叠芯片封装体140及被动元件150均与所述第二重新布线层900电连接。
作为示例，所述堆叠芯片封装体140包括ePoP存储器。
作为示例，所述被动元件150包括电阻、电容及电感中的一种或组合。
具体的，本实施例中，所述堆叠芯片封装体140为ePoP存储器，但并非局限于此，也可根据需要采用其他封装体，同样的，所述被动元件150也可根据需要进行设置，此处不作过分限制。
接着，参阅图19，采用第二填充层160，填充所述堆叠芯片封装体140与所述第二重新布线层900之间的间隙。
具体的，所述第二填充层160可包括环氧树脂层、聚酰亚胺层及硅胶层中的一种，所述第二填充层160的具体作用，可参阅所述第一填充层700，此处不作赘述。
接着，参阅图20，采用第二封装层170封装所述第二重新布线层900、堆叠芯片封装体140及被动元件150。
具体的，所述第二封装层170包括环氧树脂层、聚酰亚胺层及硅胶层中的一种，具体制备方法可参阅所述第一封装层800，此处不作赘述。
最后，参阅图21，进行切割，以形成扇出型封装结构。
参阅图21，本实施例还提供一种扇出型封装结构，该扇出型封装结构可采用上述制备方法制备，但并非局限于此。本实施例中，采用上述制备方法制备所述扇出型封装结构，因此，有关所述扇出型封装结构的制备方法、材质等的选择，此处不作赘述。
具体的，所述扇出型封装结构包括第一重新布线层300、第二重新布线层900、金属连接柱500、半导体芯片600、第一填充层700、第一封装层800、堆叠芯片封装体140、被动元件150、第二填充层160、第二封装层170及金属凸块120。其中，所述第一重新布线层300包括相对的第一面及第二面；所述第二重新布线层900包括相对的第一面及第二面；所述金属连接柱500位于所述第一重新布线层300的第二面及所述第二重新布线层900的第一面之间，且与所述第一重新布线层300及第二重新布线层900电连接；所述半导体芯片600位于所述第一重新布线层300的第二面及所述第二重新布线层900的第一面之间，且所述半导体芯片600的正面通过芯片焊盘与所述第一重新布线层300电连接，所述半导体芯片600的背面远离所述第一重新布线层300；所述第一填充层700位于所述半导体芯片600与所述第一重新布线层300之间，且填满所述半导体芯片600与所述第一重新布线层300之间的间隙；所述第一封装层800位于所述第一重新布线层300的第二面及所述第二重新布线层900的第一面之间，覆盖所述第一重新布线层300、金属连接柱500及半导体芯片600；所述堆叠芯片封装体140及被动元件150位于所述第二重新布线层900的第二面上，且与所述第二重新布线层900电连接；所述第二填充层160位于所述堆叠芯片封装体140与所述第二重新布线层900之间，且填满所述堆叠芯片封装体140与所述第二重新布线层900之间的间隙；所述第二封装层170覆盖所述第二重新布线层900、堆叠芯片封装体140及被动元件150；所述金属凸块120位于所述第一重新布线层300的第一面上且与所述第一重新布线层300电连接。
作为示例，所述堆叠芯片封装体140包括ePoP存储器。
作为示例，所述被动元件150包括电阻、电容及电感中的一种或组合。
作为示例，所述第一重新布线层300的厚度大于所述第二重新布线层900的厚度。
作为示例，所述第一封装层800包括环氧树脂层、聚酰亚胺层及硅胶层中的一种；所述第二封装层170包括环氧树脂层、聚酰亚胺层及硅胶层中的一种；所述第一填充层700包括环氧树脂层、聚酰亚胺层及硅胶层中的一种；所述第二填充层160包括环氧树脂层、聚酰亚胺层及硅胶层中的一种。
作为示例，所述金属凸块120包括铜金属凸块、镍金属凸块、锡金属凸块及银金属凸块中的一种。
综上所述，本发明的扇出型封装结构及封装方法，可将多种具有不同功能的芯片整合在一个封装结构中，从而可提高扇出型封装结构的整合性；通过第一重新布线层、第二重新布线层及金属连接柱，实现了三维垂直堆叠封装，可有效提高封装结构的集成度，且可有效缩短传导路径，以降低功耗、提高传输速度，增大数据处理量。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种扇出型封装方法，其特征在于，包括以下步骤：
提供支撑衬底，于所述支撑衬底上形成分离层；
于所述分离层上形成第一重新布线层，所述第一重新布线层包括与所述分离层相接触的第一面及相对的第二面；
于所述第一重新布线层的第二面上形成金属连接柱，且所述金属连接柱与所述第一重新布线层电连接；
提供半导体芯片，所述半导体芯片位于所述第一重新布线层的第二面上，且所述半导体芯片的正面通过芯片焊盘与所述第一重新布线层电连接，所述半导体芯片的背面远离所述第一重新布线层的第二面；
采用第一填充层，填充所述半导体芯片与所述第一重新布线层之间的间隙；
采用第一封装层封装所述第一重新布线层、金属连接柱及半导体芯片，且所述第一封装层显露所述金属连接柱；
于所述第一封装层上形成第二重新布线层，所述第二重新布线层包括与所述第一封装层相接触的第一面及相对的第二面，且所述第二重新布线层与所述金属连接柱电连接；
提供临时基底，并将所述临时基底键合于所述第二重新布线层的第二面上；
基于所述分离层剥离所述支撑衬底，以显露出所述第一重新布线层的第一面；
对所述第一重新布线层进行激光刻蚀，以显露所述第一重新布线层中的金属布线层；
形成金属凸块，且所述金属凸块与所述第一重新布线层中显露的所述金属布线层电连接；
提供承载体，并去除所述临时基底，以显露所述第二重新布线层的第二面；
提供堆叠芯片封装体及被动元件，所述堆叠芯片封装体及被动元件位于所述第二重新布线层的第二面上，且所述堆叠芯片封装体及被动元件均与所述第二重新布线层电连接；
采用第二填充层，填充所述堆叠芯片封装体与所述第二重新布线层之间的间隙；
采用第二封装层封装所述第二重新布线层、堆叠芯片封装体及被动元件；
进行切割，以形成扇出型封装结构。
2.根据权利要求1所述的扇出型封装方法，其特征在于：所述堆叠芯片封装体包括ePoP存储器。
3.根据权利要求1所述的扇出型封装方法，其特征在于：所述被动元件包括电阻、电容及电感中的一种或组合。
4.根据权利要求1所述的扇出型封装方法，其特征在于：在形成所述第一重新布线层后，还包括在所述第一重新布线层的第二面形成UBM层的步骤。
5.一种扇出型封装结构，其特征在于，所述扇出型封装结构包括：
第一重新布线层，所述第一重新布线层包括相对的第一面及第二面；
第二重新布线层，所述第二重新布线层包括相对的第一面及第二面；
金属连接柱，位于所述第一重新布线层的第二面及所述第二重新布线层的第一面之间，且与所述第一重新布线层及第二重新布线层电连接；
半导体芯片，位于所述第一重新布线层的第二面及所述第二重新布线层的第一面之间，且所述半导体芯片的正面通过芯片焊盘与所述第一重新布线层电连接，所述半导体芯片的背面远离所述第一重新布线层；
第一填充层，位于所述半导体芯片与所述第一重新布线层之间，且填满所述半导体芯片与所述第一重新布线层之间的间隙；
第一封装层，位于所述第一重新布线层的第二面及所述第二重新布线层的第一面之间，覆盖所述第一重新布线层、金属连接柱及半导体芯片；
堆叠芯片封装体及被动元件，位于所述第二重新布线层的第二面上，且与所述第二重新布线层电连接；
第二填充层，位于所述堆叠芯片封装体与所述第二重新布线层之间，且填满所述堆叠芯片封装体与所述第二重新布线层之间的间隙；
第二封装层，覆盖所述第二重新布线层、堆叠芯片封装体及被动元件；
金属凸块，位于所述第一重新布线层的第一面上，且与所述第一重新布线层电连接。
6.根据权利要求5所述的扇出型封装结构，其特征在于：所述堆叠芯片封装体包括ePoP存储器。
7.根据权利要求5所述的扇出型封装结构，其特征在于：所述被动元件包括电阻、电容及电感中的一种或组合。
8.根据权利要求5所述的扇出型封装结构，其特征在于：所述第一重新布线层的厚度大于所述第二重新布线层的厚度。
9.根据权利要求5所述的扇出型封装结构，其特征在于：所述第一封装层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种；所述第二封装层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种；所述第一填充层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种；所述第二填充层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种。
10.根据权利要求5所述的扇出型封装结构，其特征在于：所述金属凸块包括铜金属凸块、镍金属凸块、锡金属凸块及银金属凸块中的一种。
CN202010969175.9A 2020-09-15 2020-09-15 扇出型封装结构及封装方法 Pending CN114188227A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010969175.9A CN114188227A (zh) 2020-09-15 2020-09-15 扇出型封装结构及封装方法
US17/476,340 US11756871B2 (en) 2020-09-15 2021-09-15 Fan-out packaging structure and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010969175.9A CN114188227A (zh) 2020-09-15 2020-09-15 扇出型封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN114188227A true CN114188227A (zh) 2022-03-15

Family

ID=80539196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010969175.9A Pending CN114188227A (zh) 2020-09-15 2020-09-15 扇出型封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN114188227A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975139A (zh) * 2022-04-15 2022-08-30 盛合晶微半导体(江阴)有限公司 一种被动组件基板封装结构及其芯片封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975139A (zh) * 2022-04-15 2022-08-30 盛合晶微半导体(江阴)有限公司 一种被动组件基板封装结构及其芯片封装方法

Similar Documents

Publication Publication Date Title
CN108962840B (zh) 电子封装件及其制法
CN111370385A (zh) 扇出型系统级封装结构及其制作方法
CN111370387A (zh) 扇出型系统级封装结构及其制作方法
CN212392240U (zh) 扇出型封装结构
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
CN114188226A (zh) 扇出型封装结构及封装方法
CN212084995U (zh) 晶圆级封装结构
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN209804651U (zh) 半导体封装结构
CN114188227A (zh) 扇出型封装结构及封装方法
CN114188225A (zh) 扇出型封装结构及封装方法
US11756942B2 (en) Fan-out packaging structure and method
CN211480019U (zh) 扇出型系统级封装结构
CN115274553A (zh) 晶圆级芯片封装方法及芯片封装结构
CN212392241U (zh) 扇出型封装结构
CN115101519A (zh) 一种三维堆叠的扇出型封装结构及其制备方法
CN212303700U (zh) Led芯片系统级封装结构
CN209843707U (zh) 扇出型指纹识别芯片的封装结构
CN213071121U (zh) 扇出型封装结构
CN209880614U (zh) 扇出型指纹识别芯片的封装结构
US11756871B2 (en) Fan-out packaging structure and method
US11749657B2 (en) Fan-out packaging structure and method
CN211980611U (zh) 扇出型系统级封装结构
CN211480020U (zh) 扇出型系统级封装结构
CN110854107A (zh) 扇出型天线封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination