CN110854107A - 扇出型天线封装结构及封装方法 - Google Patents

扇出型天线封装结构及封装方法 Download PDF

Info

Publication number
CN110854107A
CN110854107A CN201810949023.5A CN201810949023A CN110854107A CN 110854107 A CN110854107 A CN 110854107A CN 201810949023 A CN201810949023 A CN 201810949023A CN 110854107 A CN110854107 A CN 110854107A
Authority
CN
China
Prior art keywords
layer
metal
antenna
packaging
connecting column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810949023.5A
Other languages
English (en)
Inventor
陈彦亨
林正忠
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201810949023.5A priority Critical patent/CN110854107A/zh
Priority to US16/267,061 priority patent/US10777516B2/en
Publication of CN110854107A publication Critical patent/CN110854107A/zh
Priority to US16/992,016 priority patent/US11289435B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种扇出型天线封装结构及封装方法，所述封装结构包括：重新布线层；位于重新布线层第二面上的第一金属连接柱；位于第一金属连接柱上的第一天线金属层；与重新布线层电性连接的半导体芯片；覆盖重新布线层、第一金属连接柱、第一天线金属层及半导体芯片且显露第一天线金属层及粘合层的第一封装层；位于第一天线金属层上的第二金属连接柱；位于第二金属连接柱上且与第二金属连接柱电性连接的第二天线金属层；覆盖第二金属连接柱及第二天线金属层且显露第二天线金属层的第二封装层；以及位于重新布线层第一面的金属凸块。本发明实现多层天线金属层的整合，有效缩小封装体积，具有较高的集成度以及电性稳定性。

Description

扇出型天线封装结构及封装方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种扇出型天线封装结构及封装方法。
背景技术
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，常用的封装方法包括：晶圆级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(Flip Chip)，叠层封装(Package on Package，POP)等等。其中，扇出型晶圆级封装由于其输入/输出端口(I/O)较多、集成灵活性较好，已成为目前较为先进的封装方法之一。
随着高科技电子产品的普及以及人们需求的增加，特别是为了配合人们移动的需求，目前，大多高科技电子产品都增加了无线通讯的功能。
一般来说，现有的天线结构通常是将天线直接制作于电路板的表面，这种作法会让天线占据额外的电路板面积，整合性较差。对于各种高科技电子产品而言，使用较大的电路板即表示高科技电子产品占据较大的体积，这与人们对高科技电子产品的小型化、便捷式的需求相违背，因此，如何减少天线所占电路板的面积，减小天线封装结构的体积以提高天线封装结构的整合性能，将是这些电子装置所需克服的问题。
鉴于此，有必要设计一种新的扇出型天线封装结构及封装方法用于解决天线占据电路板的面积所引起的上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型天线封装结构及封装方法，用于解决现有技术中天线占据电路板的面积，所引起的天线封装结构体积大、整合性差的问题。
鉴于此，本发明提供一种扇出型天线封装结构，包括：
重新布线层，所述重新布线层包括相对的第一面及第二面；
第一金属连接柱，位于所述重新布线层的第二面上，且与所述重新布线层电性连接；
第一天线金属层，位于所述第一金属连接柱上，且与所述第一金属连接柱电性连接；
半导体芯片，位于所述重新布线层的第二面上，且与所述重新布线层电性连接；
第一封装层，覆盖所述重新布线层、第一金属连接柱、第一天线金属层及半导体芯片，且所述第一封装层显露所述第一天线金属层及粘合于所述半导体芯片的粘合层；
第二金属连接柱，位于所述第一天线金属层上，且与所述第一天线金属层电性连接；
第二天线金属层，位于所述第二金属连接柱上，且与所述第二金属连接柱电性连接；
第二封装层，覆盖所述第二金属连接柱及第二天线金属层，且所述第二封装层显露所述第二天线金属层；以及
金属凸块，位于所述重新布线层的第一面上。
可选的，所述半导体芯片还包括与所述半导体芯片的接触焊垫相连接的芯片金属部，所述芯片金属部包括金属柱及金属球中的一种。
可选的，所述芯片金属部的侧面被所述重新布线层包覆。
可选的，所述粘合层包括环氧树脂层及聚合物薄膜层中的一种。
可选的，所述第一金属连接柱与所述第一天线金属层之间还包括第一金属连接块，且所述第一金属连接块的横截面积大于所述第一金属连接柱；所述第二金属连接柱与所述第二天线金属层之间还包括第二金属连接块，且所述第二金属连接块的横截面积大于所述第二金属连接柱。
可选的，所述第一封装层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种；所述第二封装层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种。
可选的，所述重新布线层包括依次层叠的图形化的介质层及图形化的金属布线层。
可选的，所述介质层包括环氧树脂层、硅胶层、PI层、PBO层、BCB层、氧化硅层、磷硅玻璃层，含氟玻璃层中的一种或两种以上组合，所述金属布线层包括铜层、铝层、镍层、金层、银层、钛层中的一种或两种以上组合。
可选的，所述金属凸块包括铜金属凸块、镍金属凸块、锡金属凸块及银金属凸块中的一种。
本发明还提供一种扇出型天线封装方法，包括以下步骤：
S1：提供一支撑基底，于所述支撑基底上形成分离层；
S2：于所述分离层上形成第二天线金属层；
S3：于所述第二天线金属层上形成第二金属连接柱；
S4：采用第二封装层封装所述第二天线金属层及第二金属连接柱，并使得所述第二封装层显露所述第二金属连接柱；
S5：于所述第二封装层上形成第一天线金属层，且所述第一天线金属层与所述第二金属连接柱电性连接；
S6：于所述第一天线金属层上形成第一金属连接柱；
S7：提供半导体芯片，将所述半导体芯片接合于所述第二封装层上，其中，所述半导体芯片还包括与所述半导体芯片的接触焊垫相连接的芯片金属部；
S8：采用第一封装层封装所述第一天线金属层、第一金属连接柱及半导体芯片，并使得所述第一封装层显露所述第一金属连接柱及芯片金属部；
S9：于所述第一封装层上形成重新布线层，所述重新布线层包括与所述第一封装层相接触的第二面及相对的第一面，所述重新布线层与所述第一金属连接柱及芯片金属部电性连接；
S10：于所述重新布线层上形成金属凸块；以及
S11：基于所述分离层剥离所述支撑基底。
可选的，所述支撑基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种；所述分离层包括胶带及聚合物层中的一种，所述聚合物层的固化方法包括紫外固化法及热固化法中的一种。
可选的，步骤S4中形成所述第二封装层的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种；步骤S8中形成所述第一封装层的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种。
可选的，步骤S3中形成所述第二金属连接柱包括以下步骤：
S3-1：于所述第二天线金属层上形成第二金属连接块，所述第二金属连接块与所述第二天线金属层电性连接；
S3-2：采用焊线工艺于所述第二金属连接块的上表面形成所述第二金属连接柱，且所述第二金属连接块的横截面积大于所述第二金属连接柱。
可选的，步骤S6中形成所述第一金属连接柱包括以下步骤：
S6-1：于所述第一天线金属层上形成第一金属连接块，所述第一金属连接块与所述第一天线金属层电性连接；
S6-2：采用焊线工艺于所述第一金属连接块的上表面形成所述第一金属连接柱，且所述第一金属连接块的横截面积大于所述第一金属连接柱。
可选的，步骤S9中形成所述重新布线层包括以下步骤：
S9-1：采用物理气相沉积工艺或化学气相沉积工艺于所述第一封装层上形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；
S9-2：采用物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化的介质层上形成金属布线层，并对所述金属布线层进行刻蚀形成图形化的金属布线层。
可选的，步骤S9中还包括由所述步骤S9-1及步骤S9-2组合形成的N次循环步骤，其中N≥1。
本发明的扇出型天线封装结构及封装方法，具有以下有益效果：
1)本发明采用重新布线层及金属连接柱实现多层天线金属层的整合，大大提高天线的效率及性能，提高天线封装结构的整合性；
2)本发明将半导体芯片置于封装层中，且天线金属层与粘合于半导体芯片的粘合层具有同一水平面，节省空间体积，使得封装结构的体积更小；封装层在对金属连接柱及天线金属层进行封装的同时，实现对半导体芯片的封装，提高半导体芯片的稳定性，节约成本；
3)本发明在接合半导体芯片之前，先形成金属连接柱，提高金属连接柱与天线金属层接合面的洁净度，提高金属连接柱的稳定性；
4)本发明在封装层上直接形成重新布线层，同时实现对金属连接柱及半导体芯片的电性连接，降低工艺复杂度；
5)本发明天线金属层均位于封装层内，可进一步缩小封装结构的体积，且在最后步骤中基于分离层剥离支撑基底，提高封装结构的洁净度及电性稳定性；
6)本发明采用扇出型封装方法封装天线结构，可有效缩小封装体积，使得天线封装结构具有较高的集成度以及更好的封装性能，在半导体封装领域具有广泛的应用前景。
附图说明
图1显示为本发明中扇出型天线封装方法的流程示意图。
图2～图14显示为本发明中天线封装方法各步骤所呈现的结构示意图，其中，图14为本发明中扇出型天线封装结构的结构示意图。
元件标号说明
101 支撑基底
102 分离层
103 重新布线层
113 介质层
123 金属布线层
104 第一金属连接柱
114 第一金属连接块
105 半导体芯片
115 芯片金属部
125 粘合层
106 第一封装层
107 第一天线金属层
108 第二金属连接柱
118 第二金属连接块
109 第二封装层
110 第二天线金属层
111 金属凸块
S1～S11 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图14所示，本发明提供一种扇出型天线封装结构，所述封装结构包括：重新布线层103、第一金属连接柱104、半导体芯片105、第一封装层106、第一天线金属层107、第二金属连接柱108、第二封装层109、第二天线金属层110及金属凸块111。
具体的，所述重新布线层103包括相对的第一面及第二面，所述第一金属连接柱104位于所述重新布线层103的第二面上，且与所述重新布线层103电性连接；所述第一天线金属层107位于所述第一金属连接柱104上，且与所述第一金属连接柱104电性连接；所述半导体芯片105位于所述重新布线层103的第二面上，且与所述重新布线层103电性连接；所述第一封装层106覆盖所述重新布线层103、第一金属连接柱104、第一天线金属层107及半导体芯片105，且所述第一封装层106显露所述第一天线金属层107及粘合于所述半导体芯片105的粘合层125；所述第二金属连接柱108位于所述第一天线金属层107上，且与所述第一天线金属层107电性连接；所述第二天线金属层110位于所述第二金属连接柱108上，且与所述第二金属连接柱108电性连接；所述第二封装层109覆盖所述第二金属连接柱108及第二天线金属层110，且所述第二封装层109显露所述第二天线金属层110；所述金属凸块111，位于所述重新布线层103的第一面上，且与所述重新布线层103电性连接。本实施例中，采用所述重新布线层103、第一金属连接柱104及第二金属连接柱108实现所述第一天线金属层107及第二天线金属层110的整合，可提高天线的效率及性能以及天线封装结构的整合性；将所述半导体芯片105置于所述第一封装层106中，且所述第一天线金属层107与所述粘合层125具有同一水平面，进一步节省空间体积，使得封装结构的体积进一步缩小；所述第一天线金属层107及第二天线金属层110分别位于所述第一封装层106及第二封装层109内，可进一步缩小封装结构的体积，提高天线封装结构的集成度以及封装性能。
作为该实施例的进一步实施例，所述重新布线层103包括依次层叠的图形化的介质层113及图形化的金属布线层123。进一步地，所述介质层113包括环氧树脂层、硅胶层、PI层、PBO层、BCB层、氧化硅层、磷硅玻璃层，含氟玻璃层中的一种或两种以上组合，所述金属布线层123包括铜层、铝层、镍层、金层、银层、钛层中的一种或两种以上组合。所述重新布线层103中的所述介质层113及金属布线层123的具体层数及种类，此处不作过分限制。
作为该实施例的进一步实施例，所述第一金属连接柱104与所述第一天线金属层107之间还包括第一金属连接块114，优选为所述第一金属连接柱104位于所述第一金属连接块114的对称中心，且所述第一金属连接块114的横截面积大于所述第一金属连接柱104，从而增大所述第一金属连接块114与所述第一天线金属层107的接触面积，提高电性稳定性。
如图14所示，所述第一金属连接柱104位于所述重新布线层103的第二面上，通过所述第一金属连接块114与所述第一天线金属层107相连接。进一步的，所述第一金属连接柱104及所述第一金属连接块114的材料包括Au、Ag、Cu及Al中的一种或组合，此处不作过分限制。
作为该实施例的进一步实施例，所述半导体芯片105还包括与所述半导体芯片105的接触焊垫(未图示)相连接的芯片金属部115，所述芯片金属部115包括金属柱及金属球中的一种，并通过所述芯片金属部115实现所述半导体芯片105与所述重新布线层103的电性连接。所述芯片金属部115作为所述半导体芯片105的电性连接端，便于工艺操作，避免在所述半导体芯片105的接触焊垫上进行焊线的工艺，从而提高所述半导体芯片105的稳定性及良率。
如图14所示，所述芯片金属部115包括具有一定高度的所述金属柱，所述金属柱的高度范围包括25μm～250μm，所述金属柱的材料包括铜、镍、锡及银中的一种。所述半导体芯片105的个数及种类此处不作限制。
作为该实施例的进一步实施例，所述芯片金属部115的侧面被所述重新布线层103中的所述介质层113所包覆。由于具有一定高度的所述芯片金属部115的侧面被所述介质层113所包覆，从而可进一步地，增强所述半导体芯片105与所述重新布线层103之间的电性稳定性。
作为该实施例的进一步实施例，粘合于所述半导体芯片105的粘合层125显露于所述第一封装层106，接合于所述第二封装层109，通过所述粘合层125将所述半导体芯片105固定于所述第二封装层109上。所述粘合层125包括环氧树脂层及聚合物薄膜层中的一种，如金属DAF膜、金属导电胶等。
作为该实施例的进一步实施例，所述第一封装层106包括环氧树脂层、聚酰亚胺层及硅胶层中的一种，所述第一封装层106与所述重新布线层103相接触的表面为经过研磨或抛光的平整表面，以提高所述第一金属连接柱104及所述半导体芯片105与所述重新布线层103的接触性能。所述第一天线金属层107的材料可以为Au、Cu等，且所述第一天线金属层107依据性能需求，可以具有各种不同的图形，此处不做限制。如图14所示，所述第一天线金属层107形成于所述第一封装层106内。
作为该实施例的进一步实施例，位于所述第一天线金属层107上的所述第二金属连接柱108与所述第二天线金属层110之间还包括第二金属连接块118，且所述第二金属连接块118的横截面积大于所述第二金属连接柱108。优选为所述第二金属连接柱108位于所述第二金属连接块118的对称中心，从而增大所述第二金属连接块118与所述第二天线金属层110的接触面积，提高电性稳定性。进一步的，所述第二金属连接柱108及所述第二金属连接块118的材料包括Au、Ag、Cu及Al中的一种或组合，此处不作过分限制。
作为该实施例的进一步实施例，所述第二金属连接柱108的高度小于所述第一金属连接柱104的高度，从而进一步缩小所述封装结构的体积。
具体的，所述第二封装层109包括环氧树脂层、聚酰亚胺层及硅胶层中的一种，所述第二封装层109与所述第一封装层106的接触面为经过研磨或抛光的平整表面，以提高所述第二金属连接柱108与所述第一金属连接层107的接触性能。所述第二天线金属层110的材料可以为Au、Cu等，且所述第二天线金属层110依据性能需求，可以具有各种不同的图形，此处不做限制。如图14所示，所述第二天线金属层110形成于所述第二封装层109内，可进一步缩小封装结构的体积，且可提高封装结构的洁净度及电性能稳定性。
作为该实施例的进一步实施例，所述金属凸块111包括铜金属凸块、镍金属凸块、锡金属凸块及银金属凸块中的一种。所述金属凸块111还可包括连接于所述金属凸块111的柱状金属，此处不作限制。
如图14所示，所述半导体芯片105通过所述重新布线层103、所述第一金属连接柱104及所述第二金属连接柱108与所述第一天线金属层107以及所述第二天线金属层110电性连接，以实现天线的功能，依据该结构，可以通过更多的金属连接柱、封装层以及天线金属层实现更多层数的天线封装结构，此处不作限制。从而进一步实现多层天线金属层的整合，大大提高天线的效率及性能，进一步提高天线封装结构的整合性，缩小封装体积，使得天线封装结构具有较高的集成度。
如图1所示，本实施例还提供一种扇出型天线封装方法，包括以下步骤：
S1：提供一支撑基底，于所述支撑基底上形成分离层；
S2：于所述分离层上形成第二天线金属层；
S3：于所述第二天线金属层上形成第二金属连接柱；
S4：采用第二封装层封装所述第二天线金属层及第二金属连接柱，并使得所述第二封装层显露所述第二金属连接柱；
S5：于所述第二封装层上形成第一天线金属层，且所述第一天线金属层与所述第二金属连接柱电性连接；
S6：于所述第一天线金属层上形成第一金属连接柱；
S7：提供半导体芯片，将所述半导体芯片接合于所述第二封装层上，其中，所述半导体芯片还包括与所述半导体芯片的接触焊垫相连接的芯片金属部；
S8：采用第一封装层封装所述第一天线金属层、第一金属连接柱及半导体芯片，并使得所述第一封装层显露所述第一金属连接柱及芯片金属部；
S9：于所述第一封装层表面上形成重新布线层，所述重新布线层包括与所述第一封装层相接触的第二面及相对的第一面，所述重新布线层与所述第一金属连接柱及芯片金属部电性连接；
S10：于所述重新布线层的第一面上形成金属凸块；以及
S11：基于所述分离层剥离所述支撑基底。
具体的，本实施例中，所述第一封装层在对所述第一金属连接柱及第一天线金属层进行封装的同时，实现对所述半导体芯片的封装，提高所述半导体芯片的稳定性，节约成本；在接合所述半导体芯片之前，先形成所述第一金属连接柱，提高所述第一金属连接柱与所述第一天线金属层接合面的洁净度，可提高所述第一金属连接柱的稳定性；在所述第一封装层上直接形成所述重新布线层，同时实现对所述第一金属连接柱及半导体芯片的电性连接，降低工艺复杂度；所述第一天线金属层及第二天线金属层分别位于所述第一封装层及第二封装层内，可进一步缩小封装结构的体积，且在最后步骤中基于所述分离层剥离所述支撑基底，提高封装结构的洁净度及电性稳定性；采用扇出型封装方法封装天线结构，可有效缩小封装体积，使得天线封装结构具有较高的集成度以及更好的封装性能。如图2～14所示，示意了本发明中天线封装方法各步骤所呈现的结构示意图。
如图2所示，首先进行步骤S1，提供一支撑基底101，于所述支撑基底101上形成分离层102。
作为该实施例的进一步实施例，所述支撑基底101包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。在本实施例中，所述支撑基底101优选为玻璃衬底，所述玻璃衬底成本较低，容易在其表面形成所述分离层102，且能降低后续的剥离工艺的难度。
作为该实施例的进一步实施例，所述分离层102包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂工艺涂覆于所述支撑基底101表面，然后采用紫外固化或热固化工艺使其固化成型。
具体的，本实施例中，所述分离层102选用LTHC光热转换层的聚合物层，使得后续步骤S11可以基于激光对所述LTHC光热转换层进行加热，以使所述支撑基底101自所述LTHC光热转换层处相互分离。
如图3所示，然后进行步骤S2，于所述分离层102上形成第二天线金属层110。
具体的，可先采用物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述分离层102上形成所述第二天线金属层110，然后采用刻蚀工艺形成所需图形化的第二天线金属层110。
如图4所示，然后进行步骤S3，于所述第二天线金属层110上形成第二金属连接柱108，且所述第二金属连接柱108与所述第二天线金属层110电性连接。
作为该实施例的进一步实施例，步骤S3中形成所述第二金属连接柱108包括以下步骤：
S3-1：于所述第二天线金属层110上形成第二金属连接块118，所述第二金属连接块118与所述第二天线金属层110电性连接；
S3-2：采用焊线工艺于所述第二金属连接块118的上表面形成所述第二金属连接柱108，且所述第二金属连接块118的横截面积大于所述第二金属连接柱108，优选为所述第二金属连接柱108位于所述第二金属连接块118的对称中心，从而增大所第二金属连接块118与所述第二天线金属层110的接触面积，提高电性稳定性。
具体的，所述焊线工艺包括热压焊线工艺、超声波焊线工艺及热压超声波焊线工艺中的一种；所述第二金属连接柱108及第二金属连接块118的材料包括Au、Ag、Cu、Al中的一种或组合。
如图5～6所示，接着进行步骤S4，采用第二封装层109封装所述第二天线金属层110及第二金属连接柱108，并使得所述第二封装层109显露所述第二金属连接柱108。
作为该实施例的进一步实施例，步骤S4中形成所述第二封装层109的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第二封装层109的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
具体的，在形成所述第二封装层109后，还包括采用研磨或抛光的方法作用于所述第二封装层109的表面，以提供平整的所述第二封装层109，提高后续形成的第一天线金属层107与所述第二金属连接柱108之间的电性连接。
如图7所示，接着进行步骤S5，于所述第二封装层109上形第一天线金属层107，且所述第一天线金属层107与所述第二金属连接柱108电性连接。
具体的，可先采用物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述第二封装层109上形成所述第一天线金属层107，然后采用刻蚀工艺形成所需图形化的第一天线金属层107。
如图8所示，接着进行步骤S6，于所述第一天线金属层107上形成第一金属连接柱104，且所述第一金属连接柱104与所述第一天线金属层107电性连接。
作为该实施例的进一步实施例，步骤S6中形成所述第一金属连接柱104包括以下步骤：
S6-1：于所述第一天线金属层107上形成第一金属连接块114，所述第一金属连接块114与所述第一天线金属层107电性连接；
S6-2：采用焊线工艺于所述第一金属连接块114的上表面形成所述第一金属连接柱104，且所述第一金属连接块114的横截面积大于所述第一金属连接柱104。优选为所述第一金属连接柱104位于所述第一金属连接块114的对称中心，从而增大所述第一金属连接块114与所述第一天线金属层107的接触面积，提高电性稳定性。
如图9所示，接着进行步骤S7，提供半导体芯片105，将所述半导体芯片105接合于所述第二封装层109上，其中，所述半导体芯片105还包括与所述半导体芯片105的接触焊垫相连接的芯片金属部115。
具体的，所述芯片金属部115包括具有一定高度的金属柱及金属球中的一种，所述芯片金属部115作为所述半导体芯片105的电性连接端，便于工艺操作，避免在所述半导体芯片105的接触焊垫上进行焊线的工艺，从而提高所述半导体芯片105的稳定性及良率。所述芯片金属部115的材料包括铜、镍、锡及银中的一种。本实施例中，所述芯片金属部115采用所述金属柱，且所述金属柱的高度范围包括25μm～250μm。所述半导体芯片105的个数及种类此处不作限制。
作为该实施例的进一步实施例，所述半导体芯片105通过粘合层125粘合于所述第二封装层109的表面上，所述粘合层125包括环氧树脂层及聚合物薄膜层中的一种。如金属DAF膜、金属导电胶等。
如图10～11所示，接着进行步骤S8，采用第一封装层106封装所述第一天线金属层107、第一金属连接柱104及半导体芯片105，并使得所述第一封装层106显露所述第一金属连接柱104及芯片金属部115。
作为该实施例的进一步实施例，步骤S8中形成所述第一封装层106的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第一封装层106的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
具体的，在形成所述第一封装层106后，还包括采用研磨或抛光的方法作用于所述第一封装层106的表面，以提供平整的所述第一封装层106，提高后续形成的重新布线层103与所述第一金属连接柱104及芯片金属部115的电性连接。
如图12所示，接着进行步骤S9，于所述第一封装层106表面上形成重新布线层103，所述重新布线层103包括与所述第一封装层106相接触的第二面及相对的第一面，所述重新布线层103与所述第一金属连接柱104及芯片金属部115电性连接。
作为该实施例的进一步实施例，步骤S9中形成所述重新布线层103包括以下步骤：
S9-1：采用物理气相沉积工艺或化学气相沉积工艺于所述第一封装层106上形成介质层113，并对所述介质层113进行刻蚀形成图形化的介质层113；
S9-2：采用物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化的介质层113上形成金属布线层123，并对所述金属布线层123进行刻蚀形成图形化的金属布线层123。
作为该实施例的进一步实施例，步骤S9中还包括由所述步骤S9-1及步骤S9-2组合形成的N次循环步骤，其中N≥1。
作为该实施例的进一步实施例，所述芯片金属部115的侧面被所述重新布线层103中的所述介质层113所包覆。由于具有一定高度的所述芯片金属部115的侧面被所述介质层113所包覆，从而可进一步地，增强所述半导体芯片105与所述重新布线层103之间的电性稳定性。
如图13所示，然后进行步骤S10，于所述重新布线层103的第一面上形成金属凸块111。
具体的，在步骤S9中获得的封装结构上的所述金属布线层123上形成所述金属凸块111。所述金属凸块111包括锡焊料、银焊料及金锡合金焊料中的一种。所述金属凸块111还可包括连接于所述金属凸块111的柱状金属，所述重新布线层103可包括多层所述图形化的介质层113及图形化的金属布线层123，此处不作限制。
如图14所示，最后进行步骤S11，基于所述分离层102剥离所述支撑基底101。
具体的，基于激光对所述LTHC光热转换层进行加热，以使所述支撑基底101自所述LTHC光热转换层处相互分离。
综上所述，本发明的扇出型天线封装结构及封装方法，具有以下有益效果：
1)本发明采用重新布线层及金属连接柱实现多层天线金属层的整合，大大提高天线的效率及性能，提高天线封装结构的整合性；
2)本发明将半导体芯片置于封装层中，且天线金属层与半导体芯片的粘合层具有同一水平面，节省空间体积，使得封装结构的体积更小；封装层在对金属连接柱及天线金属层进行封装的同时，实现对半导体芯片的封装，提高半导体芯片的稳定性、节约成本；
3)本发明在接合半导体芯片之前，先形成金属连接柱，提高金属连接柱与天线金属层接合面的洁净度，提高金属连接柱的稳定性；
4)本发明在封装层上直接形成重新布线层，同时实现对金属连接柱及半导体芯片的电性连接，降低工艺复杂度；
5)本发明天线金属层均位于封装层内，可进一步缩小封装结构的体积，且在最后步骤中基于分离层剥离支撑基底，提高封装结构的洁净度及电性稳定性；
6)本发明采用扇出型封装方法封装天线结构，可有效缩小封装体积，使得天线封装结构具有较高的集成度以及更好的封装性能，在半导体封装领域具有广泛的应用前景。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种扇出型天线封装结构，其特征在于，所述封装结构包括：
重新布线层，所述重新布线层包括相对的第一面及第二面；
第一金属连接柱，位于所述重新布线层的第二面上，且与所述重新布线层电性连接；
第一天线金属层，位于所述第一金属连接柱上，且与所述第一金属连接柱电性连接；
半导体芯片，位于所述重新布线层的第二面上，且与所述重新布线层电性连接；
第一封装层，覆盖所述重新布线层、第一金属连接柱、第一天线金属层及半导体芯片，且所述第一封装层显露所述第一天线金属层及粘合于所述半导体芯片的粘合层；
第二金属连接柱，位于所述第一天线金属层上，且与所述第一天线金属层电性连接；
第二天线金属层，位于所述第二金属连接柱上，且与所述第二金属连接柱电性连接；
第二封装层，覆盖所述第二金属连接柱及第二天线金属层，且所述第二封装层显露所述第二天线金属层；以及
金属凸块，位于所述重新布线层的第一面上。
2.根据权利要求1所述的扇出型天线封装结构，其特征在于：所述半导体芯片还包括与所述半导体芯片的接触焊垫相连接的芯片金属部，所述芯片金属部包括金属柱及金属球中的一种。
3.根据权利要求1所述的扇出型天线封装结构，其特征在于：所述芯片金属部的侧面被所述重新布线层包覆。
4.根据权利要求1所述的扇出型天线封装结构，其特征在于：所述粘合层包括环氧树脂层及聚合物薄膜层中的一种。
5.根据权利要求1所述的扇出型天线封装结构，其特征在于：所述第一金属连接柱与所述第一天线金属层之间还包括第一金属连接块，且所述第一金属连接块的横截面积大于所述第一金属连接柱；所述第二金属连接柱与所述第二天线金属层之间还包括第二金属连接块，且所述第二金属连接块的横截面积大于所述第二金属连接柱。
6.根据权利要求1所述的扇出型天线封装结构，其特征在于：所述第一封装层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种；所述第二封装层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种。
7.根据权利要求1所述的扇出型天线封装结构，其特征在于：所述重新布线层包括依次层叠的图形化的介质层及图形化的金属布线层。
8.根据权利要求7所述的扇出型天线封装结构，其特征在于：所述介质层包括环氧树脂层、硅胶层、PI层、PBO层、BCB层、氧化硅层、磷硅玻璃层，含氟玻璃层中的一种或两种以上组合，所述金属布线层包括铜层、铝层、镍层、金层、银层、钛层中的一种或两种以上组合。
9.根据权利要求1所述的扇出型天线封装结构，其特征在于：所述金属凸块包括铜金属凸块、镍金属凸块、锡金属凸块及银金属凸块中的一种。
10.一种扇出型天线封装方法，其特征在于，包括以下步骤：
S1：提供一支撑基底，于所述支撑基底上形成分离层；
S2：于所述分离层上形成第二天线金属层；
S3：于所述第二天线金属层上形成第二金属连接柱；
S4：采用第二封装层封装所述第二天线金属层及第二金属连接柱，并使得所述第二封装层显露所述第二金属连接柱；
S5：于所述第二封装层上形成第一天线金属层，且所述第一天线金属层与所述第二金属连接柱电性连接；
S6：于所述第一天线金属层上形成第一金属连接柱；
S7：提供半导体芯片，将所述半导体芯片接合于所述第二封装层上，其中，所述半导体芯片还包括与所述半导体芯片的接触焊垫相连接的芯片金属部；
S8：采用第一封装层封装所述第一天线金属层、第一金属连接柱及半导体芯片，并使得所述第一封装层显露所述第一金属连接柱及芯片金属部；
S9：于所述第一封装层上形成重新布线层，所述重新布线层包括与所述第一封装层相接触的第二面及相对的第一面，所述重新布线层与所述第一金属连接柱及芯片金属部电性连接；
S10：于所述重新布线层的第一面上形成金属凸块；以及
S11：基于所述分离层剥离所述支撑基底。
11.根据权利要求10所述的扇出型天线封装方法，其特征在于：所述支撑基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种；所述分离层包括胶带及聚合物层中的一种，所述聚合物层的固化方法包括紫外固化法及热固化法中的一种。
12.根据权利要求10所述的扇出型天线封装方法，其特征在于：步骤S4中形成所述第二封装层的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种；步骤S8中形成所述第一封装层的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种。
13.根据权利要求10所述的扇出型天线封装方法，其特征在于：步骤S3中形成所述第二金属连接柱包括以下步骤：
S3-1：于所述第二天线金属层上形成第二金属连接块，所述第二金属连接块与所述第二天线金属层电性连接；
S3-2：采用焊线工艺于所述第二金属连接块的上表面形成所述第二金属连接柱，且所述第二金属连接块的横截面积大于所述第二金属连接柱。
14.根据权利要求10所述的扇出型天线封装方法，其特征在于：步骤S6中形成所述第一金属连接柱包括以下步骤：
S6-1：于所述第一天线金属层上形成第一金属连接块，所述第一金属连接块与所述第一天线金属层电性连接；
S6-2：采用焊线工艺于所述第一金属连接块的上表面形成所述第一金属连接柱，且所述第一金属连接块的横截面积大于所述第一金属连接柱。
15.根据权利要求10所述的扇出型天线封装方法，其特征在于：步骤S9中形成所述重新布线层包括以下步骤：
S9-1：采用物理气相沉积工艺或化学气相沉积工艺于所述第一封装层上形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；
S9-2：采用物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化的介质层上形成金属布线层，并对所述金属布线层进行刻蚀形成图形化的金属布线层。
16.根据权利要求15所述的扇出型天线封装方法，其特征在于：步骤S9中还包括由所述步骤S9-1及步骤S9-2组合形成的N次循环步骤，其中N≥1。
CN201810949023.5A 2018-08-20 2018-08-20 扇出型天线封装结构及封装方法 Pending CN110854107A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810949023.5A CN110854107A (zh) 2018-08-20 2018-08-20 扇出型天线封装结构及封装方法
US16/267,061 US10777516B2 (en) 2018-08-20 2019-02-04 Fan-out antenna packaging structure and packaging method
US16/992,016 US11289435B2 (en) 2018-08-20 2020-08-12 Fan-out antenna packaging structure and packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810949023.5A CN110854107A (zh) 2018-08-20 2018-08-20 扇出型天线封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN110854107A true CN110854107A (zh) 2020-02-28

Family

ID=69594632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810949023.5A Pending CN110854107A (zh) 2018-08-20 2018-08-20 扇出型天线封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN110854107A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975140A (zh) * 2022-04-15 2022-08-30 盛合晶微半导体(江阴)有限公司 一种扇出型封装结构及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975140A (zh) * 2022-04-15 2022-08-30 盛合晶微半导体(江阴)有限公司 一种扇出型封装结构及其制作方法
CN114975140B (zh) * 2022-04-15 2023-10-10 盛合晶微半导体(江阴)有限公司 一种扇出型封装结构及其制作方法

Similar Documents

Publication Publication Date Title
CN110277356B (zh) 天线馈电线的封装结构及封装方法
TWI602262B (zh) 形成穿過互連結構和ｗｌｃｓｐ的封膠的導電通孔之半導體裝置及方法
TWI499000B (zh) 形成雙主動邊之半導體晶粒於扇出晶圓程度晶粒級封裝之半導體裝置和方法
CN108305856B (zh) 天线的封装结构及封装方法
CN108417982B (zh) 天线的封装结构及封装方法
CN108336494B (zh) 天线的封装结构及封装方法
US11742296B2 (en) Electronic package and manufacturing method thereof
US11289435B2 (en) Fan-out antenna packaging structure and packaging method
CN212084995U (zh) 晶圆级封装结构
US20200411456A1 (en) Fan-out antenna package structure and packaging method
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
CN110957284A (zh) 芯片的三维封装结构及其封装方法
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
CN107425031B (zh) 背照式cmos传感器的封装结构及封装方法
CN209804651U (zh) 半导体封装结构
CN112582287A (zh) 晶圆级芯片封装结构及封装方法
CN110854107A (zh) 扇出型天线封装结构及封装方法
CN209804638U (zh) 扇出型天线封装结构
CN210224005U (zh) 一种扇出型天线封装结构
CN209880604U (zh) 一种封装结构
CN114188227A (zh) 扇出型封装结构及封装方法
CN114188225A (zh) 扇出型封装结构及封装方法
CN112259954A (zh) 封装天线模组及其制备方法
CN114975140B (zh) 一种扇出型封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.