CN107425031B - 背照式cmos传感器的封装结构及封装方法 - Google Patents

背照式cmos传感器的封装结构及封装方法 Download PDF

Info

Publication number
CN107425031B
CN107425031B CN201710792564.7A CN201710792564A CN107425031B CN 107425031 B CN107425031 B CN 107425031B CN 201710792564 A CN201710792564 A CN 201710792564A CN 107425031 B CN107425031 B CN 107425031B
Authority
CN
China
Prior art keywords
cmos sensor
layer
illuminated cmos
logic chip
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710792564.7A
Other languages
English (en)
Other versions
CN107425031A (zh
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN201710792564.7A priority Critical patent/CN107425031B/zh
Publication of CN107425031A publication Critical patent/CN107425031A/zh
Application granted granted Critical
Publication of CN107425031B publication Critical patent/CN107425031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种背照式CMOS传感器的封装结构及封装方法，包括：重新布线层；背照式CMOS传感器结构，固定连接于所述重新布线层的第二面；逻辑芯片，设置于所述重新布线层的第一面；封装材料，包覆于所述逻辑芯片；穿孔，形成于所述封装材料中；金属引线结构，制作于所述穿孔中，以实现所述重新布线层、所述背照式CMOS传感器结构与所述逻辑芯片的电性引出。本发明采用重新布线层的方法实现背照式CMOS传感器、所述逻辑芯片与所述金属引线结构之间的电连接，具有封装体积小，传感性能及器件可靠性高的优点；只需通过在封装材料中开穿孔便可实现重新布线层的电性引出，不需要进行硅穿孔等工艺，可以大大节省工艺成本。

Description

背照式CMOS传感器的封装结构及封装方法
技术领域
本发明属于半导体封装领域，特别是涉及一种背照式CMOS传感器的封装结构及封装方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。
由于扇出晶圆级封装(fowlp)技术由于具有小型化、低成本和高集成度等优点，以及具有更好的性能和更高的能源效率，扇出晶圆级封装(fowlp)技术已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。
现有的图像传感器芯片封装通常具有厚度较厚，硅穿孔工艺成本较高，金属连线容易断裂，整体良率较低等诸多缺点。
另外，图像传感器芯片，如背照式CMOS图像传感芯片等，通常需要搭配逻辑芯片集成使用，现有的制作方法是将单独封装好的图像传感器芯片通过SUB基板等与逻辑芯片进行电性连接，并且需要通过硅穿孔工艺实现器件的电性引出。这种封装方法使得器件的体积较大，组装工艺过程较为复杂，硅穿孔工艺成本较高，导致最终产品的成本较高。
基于以上所述，提供一种可以有效集成背照式CMOS传感器及逻辑芯片，并有效降低封装结构体积以及器件稳定性，且有效降低成本的封装结构及封装方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种背照式CMOS传感器的封装结构及封装方法，用于解决现有技术中图像传感器芯片及逻辑芯片的封装体积较大，器件稳定性低以及产品良率较低的问题。
为实现上述目的及其他相关目的，本发明提供一种背照式CMOS传感器的封装结构，所述封装结构包括：重新布线层，包括第一面以及与所述第一面相对的第二面；背照式CMOS传感器结构，固定连接于所述重新布线层的第二面；逻辑芯片，设置于所述重新布线层的第一面，且所述背照式CMOS传感器结构与所述逻辑芯片通过所述重新布线层实现电性连接；封装材料，形成于所述重新布线层的第二面上，并包覆于所述逻辑芯片；穿孔，形成于所述封装材料中且露出所述重新布线层；以及金属引线结构，制作于所述穿孔中，以实现所述重新布线层、所述背照式CMOS传感器结构与所述逻辑芯片的电性引出。
优选地，所述金属引线结构包括金属柱、焊料球、及金属柱与焊料凸点所组成的叠层中的一种。
进一步地，所述金属柱包括铜柱、银柱、金柱、铝柱及钨柱中的一种，所述焊料球或焊料凸点的包括锡焊料、银焊料及金锡合金焊料中的一种。
优选地，所述金属引线结构的高度大于所述逻辑芯片的厚度。
优选地，所述背照式CMOS传感器结构包括：正面具有图像传感器的晶圆；以及透明盖板，键合于所述晶圆的背面。
进一步地，所述晶圆的厚度为不大于3μm，以提高所述图像传感器的背面感光强度。
优选地，所述透明盖板基于金锡键合层键合于所述晶圆的背面。
优选地，所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
优选地，所述重新布线层包括图形化的介质层以及图形化的金属布线层。
优选地，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
本发明还提供一种背照式CMOS传感器的封装方法，所述封装方法包括：1)提供一支撑衬底，于所述支撑衬底表面形成分离层；2)提供及逻辑芯片，将所述逻辑芯片粘附于所述分离层上，其中，所述逻辑芯片具有电引出结构的一面朝向所述分离层；3)采用封装材料对所述逻辑芯片进行封装；4)基于所述分离层分离所述封装材料与所述支撑衬底；5)于所述封装材料及逻辑芯片上制作重新布线层，所述重新布线层包括与所述逻辑芯片电性连接的第一面以及相对的第二面；6)提供一背照式CMOS传感器结构，将所述背照式CMOS传感器结构固定于所述重新布线层的第二面，以实现所述背照式CMOS传感器结构与所述逻辑芯片的电性连接；以及7)于所述封装材料中形成直至所述重新布线层的穿孔，并于所述穿孔中制作金属引线结构，以实现所述重新布线层、所述背照式CMOS传感器结构与所述逻辑芯片的电性引出。
优选地，所述支撑衬底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种；所述分离层包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂工艺涂覆于所述支撑衬底表面，然后采用紫外固化或热固化工艺使其固化成型。
优选地，所述金属引线结构的高度大于所述逻辑芯片的厚度。
优选地，步骤6)包括：6-1)提供一正面具有图像传感器的晶圆，将所述晶圆的正面粘附于一保护层后，从背面对所述晶圆进行减薄；6-2)提供一透明盖板，将所述透明盖板键合于所述晶圆的背面；6-3)剥离所述保护层，露出所述晶圆正面的图像传感器，以获得所述背照式CMOS传感器结构；以及6-4)将所述背照式CMOS传感器结构露出有图像传感器的一面固定于所述重新布线层的第二面，以实现所述背照式CMOS传感器结构与所述逻辑芯片的电性连接。
优选地，步骤6-1)中，减薄后的所述晶圆的厚度为不大于3μm，以提高所述图像传感器的背面感光强度。
优选地，步骤6-2)中，所述透明盖板基于金锡键合层键合于所述晶圆的背面。
优选地，步骤3)采用封装材料封装所述逻辑芯片的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
优选地，步骤5)制作所述重新布线层为交替进行如下步骤：采用化学气相沉积工艺或物理气相沉积工艺于所述逻辑芯片及封装材料的平面形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层。
优选地，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
优选地，步骤7)中，采用激光穿孔工艺于所述封装材料中形成直至所述重新布线层的穿孔。
优选地，所述金属引线结构包括金属柱、焊料球、及金属柱与焊料凸点所组成的叠层中的一种。
如上所述，本发明的背照式CMOS传感器的封装结构及封装方法，具有以下有益效果：
1)本发明采用重新布线层的方法实现背照式CMOS传感器、所述逻辑芯片与所述金属引线结构之间的电连接，具有封装体积小，传感性能及器件可靠性高的优点；
2)本发明只需通过在封装材料中开穿孔便可实现重新布线层的电性引出，不需要进行硅穿孔等工艺，可以大大节省工艺成本；
3)本发明工艺简单，可有效提高背照式CMOS传感器及逻辑芯片的封装性能，在半导体封装领域具有广泛的应用前景。
附图说明
图1～图15显示为本发明的背照式CMOS传感器的封装方法各步骤所呈现的结构示意图。
元件标号说明
101 支撑衬底
102 分离层
103 金属引线结构
104 晶圆
1041 图像传感器
105 逻辑芯片
106 封装材料
107 重新布线层
108 透明盖板
109 金锡键合层
110 保护层
111 穿孔
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图15所示，本实施例提供一种背照式CMOS传感器的封装方法，所述封装方法包括：
如图1～图2所示，首先进行步骤1)，提供一支撑衬底101，于所述支撑衬底表面形成分离层102。
作为示例，所述支撑衬底101包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。在本实施例中，所述支撑衬底101选用为玻璃衬底，所述玻璃衬底成本较低，容易在其表面形成分离层102，且能降低后续的剥离工艺的难度。
作为示例，所述分离层102包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂工艺涂覆于所述支撑衬底101表面，然后采用紫外固化或热固化工艺使其固化成型。
在本实施例中，所述分离层102选用为胶带，所述胶带成本较低，且在后续的分离工艺中只需要施一力将其掀开即可，粘附和分离工艺都较简单，可以大大节省整个工艺的成本。
如图3所示，然后进行步骤2)，提供逻辑芯片105，将所述逻辑芯片105粘附于所述分离层102上，其中，所述逻辑芯片105具有电引出结构的一面朝向所述分离层102。
所述逻辑芯片105的数量也可以为一个或两个或多个，可以依据器件的性能需求进行选定。
如图4所示，接着进行步骤3)，采用封装材料106对所述及逻辑芯片105进行封装。
作为示例，采用封装材料106封装所述逻辑芯片105的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装材料106包括聚酰亚胺、硅胶以及环氧树脂中的一种。
作为示例，所述封装材料106的厚度至少大于所述及逻辑芯片105的厚度。
如图5所示，接着进行步骤4)，基于所述分离层102分离所述封装材料106与所述支撑衬底101。
作为示例，通过施加一力将所述封装材料106从所述分离层102掀开，即可实现分离。
如图6所示，然后进行步骤5)，于所述封装材料106及逻辑芯片105上制作重新布线层107，所述重新布线层107包括与所述逻辑芯片105电性连接的第一面以及相对的第二面。
具体地，制作所述重新布线层107包括：
步骤a)，采用化学气相沉积工艺或物理气相沉积工艺于所述封装材料106及逻辑芯片105上形成介质层，并对所述介质层进行刻蚀形成图形化的介质层。
作为示例，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述介质层选用为氧化硅。
步骤b)，采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层。
作为示例，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。在本实施例中，所述金属布线层的材料选用为铜。
需要说明的是，所述重新布线层107可以包括依次层叠的多个介质层以及多个金属布线层，依据连线需求，通过对各介质层进行图形化或者制作通孔实现各层金属布线层之间的互连，以实现不同功能的连线需求。
如图7～图12所示，接着进行步骤6)，提供一背照式CMOS传感器结构，将所述背照式CMOS传感器结构固定于所述重新布线层107的第二面，以实现所述背照式CMOS传感器结构与所述逻辑芯片105的电性连接。
作为示例，步骤6)包括：
如图7～图9所示，首先进行步骤6-1)，提供一正面具有图像传感器1041的晶圆104，将所述晶圆104的正面粘附于一保护层110后，从背面对所述晶圆104进行减薄。
作为示例，步骤6-1)中，减薄后的所述晶圆104的厚度为不大于3μm，以提高所述图像传感器1041的背面感光强度。
如图10所示，然后进行步骤6-2)，提供一透明盖板108，将所述透明盖板108键合于所述晶圆104的背面。
作为示例，步骤6-2)中，所述透明盖板108基于金锡键合层109键合于所述晶圆104的背面。在本实施例中，所述透明盖板108选用为玻璃盖板。
如图11所示，接着进行步骤6-3)，剥离所述保护层110，露出所述晶圆104正面的图像传感器1041，以获得所述背照式CMOS传感器结构。
如图12所示，最后进行步骤6-4)，将所述背照式CMOS传感器结构露出有图像传感器1041的一面固定于所述重新布线层107的第二面，以实现所述背照式CMOS传感器结构与所述逻辑芯片105的电性连接。
如图13～图14所示，最后进行步骤7)，于所述封装材料106中形成直至所述重新布线层107的穿孔111，并于所述穿孔111中制作金属引线结构103，以实现所述重新布线层107、所述背照式CMOS传感器结构与所述逻辑芯片105的电性引出。
作为示例，步骤7)中，采用激光穿孔工艺于所述封装材料中形成直至所述重新布线层107的穿孔106。
作为示例，所述金属引线结构103包括金属柱、焊料球、及金属柱与焊料凸点所组成的叠层中的一种。所述金属引线结构103最终将所述图像传感器芯片104及逻辑芯片105通过所述重新布线层107电性引出至封装材料106的表面，不需要采用昂贵的硅穿孔技术即可实现电引出。
作为示例，所述金属引线结构103的高度大于所述逻辑芯片105的厚度，以便于所述金属引线结构103露出于封装材料106。
另外，所述金属引线结构103也可以选用为焊料球，则最终形成的结构如图15所示。
如图14所示，本实施例还本发明提供一种背照式CMOS传感器的封装结构，所述封装结构包括：重新布线107层，包括第一面以及与所述第一面相对的第二面；背照式CMOS传感器结构，固定连接于所述重新布线层107的第二面；逻辑芯片105，设置于所述重新布线层107的第一面，且所述背照式CMOS传感器结构与所述逻辑芯片105通过所述重新布线层107实现电性连接；封装材料106，形成于所述重新布线层107的第二面上，并包覆于所述逻辑芯片105；穿孔111，形成于所述封装材料中且露出所述重新布线层107；以及金属引线结构103，制作于所述穿孔111中，以实现所述重新布线层107、所述背照式CMOS传感器结构与所述逻辑芯片105的电性引出。
作为示例，所述金属引线结构103包括金属柱、焊料球、及金属柱与焊料凸点所组成的叠层中的一种。
作为示例，所述金属柱包括铜柱、银柱、金柱、铝柱及钨柱中的一种，所述焊料球或焊料凸点的包括锡焊料、银焊料及金锡合金焊料中的一种。
作为示例，所述金属引线结构103的高度大于所述逻辑芯片105的厚度。
作为示例，所述背照式CMOS传感器结构包括：正面具有图像传感器1041的晶圆104；以及透明盖板108，键合于所述晶圆104的背面。
作为示例，所述晶圆104的厚度为不大于3μm，以提高所述图像传感器1041的背面感光强度。
作为示例，所述透明盖板108基于金锡键合层109键合于所述晶圆104的背面。
作为示例，所述封装材料106包括聚酰亚胺、硅胶以及环氧树脂中的一种。
作为示例，所述重新布线层107包括图形化的介质层以及图形化的金属布线层。
作为示例，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
另外，所述金属引线结构103也可以选用为焊料球，则最终形成的结构如图15所示。
如上所述，本发明的背照式CMOS传感器的封装结构及封装方法，具有以下有益效果：
1)本发明采用重新布线层的方法实现背照式CMOS传感器、所述逻辑芯片与所述金属引线结构之间的电连接，具有封装体积小，传感性能及器件可靠性高的优点；
2)本发明只需通过在封装材料中开穿孔便可实现重新布线层的电性引出，不需要进行硅穿孔等工艺，可以大大节省工艺成本；
3)本发明工艺简单，可有效提高背照式CMOS传感器及逻辑芯片的封装性能，在半导体封装领域具有广泛的应用前景。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (18)

1.一种背照式CMOS传感器的封装结构，其特征在于，所述封装结构包括：
重新布线层，包括第一面以及与所述第一面相对的第二面；
背照式CMOS传感器结构，固定连接于所述重新布线层的第二面，所述背照式CMOS传感器结构包括：
正面具有图像传感器的晶圆，所述晶圆的厚度为不大于3μm，以提高所述图像传感器的背面感光强度；
透明盖板，键合于所述晶圆的背面；
逻辑芯片，设置于所述重新布线层的第一面，且所述背照式CMOS传感器结构与所述逻辑芯片通过所述重新布线层实现电性连接；
封装材料，形成于所述重新布线层的第一面上，并包覆于所述逻辑芯片；
穿孔，形成于所述封装材料中且露出所述重新布线层；以及
金属引线结构，制作于所述穿孔中，以实现所述重新布线层、所述背照式CMOS传感器结构与所述逻辑芯片的电性引出。
2.根据权利要求1所述的背照式CMOS传感器的封装结构，其特征在于：所述金属引线结构包括金属柱、焊料球、及金属柱与焊料凸点所组成的叠层中的一种。
3.根据权利要求2所述的背照式CMOS传感器的封装结构，其特征在于：所述金属柱包括铜柱、银柱、金柱、铝柱及钨柱中的一种，所述焊料球或焊料凸点的包括锡焊料、银焊料及金锡合金焊料中的一种。
4.根据权利要求1所述的背照式CMOS传感器的封装结构，其特征在于：所述金属引线结构的高度大于所述逻辑芯片的厚度。
5.根据权利要求1所述的背照式CMOS传感器的封装结构，其特征在于：所述透明盖板基于金锡键合层键合于所述晶圆的背面。
6.根据权利要求1所述的背照式CMOS传感器的封装结构，其特征在于：所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
7.根据权利要求1所述的背照式CMOS传感器的封装结构，其特征在于：所述重新布线层包括图形化的介质层以及图形化的金属布线层。
8.根据权利要求7所述的背照式CMOS传感器的封装结构，其特征在于：所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
9.一种背照式CMOS传感器的封装方法，其特征在于，所述封装方法包括：
1)提供一支撑衬底，于所述支撑衬底表面形成分离层；
2)提供及逻辑芯片，将所述逻辑芯片粘附于所述分离层上，其中，所述逻辑芯片具有电引出结构的一面朝向所述分离层；
3)采用封装材料对所述逻辑芯片进行封装；
4)基于所述分离层分离所述封装材料与所述支撑衬底；
5)于所述封装材料及逻辑芯片上制作重新布线层，所述重新布线层包括与所述逻辑芯片电性连接的第一面以及相对的第二面；
6)提供一背照式CMOS传感器结构，将所述背照式CMOS传感器结构固定于所述重新布线层的第二面，以实现所述背照式CMOS传感器结构与所述逻辑芯片的电性连接，步骤6)包括：
6-1)提供一正面具有图像传感器的晶圆，将所述晶圆的正面粘附于一保护层后，从背面对所述晶圆进行减薄，其中减薄后的所述晶圆的厚度为不大于3μm，以提高所述图像传感器的背面感光强度；
6-2)提供一透明盖板，将所述透明盖板键合于所述晶圆的背面；以及
7)于所述封装材料中形成直至所述重新布线层的穿孔，并于所述穿孔中制作金属引线结构，以实现所述重新布线层、所述背照式CMOS传感器结构与所述逻辑芯片的电性引出。
10.根据权利要求9所述的背照式CMOS传感器的封装方法，其特征在于：所述支撑衬底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种；所述分离层包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂工艺涂覆于所述支撑衬底表面，然后采用紫外固化或热固化工艺使其固化成型。
11.根据权利要求9所述的背照式CMOS传感器的封装方法，其特征在于：所述金属引线结构的高度大于所述逻辑芯片的厚度。
12.根据权利要求9所述的背照式CMOS传感器的封装方法，其特征在于：步骤6)还包括：
6-3)剥离所述保护层，露出所述晶圆正面的图像传感器，以获得所述背照式CMOS传感器结构；以及
6-4)将所述背照式CMOS传感器结构露出有图像传感器的一面固定于所述重新布线层的第二面，以实现所述背照式CMOS传感器结构与所述逻辑芯片的电性连接。
13.根据权利要求9所述的背照式CMOS传感器的封装方法，其特征在于：步骤6-2)中，所述透明盖板基于金锡键合层键合于所述晶圆的背面。
14.根据权利要求9所述的背照式CMOS传感器的封装方法，其特征在于：步骤3)采用封装材料封装所述逻辑芯片的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
15.根据权利要求9所述的背照式CMOS传感器的封装方法，其特征在于：步骤5)制作所述重新布线层为交替进行如下步骤：
采用化学气相沉积工艺或物理气相沉积工艺于所述逻辑芯片及封装材料的平面形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；
采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层。
16.根据权利要求15所述的背照式CMOS传感器的封装方法，其特征在于：所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
17.根据权利要求9所述的背照式CMOS传感器的封装方法，其特征在于：步骤7)中，采用激光穿孔工艺于所述封装材料中形成直至所述重新布线层的穿孔。
18.根据权利要求9所述的背照式CMOS传感器的封装方法，其特征在于：所述金属引线结构包括金属柱、焊料球、及金属柱与焊料凸点所组成的叠层中的一种。
CN201710792564.7A 2017-09-05 2017-09-05 背照式cmos传感器的封装结构及封装方法 Active CN107425031B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710792564.7A CN107425031B (zh) 2017-09-05 2017-09-05 背照式cmos传感器的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710792564.7A CN107425031B (zh) 2017-09-05 2017-09-05 背照式cmos传感器的封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN107425031A CN107425031A (zh) 2017-12-01
CN107425031B true CN107425031B (zh) 2022-03-01

Family

ID=60431990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710792564.7A Active CN107425031B (zh) 2017-09-05 2017-09-05 背照式cmos传感器的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN107425031B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305856B (zh) * 2018-03-16 2023-08-18 盛合晶微半导体(江阴)有限公司 天线的封装结构及封装方法
CN110164859A (zh) * 2019-06-11 2019-08-23 中芯长电半导体（江阴）有限公司 扇出型指纹识别芯片的封装结构及封装方法
CN112054036B (zh) * 2020-09-25 2024-02-09 上海先方半导体有限公司 图像传感芯片集成结构及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3614840B2 (ja) * 2002-11-28 2005-01-26 沖電気工業株式会社 半導体装置
TWM264652U (en) * 2004-10-21 2005-05-11 Chipmos Technologies Inc Structure of image sensor package
US20080173792A1 (en) * 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
US20110180891A1 (en) * 2009-08-06 2011-07-28 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
US8552518B2 (en) * 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US9419156B2 (en) * 2013-08-30 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method for integration of heterogeneous integrated circuits
US9379072B2 (en) * 2013-11-27 2016-06-28 Xintec Inc. Chip package and method for forming the same
CN103956371A (zh) * 2014-05-20 2014-07-30 苏州晶方半导体科技股份有限公司 影像传感器模组及其形成方法
US20160233260A1 (en) * 2015-02-05 2016-08-11 Xintec Inc. Chip package and method for forming the same
US9613931B2 (en) * 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
KR102500813B1 (ko) * 2015-09-24 2023-02-17 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN106560929A (zh) * 2015-10-01 2017-04-12 精材科技股份有限公司 晶片尺寸等级的感测晶片封装体及其制造方法
US20190067352A1 (en) * 2015-10-29 2019-02-28 China Wafer Level Csp Co., Ltd. Photosensitive chip packaging structure and packaging method thereof
CN106229325A (zh) * 2016-09-21 2016-12-14 苏州科阳光电科技有限公司 传感器模组及其制作方法

Also Published As

Publication number Publication date
CN107425031A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
KR102401804B1 (ko) 반도체 소자 및 그 제조 방법
CN111883481B (zh) 3d封装件结构及其形成方法
US10553458B2 (en) Chip packaging method
TWI602262B (zh) 形成穿過互連結構和ｗｌｃｓｐ的封膠的導電通孔之半導體裝置及方法
CN107706521B (zh) 扇出型天线封装结构及其制备方法
CN103000574A (zh) 形成具有响应于外部刺激的有源区域的半导体管芯的方法
CN108336494B (zh) 天线的封装结构及封装方法
CN107425031B (zh) 背照式cmos传感器的封装结构及封装方法
CN110783282A (zh) 封装结构
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
CN110957284A (zh) 芯片的三维封装结构及其封装方法
CN212084995U (zh) 晶圆级封装结构
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN107611152B (zh) 背照式cmos传感器的封装方法
CN210182380U (zh) 半导体封装结构
CN209929301U (zh) 半导体封装结构
CN209804638U (zh) 扇出型天线封装结构
CN210224005U (zh) 一种扇出型天线封装结构
CN112582287A (zh) 晶圆级芯片封装结构及封装方法
CN110854107A (zh) 扇出型天线封装结构及封装方法
CN112701101A (zh) 电子封装件及其制法
CN112259954A (zh) 封装天线模组及其制备方法
CN110828408A (zh) 一种三维扇出型封装结构及其制造方法
CN112151394A (zh) 三维扇出型指纹识别芯片的封装结构及封装方法
CN112151395A (zh) 三维扇出型指纹识别芯片的封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant