CN110828408A - 一种三维扇出型封装结构及其制造方法 - Google Patents

一种三维扇出型封装结构及其制造方法 Download PDF

Info

Publication number
CN110828408A
CN110828408A CN201911146083.4A CN201911146083A CN110828408A CN 110828408 A CN110828408 A CN 110828408A CN 201911146083 A CN201911146083 A CN 201911146083A CN 110828408 A CN110828408 A CN 110828408A
Authority
CN
China
Prior art keywords
chip
layer
metal layer
metal
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911146083.4A
Other languages
English (en)
Inventor
戴风伟
曹睿
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201911146083.4A priority Critical patent/CN110828408A/zh
Publication of CN110828408A publication Critical patent/CN110828408A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种三维扇出型封装结构，包括晶圆表面覆盖第一介质层所形成的载片；背面相连的第一芯片及第二芯片；一个或多个导电金属柱；包覆第一芯片、第二芯片和导电金属柱的塑封层；形成于第一介质层表面的第一金属层，电连接至第一芯片和/或一个或多个导电金属柱的下端；形成于塑封层表面的第二金属层，电连接至第二芯片和/或一个或多个导电金属柱的上端；第二介质层，覆盖第二金属层的表面和间隙；以及外接焊球，电连接至所述第二金属层。

Description

一种三维扇出型封装结构及其制造方法
技术领域
本发明涉及半导体封装技术领域，特别涉及一种三维扇出型封装技术。
背景技术
随着半导体技术的不断发展，半导体器件的集成密度不断提高。三维扇出型封装工艺通过将晶圆和晶圆或芯片和晶圆上下层层堆叠的方式来提高芯片或各种电子元器件的集成度。
在三维扇出型封装工艺中，为了减少封装厚度，通常需要对晶圆进行减薄，但普通的半导体设备难以支撑和传输超薄器件的晶圆，使得碎片率非常高。为了解决这种薄晶圆的支撑和传输问题，业界通常采用临时键合的工艺方法，其主要原理就是将晶圆临时键合在一直径相仿的载片上，利用该载片来实现对薄晶圆的支撑和传输，同时可以防止薄晶圆变形，在完成晶圆背面工艺后再将载片从薄晶圆上解离。
但现有技术中的晶圆临时键合工艺步骤繁琐，容易造成晶圆翘曲。
发明内容
为了克服上述问题中的至少部分问题，根据本发明的一个方面，提供一种三维扇出型封装结构，包括：
载片，所述载片包括晶圆和第一介质层；
第一芯片；
第二芯片，所述第二芯片与所述第一芯片背面相连；
一个或多个导电金属柱；
塑封层，所述塑封层包覆所述第一芯片、所述第二芯片和所述导电金属柱；
第一金属层，所述第一金属层形成于所述第一介质层表面，电连接至所述第一芯片和/或所述一个或多个导电金属柱的下端；
第二金属层，所述第二金属层形成于所述塑封层表面，电连接至所述第二芯片和/或所述一个或多个导电金属柱的上端；第二介质层，所述第二介质层覆盖所述第二金属层的表面和间隙；以及
外接焊球，所述外接焊球电连接至所述第二金属层。
进一步地，所述第一金属层实现对第一芯片引脚的扇出功能。
进一步地，所述第二金属层实现对第二芯片引脚的扇出功能。
进一步地，所述第一金属层和/或所述第二金属层和/或导电金属柱的材料为铜、铝、钨或其合金。
进一步地，所述第一介质层和/或第二介质层的材料为树脂、PI、氧化硅或氮化硅。
另一方面，本发明化提供一种三维扇出型封装结构的制造方法，包括：
在晶圆上覆盖第一介质层以形成载片；
在第一介质层表面形成第一金属层；
在第一金属层对应位置形成导电金属柱；
将芯片组贴片至导电金属柱之间的第一金属层的焊盘上；
形成塑封层；
在塑封层上形成第二金属层；
在第二金属层上形成第二介质层；
减薄载片；以及
在第二金属层上形成外接焊球。
进一步地，所述芯片组由第一芯片和第二芯片使用胶膜贴合形成。
本发明提供的一种三维扇出型封装结构及其制造方法，通过导电金属柱实现金属层间电和/或信号互连，同时不需要拆除载片，第一金属层直接制作于载片晶圆上，实现了更细更高密的金属互连，降低了工艺难度，减小了晶圆翘曲概率。
附图说明
为进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出本发明一个实施例的三维扇出型封装结构的横截面示意图；
图2A至图2H示出根据本发明的实施例形成三维扇出型封装结构的过程的剖面示意图；以及
图3示出根据本发明的实施例形成三维扇出型封装结构的流程图。
具体实施方式
以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免模糊本发明的发明点。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明并不限于这些特定细节。此外，应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了阐述该具体实施例，而不是限定各步骤的先后顺序。相反，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
下面结合图1来详细介绍根据本发明的一个实施例的一种三维扇出型封装结构。图1示出根据本发明的一个实施例的一种三维扇出型封装结构的剖面示意图。如图1所示，该三维扇出型封装结构包括第一芯片101、第二芯片102、第一金属层111、第二金属层112、导电金属柱120、塑封层130、晶圆001、第一介质层002、第二介质层003以及外接焊球140。
第一芯片101的背面与第二芯片102的背面通过胶膜固定，形成芯片组，第二芯片102和第一芯片101的焊盘分别位于芯片组的上下表面。在本发明的一个实施例中，第二芯片102可以是与第一芯片101相同、同类或不同的芯片。
第一介质层002覆盖于晶圆001表面，形成载片。
导电金属柱120的高度等于所述芯片组高度，起到金属层间的电和/或信号互联作用。
第一金属层111形成在所述第一介质层002的表面，实现与第一芯片101及导电金属柱120的电连接，第一金属层111的材料可以为铜金属、铝金属、钨金属等。在本发明的一个实施例中，第一金属层111实现对第一芯片101的扇出功能。本发明的又一个实施例中，第一金属层111可以有一层或多层，其中最外层还可以设置有焊盘，以用于和外部芯片、芯片组或电路连接。
塑封层130包覆第一芯片101、第二芯片102和导电金属柱120，但露出第一芯片101及第二芯片102的芯片焊接机构和导电金属柱120的上下表面。在本发明的一个实施例中，塑封层130为树脂材料。
第二金属层112形成在塑封层130的表面，实现与第二芯片102及导电金属柱120的电连接，第二金属层112的材料可以为铜金属、铝金属、钨金属等。在本发明的一个实施例中，第二金属层112实现对第二芯片102的扇出功能。本发明的又一个实施例中，第二金属层112可以有一层或多层，其中最外层还可以设置有焊盘，以用于和外部芯片、芯片组或电路连接。
第二介质层003覆盖第二金属层112的表面及金属导线间的间隙，起到绝缘保护作用。在本发明的一个实施例中，第二介质层112的材料可以为树脂、PI等有机材料，或者为氧化硅、氮化硅等无机绝缘材料。
外接焊球140设置在第二金属层112的外接焊盘上。
下面结合图2A至图2H以及图3来详细描述形成该种三维扇出型封装结构的过程。图2A至图2H示出根据本发明的一个实施例形成该种三维扇出型封装结构的过程剖面示意图；图3示出根据本发明的一个实施例形成该种三维扇出型封装结构的流程图。
首先，在步骤301，如图2A所示，在晶圆001上覆盖第一介质层002。在本发明的实施例中，晶圆001为单晶硅片，第一介质层002的材料可以为氧化硅、氮化硅等无机绝缘材料。
接下来，在步骤302，如图2B所示，在第一介质层002上形成第一金属层111。具体的方法进一步包括，在第一介质层002上形成一层或多层导电材料；通过光刻和刻蚀技术去除不需导电的区域，形成第一金属层111。
接下来，在步骤303，如图2C所示，在第一金属层111的特定位置形成导电金属柱120。
接下来，步骤304，将芯片组安装在导电金属柱120之间预设的第一金属层111的焊盘上。如图2D所示，将第一芯片101通过凸点焊接至第一金属层111的特定位置，然后在第一芯片101背面粘接第二芯片102。在本发明的一个具体实施例中，第一芯片101与第二芯片102使用胶膜贴合。
接下来，在步骤305，如图2E所示，形成塑封层130。塑封层130包覆第一芯片101、第二芯片102以及导电金属柱120，同时露出第二芯片102的芯片焊接结构及导电金属柱120的上端。在本发明的一个具体实施例中，可以在形成塑封层130后，再通过研磨减薄塑封层130来实现第二芯片102的芯片焊接结构及导电金属柱120的上端的露出。
接下来，在步骤306，如图2F所示，在塑封层120表面形成第二金属层112。第二金属层112与第二芯片102及导电金属柱120电互连。具体的方法进一步包括，在塑封层120上形成一层或多层导电材料；通过光刻和刻蚀技术去除不需导电的区域，形成第二金属层112。
接下来，在步骤307，如图2G所示，在第二金属层112上形成第二介质层003，通过光刻和刻蚀技术去除部分第二介质层003，暴露至少一个第二金属层112的外接焊盘。第二介质层003可以通过旋涂、沉积等工艺形成。
接下来，在步骤308，减薄载片到所需厚度。在本发明的一个具体实施例中，可以通过研磨减薄载片。
最后，在步骤309，如图2H所示，在第二金属层112上形成外接焊球140。在本发明的一个具体实施例中，可以通过电镀、植球等工艺在第二金属层112的至少一个外接焊盘上形成外接焊球140。
基于本发明提供的一种三维扇出型封装结构及其制造方法，通过导电金属柱实现金属层间电和/或信号互连，同时不需要拆除载片，第一金属层直接制作与载片晶圆上，降低了工艺难度，减小了晶圆翘曲概率，并且实现了更细更高密的金属互连。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (9)

1.一种三维扇出型封装结构，包括：
第一芯片；
第二芯片，所述第二芯片与所述第一芯片背面相连；
一个或多个导电金属柱；
塑封层，所述塑封层包覆所述第一芯片、所述第二芯片和所述导电金属柱；
第一金属层，所述第一金属层电连接至所述第一芯片和/或所述一个或多个导电金属柱的下端；
第二金属层，所述第二金属层电连接至所述第二芯片和/或所述一个或多个导电金属柱的上端；
第二介质层，所述第二介质层覆盖所述第二金属层的表面和间隙；
外接焊球，所述外接焊球电连接至所述第二金属层；以及
载片，所述载片包括第一介质层，所述第一金属层形成于所述载片的第一介质层表面。
2.如权利要求1所述的封装结构，其特征在于，所述第一金属层实现对第一芯片引脚的扇出功能。
3.如权利要求1所述的封装结构，其特征在于，所述第二金属层实现对第二芯片引脚的扇出功能。
4.如权利要求1所述的封装结构，其特征在于，所述第一金属层和/或所述第二金属层和/或导电金属柱的材料为铜、铝、钨或其合金。
5.如权利要求1所述的封装结构，其特征在于，所述第一介质层的材料为氧化硅或氮化硅，所述第二介质层的材料为树脂、P I、氧化硅或氮化硅。
6.如权利要求1所述的封装结构，其特征在于，所述塑封层的材料为树脂材料。
7.如权利要求1所述的封装结构，其特征在于，所述载片的为单晶硅片。
8.一种三维扇出型封装结构的制造方法，包括：
在晶圆上覆盖第一介质层以形成载片；
在第一介质层表面形成第一金属层；
在第一金属层形成导电金属柱；
将芯片组贴片至导电金属柱之间的第一金属层的焊盘上；
形成塑封层；
在塑封层上形成第二金属层；
在第二金属层上形成第二介质层；
减薄载片晶圆背面至所需厚度；以及
形成外接焊球。
9.如权利要求8所述的方法，其特征在于，所述芯片组由第一芯片和第二芯片使用胶膜贴合形成。
CN201911146083.4A 2019-11-21 2019-11-21 一种三维扇出型封装结构及其制造方法 Pending CN110828408A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911146083.4A CN110828408A (zh) 2019-11-21 2019-11-21 一种三维扇出型封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911146083.4A CN110828408A (zh) 2019-11-21 2019-11-21 一种三维扇出型封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN110828408A true CN110828408A (zh) 2020-02-21

Family

ID=69557613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911146083.4A Pending CN110828408A (zh) 2019-11-21 2019-11-21 一种三维扇出型封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN110828408A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114551364A (zh) * 2022-04-28 2022-05-27 珠海市人民医院 一种多芯片扇出型封装结构及封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197353A (zh) * 2006-12-08 2008-06-11 日月光半导体制造股份有限公司 可堆叠式半导体封装结构
US20150249065A1 (en) * 2010-09-07 2015-09-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming WLP With Semiconductor Die Embedded Within Penetrable Encapsulant Between TSV Interposers
CN106653709A (zh) * 2016-12-30 2017-05-10 三星半导体(中国)研究开发有限公司 封装件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197353A (zh) * 2006-12-08 2008-06-11 日月光半导体制造股份有限公司 可堆叠式半导体封装结构
US20150249065A1 (en) * 2010-09-07 2015-09-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming WLP With Semiconductor Die Embedded Within Penetrable Encapsulant Between TSV Interposers
CN106653709A (zh) * 2016-12-30 2017-05-10 三星半导体(中国)研究开发有限公司 封装件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114551364A (zh) * 2022-04-28 2022-05-27 珠海市人民医院 一种多芯片扇出型封装结构及封装方法

Similar Documents

Publication Publication Date Title
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US20180342414A1 (en) Wafer Level Chip Scale Packaging Intermediate Structure Apparatus and Method
EP3208848A2 (en) Fan-out package structure and method for forming the same
TWI668825B (zh) 半導體封裝及其製造方法
US8367466B2 (en) Manufacturing stacked semiconductor device
US20040063249A1 (en) Thin film semiconductor package and method of fabrication
US11329008B2 (en) Method for manufacturing semiconductor package for warpage control
CN107403785B (zh) 电子封装件及其制法
CN110854093A (zh) 一种三维叠层封装结构及其制造方法
CN111029263A (zh) 晶圆级sip模组结构及其制备方法
CN107425031B (zh) 背照式cmos传感器的封装结构及封装方法
CN212084995U (zh) 晶圆级封装结构
CN111081646B (zh) 一种堆叠封装结构及其制造方法
CN114975409A (zh) 双层塑封的3d扇出型封装结构及其封装方法
CN110828408A (zh) 一种三维扇出型封装结构及其制造方法
CN110649002A (zh) 一种集成天线的扇出型封装结构及其制造方法
WO2022095695A1 (zh) Mcm封装结构及其制作方法
CN209804638U (zh) 扇出型天线封装结构
CN209804636U (zh) 半导体封装结构
CN209929301U (zh) 半导体封装结构
CN210224005U (zh) 一种扇出型天线封装结构
CN210182380U (zh) 半导体封装结构
CN114188225A (zh) 扇出型封装结构及封装方法
US20190355687A1 (en) Package structure and fabricating method thereof
CN112151394A (zh) 三维扇出型指纹识别芯片的封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200221