CN112151395A - 三维扇出型指纹识别芯片的封装结构及封装方法 - Google Patents

三维扇出型指纹识别芯片的封装结构及封装方法 Download PDF

Info

Publication number
CN112151395A
CN112151395A CN201910571500.3A CN201910571500A CN112151395A CN 112151395 A CN112151395 A CN 112151395A CN 201910571500 A CN201910571500 A CN 201910571500A CN 112151395 A CN112151395 A CN 112151395A
Authority
CN
China
Prior art keywords
layer
fingerprint
chip
metal
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910571500.3A
Other languages
English (en)
Inventor
吕娇
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201910571500.3A priority Critical patent/CN112151395A/zh
Publication of CN112151395A publication Critical patent/CN112151395A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种三维扇出型指纹识别芯片的封装结构及封装方法，结构包括：连接布线层、指纹处理芯片，其表面具有重新布线层、金属连接柱、第一封装层、金属布线层、指纹采集芯片，指纹采集芯片及指纹处理芯片为垂直堆叠设置、第二封装层及金属凸块。本发明采用扇出型封装指纹识别芯片，可将指纹采集芯片及指纹处理芯片集成在同一封装结构中，且指纹采集芯片及指纹处理芯片为垂直堆叠设置，具有成本低、厚度小、良率高的优点，并可有效提高响应速度。本发明通过金属凸块、连接布线层、金属连接柱及金属布线层实现指纹采集芯片及指纹处理芯片的互连引出，针对不同尺寸及规格的芯片可采用不同的线路配置，大大地拓展其适用范围。

Description

三维扇出型指纹识别芯片的封装结构及封装方法
技术领域
本发明属于半导体封装领域，特别是涉及一种三维扇出型指纹识别芯片的封装结构及封装方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。
由于扇出晶圆级封装(fowlp)技术由于具有小型化、低成本和高集成度等优点，以及具有更好的性能和更高的能源效率，扇出晶圆级封装(fowlp)技术已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。
指纹识别技术是目前最成熟且价格便宜的生物特征识别技术。目前来说，指纹识别的技术应用最为广泛，不仅在门禁、考勤系统中可以看到指纹识别技术的身影，市场上有了更多指纹识别的应用：如笔记本电脑、手机、汽车、银行支付都可应用指纹识别的技术。
现有的一种指纹识别芯片的封装方法是将指纹采集芯片及指纹处理芯片分别焊接到PCB线路板上，而且这种封装方式需要占用较大的封装面积，PCB线路板的厚度较大，且封装线路较长，会导致封装结构具体体积大、响应速度慢等缺点。
基于以上所述，提供一种低成本、低体积以及高响应速度的指纹识别芯片的封装结构及封装方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维扇出型指纹识别芯片的封装结构及封装方法，用于解决现有技术中指纹识别芯片的封装成本高、体积大及响应速度慢的问题。
为实现上述目的及其他相关目的，本发明提供一种三维扇出型指纹识别芯片的封装结构，所述封装结构包括：连接布线层，包括相对的第一面及第二面；指纹处理芯片，接合于所述连接布线层的第一面，所述指纹处理芯片表面具有重新布线层，所述重新布线层用于指纹处理芯片的电性引出，所述重新布线层朝向所述连接布线层并与所述连接布线层电性连接；金属连接柱，形成于所述连接布线层的第一面，所述金属连接柱的高度不小所述指纹处理芯片的高度；第一封装层，包围所述指纹处理芯片及所述金属连接柱，所述金属连接柱显露于所述第一封装层表面；金属布线层，形成于所述第一封装层表面，所述金属布线层连接所述金属连接柱；指纹采集芯片，电性接合于所述金属布线层，所述指纹采集芯片及所述指纹处理芯片为垂直堆叠设置；第二封装层，包围所述指纹采集芯片；金属凸块，形成于所述连接布线层的第二面。
可选地，所述连接布线层包括介质层以及陷入于所述介质层上表面的连接金属层，所述介质层的下表面形成有开孔，所述开孔显露所述连接金属层，所述金属凸块形成于所述开孔中。
可选地，所述指纹采集芯片与所述金属布线层之间具有间隙，所述间隙中形成有保护层，所述保护层完全填充所述间隙。
可选地，所述指纹采集芯片显露于所述第二封装层的顶面。
可选地，所述金属连接柱的材质包括金、银及铜中的一种。
可选地，所述金属凸块包括锡焊料、银焊料及金锡合金焊料中的一种。
本发明还提供一种三维扇出型指纹识别芯片的封装方法，包括步骤：1)提供一指纹处理芯片晶圆，于所述指纹处理芯片晶圆上形成重新布线层，所述重新布线层的第一面与所述指纹处理芯片晶圆连接，所述重新布线层用于指纹处理芯片的电性引出；2)切割所述指纹处理芯片晶圆及所述重新布线层，获得独立的指纹处理芯片；3)提供一支撑基底，于所述支撑基底上形成分离层，于所述分离层上形成连接布线层，将所述指纹处理芯片接合于所述连接布线层的第一面，所述重新布线层朝向所述连接布线层并与所述连接布线层电性连接；4)于所述连接布线层的第一面上形成金属连接柱，所述金属连接柱的高度不小所述指纹处理芯片的高度；5)采用第一封装层封装所述指纹处理芯片及所述金属连接柱，并使所述金属连接柱显露于所述第一封装层表面；6)于所述第一封装层表面形成金属布线层，所述金属布线层连接所述金属连接柱；7)提供一指纹采集芯片，将所述指纹采集芯片电性接合于所述金属布线层，所述指纹采集芯片及所述指纹处理芯片为垂直堆叠设置；8)采用第二封装层封装所述指纹采集芯片；9)基于所述分离层剥离所述支撑基底及所述连接布线层，以显露所述连接布线层的第二面，于所述连接布线层的第二面形成金属凸块；10)进行切割，获得独立的扇出型指纹识别芯片的封装结构。
可选地，所述支撑基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。
可选地，所述分离层包括光热转换层；步骤9)采用激光照射所述光热转换层，以使所述光热转换层与所述连接布线层及所述支撑基底分离，进而剥离所述封装层及所述支撑基底。
可选地，步骤3)所述连接布线层包括介质层以及陷入于所述介质层上表面的连接金属层，步骤9)先于所述介质层的下表面形成开孔，所述开孔显露所述连接金属层，然后于所述开孔中形成所述金属凸块。
可选地，所述指纹采集芯片与所述金属布线层之间具有间隙，所述间隙中形成有保护层，所述保护层完全填充所述间隙。
可选地，形成所述第一封装层及第二封装层的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第一封装层及第二封装层的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
可选地，步骤8)采用第二封装层封装所述指纹采集芯片后，所述指纹采集芯片显露于所述第二封装层的顶面。
可选地，步骤5)采用焊线工艺于所述连接布线层的第一面上形成金属连接柱，所述金属连接柱的材质包括金、银及铜中的一种。
如上所述，本发明的三维扇出型指纹识别芯片的封装结构及封装方法，具有以下有益效果：
1)本发明采用扇出型封装(Fan out)指纹识别芯片，可将指纹采集芯片及指纹处理芯片集成在同一封装结构中，且指纹采集芯片及指纹处理芯片为垂直堆叠设置，相比于现有的其它指纹识别芯片封装来说，具有成本低、厚度小、良率高的优点。
2)本发明的指纹采集芯片及指纹处理芯片垂直堆叠设置，可有效提高封装结构的响应速度。
3)本发明通过金属凸块、连接布线层、金属连接柱及金属布线层实现指纹采集芯片及指纹处理芯片的互连及引出，针对不同尺寸及规格的芯片可采用不同的线路配置，提高了封装结构的灵活性，并大大地拓展本发明的适用范围。
4)本发明在封装工艺中采用支撑基底进行支撑，可以有效保证工艺稳定性，提高封装良率。
附图说明
图1～图18显示为本发明的三维扇出型指纹识别芯片的封装方法各步骤所呈现的结构示意图，其中，图18显示为本发明的三维扇出型指纹识别芯片的封装结构的结构示意图。
元件标号说明
201 指纹处理芯片晶圆
202 重新布线层
20 指纹处理芯片
203 贴膜
302 介质层
303 连接金属层
304 分离层
305 支撑基底
306 金属连接柱
307 第一封装层
308 金属布线层
401 指纹采集芯片
402 保护层
403 第二封装层
501 开孔
502 金属凸块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图18所示，本实施例提供一种扇出型指纹识别芯片的封装方法，所述封装方法包括以下步骤：
如图1～图2所示，首先进行步骤1)，提供一指纹处理芯片晶圆201，于所述指纹处理芯片晶圆201上形成重新布线层202，所述重新布线层202的第一面与所述指纹处理芯片晶圆201连接，所述重新布线层202用于指纹处理芯片20的电性引出，所述指纹处理芯片20用于对指纹采集芯片401所采集的指纹信号进行特征提取及特征比对等处理，实现指纹识别功能。
所述指纹处理芯片晶圆201中具有多个阵列排布的指纹处理芯片20，每个指纹处理芯片20设置有相应的电极，首先在所述指纹处理芯片晶圆201上形成种子层，如Cu/Ti叠层等，然后刻蚀所述种子层，形成图形化的种子层，该图形化的种子层与指纹处理芯片20的电极连接，然后基于所述图形化的种子层，在所述指纹处理芯片晶圆201上形成重新布线层202。所述重新布线层202可以包括若干介质层及若干依据图形需求排布的金属布线层308，相邻两金属布线层308之间通过导电栓塞连接。所述介质层可以采用如涂覆或沉积等方法形成，其材料可以为环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述介质层的材料可以为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。所述金属布线层308可以采用如电镀或溅射的方法以及刻蚀工艺形成，也可以采用如金属剥离工艺形成，其材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。在本实施例中，所述金属布线层308的材料为铜。
如图3～图5所示，然后进行步骤2)，切割所述指纹处理芯片晶圆201及所述重新布线层202202，获得独立的指纹处理芯片20。
具体地，先将所述指纹处理芯片晶圆201背面粘附于一贴膜203，如蓝膜等，然后采用机械切割刀或激光切割刀对所述指纹处理芯片晶圆201进行切割，获得独立的指纹处理芯片20。
如图6～图8所示，接着进行步骤3)，提供一支撑基底305，于所述支撑基底305上形成分离层304，于所述分离层304上形成连接布线层，将所述指纹处理芯片20接合于所述连接布线层的第一面，所述重新布线层202朝向所述连接布线层。
例如，所述支撑基底305包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。在本实施例中，所述支撑基底305选用为玻璃衬底，所述玻璃衬底成本较低，容易在其表面形成分离层304，且能降低后续的剥离工艺的难度。所述分离层304包括光热转换层，通过旋涂工艺形成于所述支撑基底305上后，通过固化工艺使其固化成型。光热转换层(LTHC)性能稳定，表面较光滑，有利于后续获得平坦的，在后续的剥离工艺中，剥离的难度较低。
所述连接布线层包括介质层302以及陷入于所述介质层302上表面的连接金属层303，所述介质层302可有效保护所述连接金属层303，提高连接布线层的稳定性。所述介质层302可以采用如涂覆或沉积等方法形成，其材料可以为环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述介质层302的材料可以为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。所述连接金属层303可以采用如电镀或溅射的方法以及刻蚀工艺形成，也可以采用如金属剥离工艺形成，其材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。在本实施例中，所述连接金属层303的材料为铜。
在形成所述连接布线层后，可以采用焊接工艺将所述指纹处理芯片20接合于所述连接布线层的第一面，所述指纹处理芯片20具有重新布线层202的一面朝下放置，即具有重新布线层202的一面朝向所述连接布线层，如图8所示。
如图9所示，接着进行步骤4)，于所述连接布线层的第一面上形成金属连接柱306，所述金属连接柱306的高度不小所述指纹处理芯片20的高度。
例如，可以采用焊线工艺于所述连接布线层的第一面上形成金属连接柱306，所述金属连接柱306的材质包括金、银及铜中的一种。在本实施例中，所述金属连接柱306垂直于所述连接布线层表面设置，以缩短其与后续层之间的连接路径，并可避免由于金属连接柱306倾斜而导致的线路倒塌等风险。
如图10～图11所示，接着进行步骤5)，采用第一封装层307封装所述指纹处理芯片20及所述金属连接柱306，并使所述金属连接柱306显露于所述第一封装层307表面。
具体地，形成所述第一封装层307的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第一封装层307的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
在本实施例中，形成所述第一封装层307后，可以通过如研磨等工艺减薄所述第一封装层307及所述金属连接柱306，最终使得所述金属连接柱306显露于所述第一封装层307，以利于后续金属布线层308的制作。
如图12所示，接着进行步骤6)，于所述第一封装层307表面形成金属布线层308，所述金属布线层308连接所述金属连接柱306。
如图13～图14所示，接着进行步骤7)提供一指纹采集芯片401，将所述指纹采集芯片401电性接合于所述金属布线层308，所述指纹采集芯片401及所述指纹处理芯片20为垂直堆叠设置。所述指纹采集芯片401用于采用人体指纹，并将采集信号传送至指纹处理芯片20进行处理。
例如，可以采用焊接工艺将所述指纹采集芯片401电性接合于所述金属布线层308，所述指纹采集芯片401及所述指纹处理芯片20为垂直堆叠设置。所述指纹采集芯片401与所述金属布线层308之间具有间隙，所述间隙中形成有保护层402，所述保护层402完全填充所述间隙。
如图15所示，然后进行步骤8)，采用第二封装层403封装所述指纹采集芯片401。
例如，封装方法可以包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第二封装层403的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。采用第二封装层403封装所述指纹采集芯片401后，所述指纹采集芯片401显露于所述第二封装层403的顶面，以提高所述指纹采集芯片401的采集精度。
如图16～图18所示，接着进行步骤9)，基于所述分离层304剥离所述支撑基底305及所述连接布线层，以显露所述连接布线层的第二面，于所述介质层302的下表面形成开孔501，所述开孔501显露所述连接金属层303，然后于所述开孔501中形成所述金属凸块502。
在本实施例中，采用激光照射所述光热转换层，以使所述光热转换层与所述连接布线层及所述支撑基底305分离，进而剥离所述连接布线层及所述支撑基底305。
所述金属凸块502可以为锡焊料、银焊料及金锡合金焊料中的一种。
最后进行步骤10)，进行切割，获得独立的扇出型指纹识别芯片的封装结构。
如图18所示，本实施例还提供一种三维扇出型指纹识别芯片的封装结构，所述封装结构包括：连接布线层，包括相对的第一面及第二面；指纹处理芯片20，接合于所述连接布线层的第一面，所述指纹处理芯片20表面具有重新布线层202，所述重新布线层202用于指纹处理芯片20的电性引出，所述重新布线层202朝向所述连接布线层；金属连接柱306，形成于所述连接布线层的第一面，所述金属连接柱306的高度不小所述指纹处理芯片20的高度；第一封装层307，包围所述指纹处理芯片20及所述金属连接柱306，所述金属连接柱306显露于所述第一封装层307表面；金属布线层308，形成于所述第一封装层307表面，所述金属布线层308连接所述金属连接柱306；指纹采集芯片401，电性接合于所述金属布线层308，所述指纹采集芯片401及所述指纹处理芯片20为垂直堆叠设置；第二封装层403，包围所述指纹采集芯片401；金属凸块502，形成于所述连接布线层的第二面。
在本实施例中，所述连接布线层包括介质层302以及陷入于所述介质层302上表面的连接金属层303，所述介质层302的下表面形成有开孔501，所述开孔501显露所述连接金属层303，所述金属凸块502形成于所述开孔501中。
所述指纹采集芯片401与所述金属布线层308之间具有间隙，所述间隙中形成有保护层402，所述保护层402完全填充所述间隙。
可选地，所述指纹采集芯片401显露于所述第二封装层403的顶面，以提高所述指纹采集芯片401的采集精度。
在本实施例中，所述金属连接柱306垂直于所述连接布线层表面设置，以缩短其与后续层之间的连接路径，并可避免由于金属连接柱306倾斜而导致的线路倒塌等风险。所述金属连接柱306的材质包括金、银及铜中的一种。所述金属凸块502包括锡焊料、银焊料及金锡合金焊料中的一种。
如上所述，本发明的扇出型指纹识别芯片的封装结构及封装方法，具有以下有益效果：
1)本发明采用扇出型封装(Fan out)指纹识别芯片，可将指纹采集芯片401及指纹处理芯片20集成在同一封装结构中，且指纹采集芯片401及指纹处理芯片20为垂直堆叠设置，相比于现有的其它指纹识别芯片封装来说，具有成本低、厚度小、良率高的优点。
2)本发明的指纹采集芯片401及指纹处理芯片20垂直堆叠设置，可有效提高封装结构的响应速度。
3)本发明通过金属凸块502、连接布线层、金属连接柱306及金属布线层308实现指纹采集芯片401及指纹处理芯片20的互连及引出，针对不同尺寸及规格的芯片可采用不同的线路配置，提高了封装结构的灵活性，并大大地拓展本发明的适用范围。
4)本发明在封装工艺中采用支撑基底305进行支撑，可以有效保证工艺稳定性，提高封装良率。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种三维扇出型指纹识别芯片的封装结构，其特征在于，所述封装结构包括：
连接布线层，包括相对的第一面及第二面；
指纹处理芯片，接合于所述连接布线层的第一面，所述指纹处理芯片表面具有重新布线层，所述重新布线层用于指纹处理芯片的电性引出，所述重新布线层朝向所述连接布线层并与所述连接布线层电性连接；
金属连接柱，形成于所述连接布线层的第一面，所述金属连接柱的高度不小所述指纹处理芯片的高度；
第一封装层，包围所述指纹处理芯片及所述金属连接柱，所述金属连接柱显露于所述第一封装层表面；
金属布线层，形成于所述第一封装层表面，所述金属布线层连接所述金属连接柱；
指纹采集芯片，电性接合于所述金属布线层，所述指纹采集芯片及所述指纹处理芯片为垂直堆叠设置；
第二封装层，包围所述指纹采集芯片；
金属凸块，形成于所述连接布线层的第二面。
2.根据权利要求1所述的三维扇出型指纹识别芯片的封装结构，其特征在于：所述连接布线层包括介质层以及陷入于所述介质层上表面的连接金属层，所述介质层的下表面形成有开孔，所述开孔显露所述连接金属层，所述金属凸块形成于所述开孔中。
3.根据权利要求1所述的三维扇出型指纹识别芯片的封装结构，其特征在于：所述指纹采集芯片与所述金属布线层之间具有间隙，所述间隙中形成有保护层，所述保护层完全填充所述间隙。
4.根据权利要求1所述的三维扇出型指纹识别芯片的封装结构，其特征在于：所述指纹采集芯片显露于所述第二封装层的顶面。
5.根据权利要求1所述的三维扇出型指纹识别芯片的封装结构，其特征在于：所述金属连接柱的材质包括金、银及铜中的一种。
6.根据权利要求1所述的三维扇出型指纹识别芯片的封装结构，其特征在于：所述金属凸块包括锡焊料、银焊料及金锡合金焊料中的一种。
7.一种三维扇出型指纹识别芯片的封装方法，其特征在于，包括步骤：
1)提供一指纹处理芯片晶圆，于所述指纹处理芯片晶圆上形成重新布线层，所述重新布线层的第一面与所述指纹处理芯片晶圆连接，所述重新布线层用于指纹处理芯片的电性引出；
2)切割所述指纹处理芯片晶圆及所述重新布线层，获得独立的指纹处理芯片；
3)提供一支撑基底，于所述支撑基底上形成分离层，于所述分离层上形成连接布线层，将所述指纹处理芯片接合于所述连接布线层的第一面，所述重新布线层朝向所述连接布线层并与所述连接布线层电性连接；
4)于所述连接布线层的第一面上形成金属连接柱，所述金属连接柱的高度不小所述指纹处理芯片的高度；
5)采用第一封装层封装所述指纹处理芯片及所述金属连接柱，并使所述金属连接柱显露于所述第一封装层表面；
6)于所述第一封装层表面形成金属布线层，所述金属布线层连接所述金属连接柱；
7)提供一指纹采集芯片，将所述指纹采集芯片电性接合于所述金属布线层，所述指纹采集芯片及所述指纹处理芯片为垂直堆叠设置；
8)采用第二封装层封装所述指纹采集芯片；
9)基于所述分离层剥离所述支撑基底及所述连接布线层，以显露所述连接布线层的第二面，于所述连接布线层的第二面形成金属凸块；
10)进行切割，获得独立的扇出型指纹识别芯片的封装结构。
8.根据权利要求7所述的三维扇出型指纹识别芯片的封装方法，其特征在于：所述支撑基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。
9.根据权利要求7所述的三维扇出型指纹识别芯片的封装方法，其特征在于：所述分离层包括光热转换层；步骤9)采用激光照射所述光热转换层，以使所述光热转换层与所述连接布线层及所述支撑基底分离，进而剥离所述封装层及所述支撑基底。
10.根据权利要求7所述的三维扇出型指纹识别芯片的封装方法，其特征在于：步骤3)所述连接布线层包括介质层以及陷入于所述介质层上表面的连接金属层，步骤9)先于所述介质层的下表面形成开孔，所述开孔显露所述连接金属层，然后于所述开孔中形成所述金属凸块。
11.根据权利要求7所述的三维扇出型指纹识别芯片的封装方法，其特征在于：所述指纹采集芯片与所述金属布线层之间具有间隙，所述间隙中形成有保护层，所述保护层完全填充所述间隙。
12.根据权利要求7所述的三维扇出型指纹识别芯片的封装方法，其特征在于：形成所述第一封装层及第二封装层的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第一封装层及第二封装层的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
13.根据权利要求7所述的三维扇出型指纹识别芯片的封装方法，其特征在于：步骤8)采用第二封装层封装所述指纹采集芯片后，所述指纹采集芯片显露于所述第二封装层的顶面。
14.根据权利要求7所述的三维扇出型指纹识别芯片的封装方法，其特征在于：步骤5)采用焊线工艺于所述连接布线层的第一面上形成金属连接柱，所述金属连接柱的材质包括金、银及铜中的一种。
CN201910571500.3A 2019-06-28 2019-06-28 三维扇出型指纹识别芯片的封装结构及封装方法 Pending CN112151395A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910571500.3A CN112151395A (zh) 2019-06-28 2019-06-28 三维扇出型指纹识别芯片的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910571500.3A CN112151395A (zh) 2019-06-28 2019-06-28 三维扇出型指纹识别芯片的封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN112151395A true CN112151395A (zh) 2020-12-29

Family

ID=73869034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910571500.3A Pending CN112151395A (zh) 2019-06-28 2019-06-28 三维扇出型指纹识别芯片的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN112151395A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223973A (zh) * 2022-09-20 2022-10-21 盛合晶微半导体(江阴)有限公司 一种扇出型芯片封装结构及封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223973A (zh) * 2022-09-20 2022-10-21 盛合晶微半导体(江阴)有限公司 一种扇出型芯片封装结构及封装方法

Similar Documents

Publication Publication Date Title
CN110277356B (zh) 天线馈电线的封装结构及封装方法
CN111370385A (zh) 扇出型系统级封装结构及其制作方法
CN111370387A (zh) 扇出型系统级封装结构及其制作方法
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
CN110957284A (zh) 芯片的三维封装结构及其封装方法
CN112713097A (zh) 天线封装结构及封装方法
CN212084995U (zh) 晶圆级封装结构
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN114188226A (zh) 扇出型封装结构及封装方法
CN112151395A (zh) 三维扇出型指纹识别芯片的封装结构及封装方法
CN112151394A (zh) 三维扇出型指纹识别芯片的封装结构及封装方法
CN209843707U (zh) 扇出型指纹识别芯片的封装结构
CN107170721B (zh) 指纹识别芯片的封装结构及封装方法
CN211480019U (zh) 扇出型系统级封装结构
CN115274553A (zh) 晶圆级芯片封装方法及芯片封装结构
CN209880546U (zh) 三维扇出型指纹识别芯片的封装结构
CN212303700U (zh) Led芯片系统级封装结构
CN115101424A (zh) 一种有机中介层封装结构及制作方法
CN112382575B (zh) 一种用于5g设备的半导体存储封装及其制备方法
CN209880545U (zh) 三维扇出型指纹识别芯片的封装结构
CN210692485U (zh) 天线封装结构
CN209880614U (zh) 扇出型指纹识别芯片的封装结构
CN209880615U (zh) 扇出型指纹识别芯片的封装结构
CN114188227A (zh) 扇出型封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information