CN115223973A - 一种扇出型芯片封装结构及封装方法 - Google Patents
一种扇出型芯片封装结构及封装方法 Download PDFInfo
- Publication number
- CN115223973A CN115223973A CN202211140860.6A CN202211140860A CN115223973A CN 115223973 A CN115223973 A CN 115223973A CN 202211140860 A CN202211140860 A CN 202211140860A CN 115223973 A CN115223973 A CN 115223973A
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- packaging
- metal
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims description 121
- 239000002184 metal Substances 0.000 claims description 121
- 238000005538 encapsulation Methods 0.000 claims description 22
- 238000000926 separation method Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000011161 development Methods 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 239000004593 Epoxy Substances 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 3
- 238000000748 compression moulding Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 238000007731 hot pressing Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229920000307 polymer substrate Polymers 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 238000001721 transfer moulding Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 1
- 238000003466 welding Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000499 gel Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02373—Layout of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请提供了一种扇出型芯片封装结构及封装方法，该芯片封装结构包括第一芯片、封装层、第一重布线层、第二芯片和第二重布线层。通过将第一重布线层和第二重布线层相互电连接的方式，将包覆在封装层和第二重布线层内的第一芯片与第一重布线层上的第二芯片电连接，实现第一芯片和第二芯片的电性引出和控制。本申请还提供了一种适用于上述扇出型芯片封装结构的封装方法，代替了传统电子元器件所需要的电路基板和焊线，大大缩小芯片封装结构的封装尺寸和封装高度。
Description
技术领域
本发明涉及半导体封装相关技术领域，尤其涉及一种扇出型芯片封装结构及封装方法。
背景技术
随着电子信息技术的飞速发展，以及人们消费水平的不断提升，单个电子设备的功能日益多元化，尺寸日益小型化，使得在电子设备的内部结构中，芯片及功能元器件的密度不断增加，而关键尺寸却在不断减小，这给半导体封装行业带来极大的挑战。
在传统的传感器芯片的封装方式中，IC控制芯片通过焊线向基板引入电性能，传感器芯片位于IC控制芯片的上方，并通过与IC控制芯片倒装连接，实现由基板到IC控制芯片和传感器芯片的电连接，进而实现传感器芯片的电路控制。然而，由于传统封装方式使用了焊线工艺和基板，焊线工艺和基板会使芯片在完成封装后的尺寸较大，厚度较厚，不利于芯片封装关键尺寸的减小。
因此，如何提供一种扇出型芯片封装结构及封装方法，能够进一步缩小传感器芯片的封装尺寸和封装厚度，成为本领域亟需解决的问题。
发明内容
本发明的目的是提供一种扇出型芯片封装结构及封装方法，其通过利用第一重布线层和第二重布线层代替传统电子元器件所需要的电路基板和焊线的方式，进而大大缩小了芯片封装结构的封装尺寸和封装高度。
第一方面，本发明提供一种扇出型芯片封装结构，其包括：
第一芯片，包括第一面和第二面，第一面上设有电极；
封装层，包覆所述第一芯片的第二面和侧面；
第一重布线层，包括第一介质层、第一金属布线及与第一金属布线电连接的金属柱，所述第一重布线层包括第一面和相对的第二面，所述封装层结合于所述第一重布线层的第一面；
第二芯片，结合于所述第一重布线层的第二面，并与所述第一重布线层的金属柱电连接；
第二重布线层，形成于所述第一芯片的第一面，包括交替层叠的第二介质层和第二金属布线，所述第二重布线层的第二金属布线与第一重布线层的第一金属布线电连接，实现所述第一芯片与第二芯片的电性引出和控制。
可选地，所述封装层的材料包括硅胶、聚酰亚胺和环氧树脂的一种。
可选地，所述封装层还包括靠近所述第一芯片的贯穿孔，所述第一金属布线覆盖所述贯穿孔内壁并延伸至所述第二重布线层表面并与所述第二金属布线电连接。
可选地，所述第一介质层覆盖所述第一金属布线并填充所述贯穿孔，所述金属柱贯穿所述第一介质层，与所述第一金属布线电连接。
可选地，所述第一金属布线与第二金属布线的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合，所述金属柱的材料包括金、银、铝、铜中的一种。
可选地，该封装结构还包括互连结构，所述互连结构形成于所述第二重布线层远离第一芯片的一面，包括UBM层和连接端子，所述UBM层与第二金属布线电连接，所述连接端子形成于所述UBM层上，用于将所述第二重布线层电性的引出。
第二方面，本发明还提供一种扇出型芯片封装结构的封装方法，其包括：
1)，提供支撑衬底，并于所述支撑衬底上形成分离层；
2)，提供第一芯片，包括第二面和镀有电极的第一面，将所述第一芯片的第一面固定于所述分离层上；
3)，于所述第一芯片的第二面及其周围的侧面形成封装层，所述封装层包裹所述第一芯片并与所述分离层接触；
4)，在所述第一芯片周围的封装层上形成贯穿孔，显露所述分离层的表面；
5)，于所述封装层上形成第一重布线层，包括依次形成的第一金属布线、第一介质层及金属柱，所述金属柱贯穿所述第一介质层并与所述第一金属布线电连接；
6)，将所述支撑衬底从封装后的第一芯片处剥离，暴露所述封装层、贯穿孔位置的第一金属布线、以及第一芯片的第一面；
7)，于所述第一芯片第一面的一侧形成第二重布线层，包括图案化的第二介质层和第二金属布线，所述第二介质层和第二金属布线交替层叠，所述第二金属布线在贯穿孔位置与所述第一金属布线电连接；
8)，提供第二芯片，将所述第二芯片固定于所述第一重布线层远离所述封装层的一面，并将所述第二芯片的电极与所述金属柱电连接。
可选地，所述封装层封装所述第一芯片的方法包括压缩成型、传递模塑成型、液封成型、真空层压机旋涂中的一种。
可选地，所述支撑衬底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。
可选地，所述分离层包括光热转换层。
可选地，所述步骤5)包括：
5-1)，电镀形成第一金属布线，包括形成于所述封装层表面、贯穿孔侧壁及底部分离层露出位置；
5-2)，将带有离型膜的介质干膜置于封装层远离所述第一芯片第二面一侧的表面；
5-3)，利用真空热压合技术，将所述介质干膜贴合在封装层及第一金属布线的表面，并注入于贯穿孔中，剥离离型膜形成第一介质层；
5-4)，利用曝光和显影，于所述第一介质层远离所述封装层一面的预设位置形成显露所述第一金属布线的凹槽，并于凹槽内填充金属材料形成金属柱。
可选地，所述步骤7)包括：
7-1)，于所述第一芯片第一面的一侧形成第二重布线层；
7-2)，于所述第二重布线层上沉积UBM层以与所述第二金属布线电连接。
可选地，所述步骤8)包括：
8-1)，提供第二芯片，将所述第二芯片固定于所述第一重布线层远离所述封装层的一面，并将所述第二芯片的电极与所述金属柱电连接；
8-2)，于所述第二芯片与第一重布线层之间填充底填胶。
可选地，所述步骤8)后还包括步骤9)，于所述UBM层上形成连接端子。
与现有技术相比，本发明的有益效果如下：
本发明提供了一种扇出型芯片封装结构及封装方法，该芯片封装结构包括第一芯片、封装层、第一重布线层、第二芯片和第二重布线层。通过将第一重布线层和第二重布线层相互电连接的方式，将包覆在封装层内和第二重布线层内的第一芯片与第一重布线层上的第二芯片电连接，实现第一芯片和第二芯片的电性引出和控制。利用第一重布线层和第二重布线层代替了传统电子元器件所需要的电路基板和焊线，进而大大缩小了芯片封装结构的封装尺寸和封装高度。
附图说明
为了更清楚地说明本发明的技术方案，下面将对发明中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为根据现有技术示出的一种封装结构示意图。
图2为根据本发明实施例示出的一种扇出型芯片封装结构示意图。
图3为根据本发明实施例示出的一种支撑衬底结构示意图。
图4为根据本发明实施例示出的一种在支撑衬底上形成分离层的结构示意图。
图5为根据本发明实施例示出的一种在分离层上固定IC控制芯片的结构示意图。
图6为根据本发明实施例示出的一种在IC控制芯片上形成封装层的结构示意图。
图7为根据本发明实施例示出的一种在封装层上形成贯穿孔的结构示意图。
图8为根据本发明实施例示出的一种在封装层表面形成第一金属布线的结构示意图。
图9为根据本发明实施例示出的一种在第一金属布线上形成第一介质层前的结构示意图。
图10为根据本发明实施例示出的一种在第一金属布线上形成第一介质层后的结构示意图。
图11为根据本发明实施例示出的一种在第一介质层上形成凹槽的结构示意图。
图12为根据本发明实施例示出的一种在第一介质层的凹槽内形成金属柱的结构示意图。
图13为根据本发明实施例示出的一种IC控制芯片与支撑衬底分离后的结构示意图。
图14为根据本发明实施例示出的一种在IC控制芯片分离后的一侧形成第二重布线层的结构示意图。
图15为根据本发明实施例示出的一种在第二重布线层上形成UBM层的结构示意图。
图16为根据本发明实施例示出的在第一重布线层上固定传感器芯片的结构示意图。
图示说明：
101支撑衬底；102分离层；200 IC控制芯片；300 封装层；301贯穿孔；400第一重布线层；401第一金属布线；402第一介质层；403离型膜；404金属柱；500第二重布线层；501第二介质层；502第二金属布线；600互连结构；601 UBM层；602连接端子；700传感器芯片；800基板；900焊线。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或营业，本发明中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。此外，术语“第一”和“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
现有技术中的传感器芯片的封装结构示意图如图1所述，IC控制芯片200通过结合胶固定在基板800的一侧，并通过焊线900向基板800引入电性能，而传感器芯片700则位于IC控制芯片200的上方，并与IC控制芯片200倒装连接，实现由基板800到IC控制芯片200和传感器芯片700的电连接，进而实现传感器芯片700的电路控制。然而，该封装结构的缺点也相对明显，由于结合了焊线900工艺和基板800，使芯片在完成封装后具有较大的尺寸和较大的厚度，不利于芯片封装关键尺寸的减小。
本发明基于上述分析，提供一种扇出型芯片封装结构及封装方法，以更好的控制传感器芯片700与IC控制芯片200的封装尺寸和封装厚度。
根据本发明的一个方面，提供了一种扇出型芯片封装结构。参见图2，包括：第一芯片、封装层300、第一重布线层400、第二芯片及第二重布线层500。
第一芯片包括第一面和第二面，第一面上设有电极；封装层300包覆第一芯片的第二面和侧面；第一重布线层400包括第一金属布线401、第一介质层402以及与第一金属布线401电连接的金属柱404，第一重布线层400包括第一面和相对的第二面，封装层300结合于第一重布线层400的第一面，第二芯片结合于第一重布线层400的第二面，并与第一重布线层400的金属柱404电连接；第二重布线层500形成于第一芯片的第一面，包括交替层叠的第二介质层501和第二金属布线502，第二重布线层500的第二金属布线502与第一重布线层400的第一金属布线401电连接，实现第一芯片与第二芯片的电性引出和控制。
本实施例所提供的扇出型芯片封装结构，采用扇出型的方式，通过第一重布线层400和第二重布线层500相互电连接的方式，实现第一芯片和第二芯片的电性引出和控制。省去了传统电子元器件所需要的电路基板800和焊线900，可以实现高密度和高集成度的线宽和线距控制，进而大大缩小封装结构的封装尺寸和封装高度。
需要说明的是，本实施例中的第一芯片包括IC控制芯片200，第二芯片包括传感器芯片700，对于第一芯片和第二芯片的具体类型可根据芯片及功能进行灵活设置，在此不做限制。
可选地，封装层300的材料包括硅胶、聚酰亚胺和环氧树脂中的一种。
进一步地，封装层300的上表面为经过研磨和抛光的平整表面，以提高后续形成第一重布线层400的质量以及封装体的质量。
可选地，封装层300还包括靠近IC控制芯片200的贯穿孔301，第一重布线层400填充贯穿孔301内壁，第一金属布线401覆盖贯穿孔301的内壁并延伸至第二重布线层500的表面，与第二金属布线502直接接触，以使第一重布线层400的第一金属布线401与第二重布线层500的第二金属布线502电连接。第一介质层402覆盖第一金属布线401并填充贯穿孔301，金属柱403贯穿第一介质层402，与第一金属布线401电连接，进而使金属柱403能够与第二金属布线502之间形成电连接关系。
进一步地，第一金属布线401、第二金属布线502的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合，金属柱404的材料包括金、银、铝、铜中的至少一种。需要说明的是，对于金属布线材料、层数、形状及位置可以根据实际需要进行调整设置，在此不做限制。金属柱404则需要形成在预设的位置上，以与后续贴装的传感器芯片700电连接。
可选地，该封装结构还包括互连结构600，互连结构600形成于第二重布线层500远离IC控制芯片200的一面，包括上凸块金属UBM层601和连接端子602。UBM层601与第二重布线层500的第二金属布线502电连接，连接端子602形成于UBM层601上，用于将第二重布线层500电性的引出。
进一步地，UBM层601可以是具有V型开口的薄层金属铜，连接端子602可以是包括金属材料的焊球，金属材料包括锡基合金或锡单质。
具体地，半导体封装结构中包括的连接端子602、UBM层601、与贯穿孔301位置对应的第二金属布线502及第一金属布线401可以在竖直方向上彼此交叠，进而可以在传感器芯片700电极和连接端子602之间具有较短的电连接路径。
另一方面，本发明还提供一种扇出型芯片封装结构的封装方法。参见图2~图16，具体包括如下步骤：
步骤1)，参见图3和图4，提供支撑衬底101，并于支撑衬底101上形成分离层102。其中，支撑衬底101包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底、以及陶瓷衬底中的一种，分离层102包括光热转换层。光热转换层具有性质稳定、表面光滑的特点，在后续剥离工艺中易于被分离，因而选择将光热转换层通过旋涂工艺形成于支撑衬底101上后固化成型。
步骤2)，参见图5，提供IC控制芯片200，IC控制芯片200包括第二面和镀有电极的第一面，将IC控制芯片200的第一面固定于分离层102上。电极可以是金电极、银电极或者铜电极，镀有电极的第一面与分离层102接触固定，相对的第二面背向远离分离层102。
步骤3)，参见图6，于IC控制芯片200的第二面及其周围的侧面上形成封装层300，封装层300包裹IC控制芯片200并与分离层102接触。封装层300的材料包括硅胶、聚酰亚胺和环氧树脂中的一种，封装层300封装IC控制芯片200的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种。
步骤4)，参见图7，利用激光打孔工艺，在IC控制芯片200周围的封装层300上形成贯穿孔301，贯穿孔301显露出分离层102的表面。
步骤5)，参见图8~图12，于封装层300上形成第一重布线层400，包括依次形成的第一金属布线401、第一介质层402及金属柱404，金属柱404贯穿第一介质层402并与第一金属布线401电连接。
作为示例，首先，参见图8，通过电镀工艺于封装层300表面、贯穿孔301侧壁及底部分离层102露出位置形成第一金属布线401；其次，结合图9~图10，将带有离型膜403的介质干膜（例如PI干膜）置于封装层300远离IC控制芯片200第二面一侧的表面，并利用真空热压合法，将介质干膜贴合在封装层300表面，并注入于贯穿孔301中，随后剥离离型膜403，形成第一介质层402；最后，参见图11~图12，通过曝光和显影技术，于第一介质层402远离第一金属布线401一侧表面的预设位置形成显露第一金属布线401的凹槽，再采用曝光、显影、电镀、刻蚀的工艺，于凹槽内填充金属材料形成金属柱404。
步骤6)，参见图13，基于分离层102将支撑衬底101从封装后的IC控制芯片200处剥离，暴露封装层300、贯穿孔301位置的第一金属布线401、以及IC控制芯片200的第一面。
步骤7)，参见图14，于IC控制芯片200第一面的一侧形成第二重布线层500，包括图案化的第二介质层501和第二金属布线502，第二介质层501和第二金属布线502交替层叠，第二金属布线502在贯穿孔301位置与第一金属布线401电连接。
作为示例，形成第二重布线层500包括以下步骤：首先采用化学气相沉积工艺或物理气相沉积工艺形成PI介质层，并对PI介质层进行刻蚀图形化；然后采用化学气相沉积工艺、物理气相沉积工艺、溅射工艺、电镀工艺或化学镀工艺于图形化的PI介质层表面形成金属布线，并对金属布线进行刻蚀形成图形化的第二金属布线502。这里需要说明的是，第二介质层501及第二金属布线502的材料、层数及分布形貌，可根据不同芯片的具体情况进行设置，在此不作限制。
进一步地，参见图15，还包括于第二重布线层500上沉积形成UBM层601，以为后续步骤中植球工艺形成连接端子602提供载体。其中，UBM层601与第二金属布线502形成电连接。
步骤8)，参见图16，再次翻转IC控制芯片200的封装体，并提供第二芯片，将传感器芯片700固定于第一重布线层400远离封装层300的一面，并将传感器芯片700的电极与金属柱404电连接，其中，金属柱404的形成位置与传感器芯片700的电极位置相对应。
此外，在实现在传感器芯片700与金属柱404电连接之后，还包括在传感器芯片700与第一重布线层400之间填充底填胶的步骤，通过底填胶可以缓解传感器芯片700基材与第一重布线层400之间由于热膨胀系数不匹配倒置的热应力问题。
步骤9)，参见图2，于UBM层601上形成连接端子602，得到如图2所述的封装结构。UBM层601和连接端子602组成互连结构600，其与第二金属布线502电连接，用于第二重布线层500电性的引出。连接端子602可以是包括金属材料的焊球，金属材料包括锡基合金或锡单质。
本发明提供了一种扇出型芯片封装结构及封装方法，包括第一芯片、封装层、第一重布线层、第二芯片和第二重布线层。通过将第一重布线层和第二重布线层相互电连接的方式，将包覆在封装层内和第二重布线层内的第一芯片与第一重布线层上的第二芯片电连接，实现第一芯片和第二芯片的电性引出和控制。利用第一重布线层和第二重布线层代替了传统电子元器件所需要的电路基板和焊线，进而大大缩小了芯片封装结构的封装尺寸和封装高度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (13)
1.一种扇出型芯片封装结构，其特征在于，包括：
第一芯片，包括第一面和第二面，第一面上设有电极；
封装层，包覆所述第一芯片的第二面和侧面；
第一重布线层，包括第一介质层、第一金属布线及与第一金属布线电连接的金属柱，所述第一重布线层包括第一面和相对的第二面，所述封装层结合于所述第一重布线层的第一面；
第二芯片，结合于所述第一重布线层的第二面，并与所述第一重布线层的金属柱电连接；
第二重布线层，形成于所述第一芯片的第一面，包括交替层叠的第二介质层和第二金属布线，所述第二重布线层的第二金属布线与第一重布线层的第一金属布线电连接，实现所述第一芯片与第二芯片的电性引出和控制；
互连结构，形成于所述第二重布线层远离第一芯片的一面，包括UBM层和连接端子，所述UBM层与第二金属布线电连接，所述连接端子形成于所述UBM层上，用于所述第二重布线层电性的引出。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述封装层的材料包括硅胶、聚酰亚胺和环氧树脂的一种。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述封装层还包括靠近所述第一芯片的贯穿孔，所述第一金属布线覆盖所述贯穿孔内壁并延伸至所述第二重布线层表面与所述第二金属布线电连接。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述第一介质层覆盖所述第一金属布线并填充所述贯穿孔，所述金属柱贯穿所述第一介质层，与所述第一金属布线电连接。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述第一金属布线与第二金属布线的材料包括由铜、铝、镍、金、银及钛中的一种或两种以上组合，所述金属柱的材料包括金、银、铝、铜中的一种。
6.一种扇出型芯片封装方法，其特征在于，包括：
1)，提供支撑衬底，并于所述支撑衬底上形成分离层；
2)，提供第一芯片，包括第二面和镀有电极的第一面，将所述第一芯片的第一面固定于所述分离层上；
3)，于所述第一芯片的第二面及其周围的侧面形成封装层，所述封装层包裹所述第一芯片并与所述分离层接触；
4)，在所述第一芯片周围的封装层上形成贯穿孔，并显露所述分离层的表面；
5)，于所述封装层上形成第一重布线层，包括依次形成的第一金属布线、第一介质层及金属柱，所述金属柱贯穿所述第一介质层并与所述第一金属布线电连接；
6)，将所述支撑衬底从封装后的第一芯片处剥离，暴露所述封装层、贯穿孔位置的第一金属布线、以及第一芯片的第一面；
7)，于所述第一芯片第一面的一侧形成第二重布线层，包括图案化的第二介质层和第二金属布线，所述第二介质层和第二金属布线交替层叠，所述第二金属布线在贯穿孔位置与所述第一金属布线电连接；
8)，提供第二芯片，将所述第二芯片固定于所述第一重布线层远离所述封装层的一面，并将所述第二芯片的电极与所述金属柱电连接。
7.根据权利要求6所述的芯片封装方法，其特征在于，所述封装层封装所述第一芯片的方法包括压缩成型、传递模塑成型、液封成型、真空层压机旋涂中的一种。
8.根据权利要求6所述的芯片封装方法，其特征在于，所述支撑衬底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。
9.根据权利要求6所述的芯片封装方法，其特征在于，所述分离层包括光热转换层。
10.根据权利要求6所述的芯片封装方法，其特征在于，所述步骤5)包括：
5-1)，电镀形成第一金属布线，包括形成于所述封装层表面、贯穿孔侧壁及底部分离层露出位置；
5-2)，将带有离型膜的介质干膜置于封装层远离所述第一芯片第二面一侧的表面；
5-3)，利用真空热压合技术，将所述介质干膜贴合在封装层及第一金属布线的表面，并注入于贯穿孔中，剥离离型膜形成第一介质层；
5-4)，利用曝光和显影技术，于所述第一介质层远离所述封装层一面的预设位置形成显露所述第一金属布线的凹槽，并于凹槽内填充金属材料形成金属柱。
11.根据权利要求6所述的芯片封装方法，其特征在于，所述步骤7)包括：
7-1)，于所述第一芯片第一面的一侧形成第二重布线层；
7-2)，于所述第二重布线层上沉积UBM层以与所述第二金属布线电连接。
12.根据权利要求6所述的芯片封装方法，其特征在于，所述步骤8)包括：
8-1)，提供第二芯片，将所述第二芯片固定于所述第一重布线层远离所述封装层的一面，并将所述第二芯片的电极与所述金属柱电连接；
8-2)，于所述第二芯片与第一重布线层之间填充底填胶。
13.根据权利要求11所述的芯片封装方法，其特征在于，所述步骤8)后还包括步骤9)，于所述UBM层上形成连接端子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211140860.6A CN115223973A (zh) | 2022-09-20 | 2022-09-20 | 一种扇出型芯片封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211140860.6A CN115223973A (zh) | 2022-09-20 | 2022-09-20 | 一种扇出型芯片封装结构及封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115223973A true CN115223973A (zh) | 2022-10-21 |
Family
ID=83617304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211140860.6A Pending CN115223973A (zh) | 2022-09-20 | 2022-09-20 | 一种扇出型芯片封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115223973A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107221521A (zh) * | 2016-03-21 | 2017-09-29 | 台湾积体电路制造股份有限公司 | 半导体封装 |
| US20180301350A1 (en) * | 2017-04-13 | 2018-10-18 | Invensas Corporation | Fan-Out Wafer Level Package with Resist Vias |
| CN112151395A (zh) * | 2019-06-28 | 2020-12-29 | 中芯长电半导体（江阴）有限公司 | 三维扇出型指纹识别芯片的封装结构及封装方法 |
-
2022
- 2022-09-20 CN CN202211140860.6A patent/CN115223973A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107221521A (zh) * | 2016-03-21 | 2017-09-29 | 台湾积体电路制造股份有限公司 | 半导体封装 |
| US20180301350A1 (en) * | 2017-04-13 | 2018-10-18 | Invensas Corporation | Fan-Out Wafer Level Package with Resist Vias |
| CN112151395A (zh) * | 2019-06-28 | 2020-12-29 | 中芯长电半导体（江阴）有限公司 | 三维扇出型指纹识别芯片的封装结构及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102691710B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US8344492B2 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
| US6586822B1 (en) | Integrated core microelectronic package | |
| US7242081B1 (en) | Stacked package structure | |
| US8859912B2 (en) | Coreless package substrate and fabrication method thereof | |
| US20070111398A1 (en) | Micro-electronic package structure and method for fabricating the same | |
| US8367473B2 (en) | Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof | |
| CN107393894A (zh) | 整合扇出型封装 | |
| TWI740219B (zh) | 載板及其製作方法 | |
| US7884453B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20110002074A (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
| TW201631701A (zh) | 以聚合物部件爲主的互連體 | |
| US20230187409A1 (en) | Multi-chip package and manufacturing method thereof | |
| US20080029872A1 (en) | Plate structure having chip embedded therein and the manufacturing method of the same | |
| CN118553720A (zh) | 半导体封装体 | |
| CN107403785B (zh) | 电子封装件及其制法 | |
| CN114093772A (zh) | 一种扇出型封装结构及封装方法 | |
| KR100843705B1 (ko) | 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법 | |
| US20060068332A1 (en) | Method for fabricating carrier structure integrated with semiconductor element | |
| CN114628340A (zh) | 电子封装件及其制法 | |
| CN115223973A (zh) | 一种扇出型芯片封装结构及封装方法 | |
| CN114446918A (zh) | Mcm封装结构及其制作方法 | |
| TW202137342A (zh) | 晶片嵌入式基板結構與晶片封裝結構及其製造方法 | |
| CN111341681A (zh) | 一种低厚度3d堆叠封装结构及其制备方法 | |
| US12014934B2 (en) | Semiconductor substrate structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221021 |