CN114093772A - 一种扇出型封装结构及封装方法 - Google Patents

一种扇出型封装结构及封装方法 Download PDF

Info

Publication number
CN114093772A
CN114093772A CN202111353781.9A CN202111353781A CN114093772A CN 114093772 A CN114093772 A CN 114093772A CN 202111353781 A CN202111353781 A CN 202111353781A CN 114093772 A CN114093772 A CN 114093772A
Authority
CN
China
Prior art keywords
layer
adhesive layer
packaging
electronic component
bearing substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111353781.9A
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202111353781.9A priority Critical patent/CN114093772A/zh
Publication of CN114093772A publication Critical patent/CN114093772A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种扇出型封装结构及封装方法，该封装结构包括第一重新布线层、第一底部填充胶层、电子组件、第一封装胶层、散热层、第二重新布线层、第二底部填充胶层及第二封装胶层，其中，电子组件包括至少一芯片或电子元件；第一封装胶层包裹第一底部填充胶层及电子组件的侧面，第二封装胶层包裹第一封装胶层、第二底部填充胶层及第一重新布线层的侧面。本发明的封装方法通过第一重新布线层及第一封装胶层将电子组件进行初步封装，并利用第二重新布线层代替传统的基板，通过第二重新布线层与第二封装胶层将初步封装的电子组件进行再次封装，提升了制程，缩短了制程时间，此外，本发明可实现器件的高密度集成，且可以同时封装多种电子元件及芯片。

Description

一种扇出型封装结构及封装方法
技术领域
本发明属于集成电路制造领域，涉及一种扇出型封装结构及封装方法。
背景技术
电路板(Printed Circuit Board，简称PCB，也称作线路板)通常用于电子元器件的支撑体，也是电子元器件电连接的载体。基板作为电路板的基本材料，在电路板中批量应用的多为1～12层，如果嵌于电路板上的芯片I/O越多，则电路板上的基板层数就越多，相应的价格就越高，且基板制程也有一定极限，目前普通基板中线宽线距通常为50μm，最小只能达到20μm，随着芯片的功能及集成度的提高，基板将无法满足芯片的需求。
目前，为了解决基板制程限制的问题，2.5D和FO扇出型晶圆级先进封装技术被应用，但是这类封装技术的造价高，增加了成本，且相对于基板的制作来说制作时间较长。
因此，急需开发一种高精度和高密度制程、造价低廉、制作时间短的结构。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型封装结构及封装方法，用于解决现有技术中先进封装技术造价高，基板制程无法满足芯片的需求的问题。
为实现上述目的及其他相关目的，本发明提供一种封装方法，包括以下步骤：
提供一第一承载基板，所述第一承载基板包括相对设置的第一表面与第二表面，于所述第一承载基板的第一表面形成一第一粘附层，于所述第一粘附层背离所述第一承载基板的一面形成第一重新布线层，所述第一重新布线层包括至少一层介质层及至少一层导电互连层；
提供一电子组件，所述电子组件包括至少一芯片或电子元件，将所述电子组件与所述第一重新布线层电连接，并于所述电子组件与所述重新布线层之间形成第一底部填充胶层，形成覆盖所述电子组件的第一封装胶层于所述第一重新布线层背离所述第一承载基板的一面，去除所述第一承载基板及所述第一粘附层；
形成第一导电凸块于所述第一重新布线层的背离所述电子组件的一面；
提供一第二承载基板，所述第二承载基板包括相对设置的第一表面与第二表面，于所述第二承载基板的第一表面形成一第二粘附层，于所述第二粘附层背离所述第二承载基板的一面形成第二重新布线层，所述第二重新布线层至少一层介质层及至少一层导电互连层，并于所述第二重新布线层的背离所述第二承载基板的一面形成第一焊盘；
将所述第一导电凸块与所述第一焊盘电连接，并于所述第一重新布线层与所述第二重新布线层之间形成第二填充胶层；
形成覆盖所述电子组件及所述第一封装胶层的第二封装胶层，并去除所述第二承载基板及所述第二粘附层；
形成凸块下金属层于所述第二重新布线层的背离所述第一重新布线层的一面，并形成与所述凸块下金属层电连接的第二导电凸块；
形成散热层于所述电子组件、所述第一封装胶层及所述第二封装胶层的背离所述第二重新布线层的一面。
可选地，在将所述电子组件与所述第一重新布线层电连接之前，形成第三导电凸块于所述第一重新布线层背离所述第一承载基板的一面。
可选地，所述电子组件面向所述第一重新布线层的一面设有电极及与电极电连接的第二焊盘，采用倒装焊的方法将所述第二焊盘与所述第三导电凸块电连接。
可选地，于形成覆盖所述电子组件的所述第一封装胶层之后，减薄所述第一封装胶层以显露出所述电子组件背离所述第一承载基板的一面。
可选地，于减薄所述第一封装胶层之后，形成所述第一导电凸块于所述第一重新布线层的背离所述电子组件的一面之前，还包括以下步骤：
提供一第三承载基板，并于所述第三承载基板的一面形成第三粘附层；
将所述电子组件及所述第一封装胶层背离所述第一重新布线层的一面通过所述第三粘附层键合于所述第三承载基板上。
可选地，将所述第一导电凸块与所述第一焊盘电连接之前，还包括以下步骤：去除所述第三承载基板及所述第三粘附层。
可选地，在形成覆盖所述电子组件及所述第一封装胶层的第二封装胶层之后，去除所述第二承载基板及所述第二粘附层之前，还包括以下步骤：减薄所述第二封装胶层以显露出所述电子组件背离所述第二承载基板的一面。
本发明还提供了一种扇出型封装结构，包括：
第一重新布线层，包括至少一层介质层及至少一层导电互连层，所述第一重新布线层的一面设置有第一导电凸块；
电子组件，位于所述第一底部填充胶层背离所述第一重新布线层的一面，且所述电子组件包括至少一芯片或电子元件，所述电子组件与所述第一重新布线层电连接；
第一底部填充胶层，位于所述第一重新布线层与所述电子组件之间；
第一封装胶层包裹所述第一底部填充胶层及所述电子组件的侧面；
散热层，位于所述电子组件、所述第一封装胶层及所述第二封装胶层背离所述第一重新布线层的一面；
第二重新布线层，位于所述第一重新布线层背离所述电子组件的一面，且所述第二重新布线层面向所述第一重新布线层的一面设有第一焊盘，所述第二重新布线层背离所述第一重新布线层的一面设有凸块下金属层，所述凸块下金属层上还设有与所述凸块下金属层电连接的第二导电凸块，所述第一导电凸块与所述第一焊盘电连接；
第二底部填充胶层，位于所述第一重新布线层与所述第二重新布线层之间；
第二封装胶层，包裹所述第一封装胶层、所述第二底部填充胶层及所述第一重新布线层的侧面。
可选地，所述第一重新布线层与所述电子组件相对的一面还设有第三导电凸块，所述第一重新布线层通过所述第三导电凸块与所述电子组件电连接。
可选地，所述第二重新布线层的厚度不大于0.2mm。
如上所述，本发明的扇出型封装结构及封装方法通过所述第一重新布线层及所述第一封装胶层将所述电子组件进行初步封装，并利用所述第二重新布线层代替传统的基板，通过所述第二重新布线层与所述第二封装胶层将初步封装的所述电子组件进行再次封装，提升了制程，缩短了制程时间，此外，所述电子组件包括至少一芯片或电子元件，实现了器件的高密度集成，可以同时封装多种电子元件及芯片，同时可以缩小封装体积尺寸，具有高度产业利用价值。
附图说明
图1显示为本发明的封装方法的流程图。
图2显示为本发明的封装方法中提供的第一承载基板的剖面结构示意图。
图3显示为本发明的封装方法形成第一粘附层于第一承载基板表面后所呈现的剖面结构示意图。
图4显示为本发明的封装方法形成第一重新布线层及第三导电凸块后所呈现的剖面结构示意图。
图5显示为本发明的封装方法电连接电子组件及第一重新布线层后所呈现的剖面结构示意图。
图6显示为本发明的封装方法形成第一底部填充胶层后所呈现的剖面结构示意图。
图7显示为本发明的封装方法形成第一封装胶层后所呈现的剖面结构示意图。
图8显示为本发明的封装方法减薄第一封装胶层后所呈现的剖面结构示意图。
图9显示为本发明的封装方法中利用第三粘附层将第三承载基板键合至电子组件背离第一重新布线层一面后所呈现的剖面结构示意图。
图10显示为本发明的封装方法去除第一粘附层及第一承载基板后所呈现的剖面结构示意图。
图11显示为本发明的封装方法形成第一导电凸块后所呈现的剖面结构示意图。
图12显示为本发明的封装方法去除第三粘附层及第三承载基板后所呈现的剖面结构示意图。
图13显示为本发明的封装方法提供第二承载基板后所呈现的剖面结构示意图。
图14显示为本发明的封装方法形成第二粘附层后所呈现的剖面结构示意图。
图15显示为本发明的封装方法将初步封装结构电连接至第二重新布线层后所呈现的剖面结构示意图。
图16显示为本发明的封装方法形成第二底部填充胶层后所呈现的剖面结构示意图。
图17显示为本发明的封装方法形成第二封装胶层后所呈现的剖面结构示意图。
图18显示为本发明的封装方法减薄第二封装胶层后所呈现的剖面结构示意图。
图19显示为本发明的封装方法去除第二粘附层及第二承载基板后所呈现的剖面结构示意图。
图20显示为本发明的封装方法形成凸块下金属层后所呈现的剖面结构示意图。
图21显示为本发明的封装方法形成第二导电凸块后所呈现的剖面结构示意图。
图22显示为本发明的封装方法形成散热层后所呈现的剖面结构示意图。
元件标号说明
1 第一承载基板
101 第一承载基板的第一表面
102 第一承载基板的第一表面
11 第一粘附层
12 第一重新布线层
121 介质层
122 导电互连层
123 第一导电凸块
124 第三导电凸块
13 电子组件
131 第二焊盘
14 第一底部填充胶层
15 第一封装胶层
16 第三粘附层
17 第三承载基板
2 第二承载基板
201 第二承载基板的第一表面
202 第二承载基板的第二表面
21 第二粘附层
22 第二重新布线层
221 介质层
222 导电互连层
223 凸块下金属层
224 第二导电凸块
225 第一焊盘
23 第二底部填充胶层
24 第二封装胶层
25 散热层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图22。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的电子组件而非按照实际实施时的电子组件数目、形状及尺寸绘制，其实际实施时各电子组件的型态、数量及比例可为一种随意的改变，且其电子组件布局型态也可能更为复杂。
实施例一
本实施例提供一种封装方法，如图1所示，显示为所述封装方法的工艺流程图，包括以下步骤：
S1：提供一第一承载基板，所述第一承载基板包括相对设置的第一表面与第二表面，于所述第一承载基板的第一表面形成一第一粘附层，于所述第一粘附层背离所述第一承载基板的一面形成第一重新布线层，所述第一重新布线层至少一层介质层及至少一层导电互连层；
S2：提供一电子组件，所述电子组件包括至少一芯片或电子元件，将所述电子组件与所述第一重新布线层电连接，并于所述电子组件与所述重新布线层之间形成第一底部填充胶层，形成覆盖所述电子组件的第一封装胶层于所述第一重新布线层背离所述第一承载基板的一面，去除所述第一承载基板及所述第一粘附层；
S3：形成第一导电凸块于所述第一重新布线层的背离所述电子组件的一面；
S4：提供一第二承载基板，所述第二承载基板包括相对设置的第一表面与第二表面，于所述第二承载基板的第一表面形成一第二粘附层，于所述第二粘附层背离所述第二承载基板的一面形成第二重新布线层，所述第二重新布线层至少一层介质层及至少一层导电互连层，并于所述第二重新布线层的背离所述第二承载基板的一面形成第一焊盘；
S5：将所述第一导电凸块与所述第一焊盘电连接，并于所述第一重新布线层与所述第二重新布线层之间形成第二填充胶层；
S6：形成覆盖所述电子组件及所述第一封装胶层的第二封装胶层，并去除所述第二承载基板及所述第二粘附层；
S7：形成凸块下金属层于所述第二重新布线层的背离所述第一重新布线层的一面，并形成与所述凸块下金属层电连接的第二导电凸块；
S8：形成散热层于所述电子组件、所述第一封装胶层及所述第二封装胶层的背离所述第二重新布线层的一面。
首先请参阅图2至图4，执行所述步骤S1：提供一第一承载基板1，所述第一承载基板1包括相对设置的第一表面101与第二表面102，于所述第一承载基板的第一表面101形成一第一粘附层11，于所述第一粘附层11背离所述第一承载基板1的一面形成第一重新布线层12，所述第一重新布线层12包括至少一层介质层121及至少一层导电互连层122。
具体的，如图2所示，显示为所述第一承载基板1的剖面结构示意图，所述第一承载基板1的材质包括玻璃、陶瓷、金属板、有机聚合物及半导体中的一种，也可以是其他适合的材料。
具体的，如图3所示，显示为于所述第一承载基板的第一表面101形成所述第一粘附层11的剖面结构示意图，形成所述第一粘附层11的方法包括旋涂或者其他适合的方法。
具体的，所述第一粘附层11的材质包括热剥离胶、UV胶及激光解键合胶中的一种，也可以是其他适合的材料。
具体的，于形成所述第一重新布线层12之前还包括固化所述第一粘附层11的步骤，所述第一粘附层11可以采用紫外固化、热固化或者其他适合的工艺固化成型。本实施例中，选用激光解键合胶作为所述第一粘附层11的材料，采用旋涂的方法将激光解键合胶覆于所述第一承载基板的第一表面101以形成粘附层，并采用热固化工艺使其固化成型以形成所述第一粘附层11。
具体的，如图4所示，于所述第一粘附层11背离所述第一承载基板1的一面形成所述第一重新布线层12，且所述第一重新布线层12包括至少一层介质层121及至少一层导电互连层122。
具体的，所述介质层121的材质包括聚酰亚胺、硅胶及环氧树脂中的至少一种，也可以是其他适合的材料，形成所述介质层121的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，也可以是其他合适的方法。
具体的，所述导电互连层122的材质包括铜、铝、镍、金、银及钛中的一种，也可以是其他适合的导电材料，形成所述导电互连层122的方法包括化学气相沉积、物理气相沉积、溅射、电镀及化学镀中的一种，也可以是其他适合的方法。
再请参阅图5至图10，执行所述步骤S2：提供一电子组件13，所述电子组件13包括至少一芯片或电子元件，将所述电子组件13与所述第一重新布线层12电连接，并于所述电子组件13与所述重新布线层12之间形成第一底部填充胶层14，形成覆盖所述电子组件13的第一封装胶层15于所述第一重新布线层12背离所述第一承载基板1的一面，去除所述第一承载基板1及所述第一粘附层11。
作为示例，在将所述电子组件13与所述第一重新布线层12电连接之前，形成第三导电凸块124于所述第一重新布线层12背离所述第一承载基板1的一面。
具体的，所述第三导电凸块124与所述第一重新布线层12中的所述导电互连层122电连接(参见图4)。
具体的，所述第三导电凸块124的形状包括球状及柱状中的一种，也可以是其他适合的形状。
具体的，所述第三导电凸块124的材质包括铜、钛、金及锡中的一种，也可以是其他适合的导电材料，形成所述第三导电凸块124的方法包括焊接、焊球粘植或者其他适合的方法。
作为示例，如图5所示，所述电子组件13面向所述第一重新布线层12的一面设有电极(未图示)及与电极电连接的第二焊盘131，采用倒装焊或其他合适的方法将所述第二焊盘131与所述第三导电凸块124电连接。
具体的，如图6所示，在所述第二焊盘132与所述第三导电凸块124电连接后，于所述电子组件13及所述第一重新布线层12之间的间隙中形成所述第一底部填充胶层14，以防止封装的过程中所述第二焊盘131与所述第三导电凸块124的连接部分受到破坏。
具体的，所述第一底部填充胶层14的材料包括聚酰亚胺、硅胶及环氧树脂中的至少一种，也可以是其他适合的材料，形成所述第一底部填充胶层14的方法包括底部填充工艺或者其他适合的方法。
具体的，如图7所示，形成覆盖所述电子组件13的所述第一封装胶层15于所述电子组件13背离所述第一重新布线层12的一面，且当所述电子组件13中的芯片或者电子元件的数目不低于2个时，所述第一封装胶层15填充所述电子组件13之间的间隙，并包裹所述电子组件13、所述第一底部填充胶层14及所述第一重新布线层12的侧面。
具体的，所述第一封装胶层15的材质包括聚酰亚胺、硅胶及环氧树脂中的至少一种，也可以是其他适合的材料。
具体的，形成所述第一封装胶层15的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，也可以是其他合适的方法。
作为示例，如图8所示，于形成覆盖所述电子组件13的所述第一封装胶层15之后，减薄所述第一封装胶层15以显露出所述电子组件13背离所述第一承载基板1的一面。
具体的，减薄所述第一封装胶层15的方法包括化学机械研磨或者其他适合的方法。
作为示例，如图9所示，减薄所述第一封装胶层15之后，形成所述第一导电凸块123于所述第一重新布线层12的背离所述电子组件13的一面之前，还包括以下步骤：。
提供一第三承载基板17，并于所述第三承载基板17的一面形成第三粘附层16；
将所述电子组件13及所述第一封装胶层15背离所述第一重新布线层12的一面通过所述第三粘附层16键合于所述第三承载基板17上。
具体的，所述第三粘附层16的材质包括热剥离胶、UV胶及激光解键合胶中的一种，或者其他适合的材料，且形成所述第三粘附层16的方法包括旋涂或者其他适合的方法。
具体的，所述第三粘附层16可以采用紫外固化、热固化或者其他适合的工艺固化成型。
具体的，所述第三承载基板17的材质包括玻璃、陶瓷、金属板、有机聚合物及半导体中的一种，也可以是其他适合的材料。
具体的，如图10所示，将所述电子组件13及所述第一封装胶层15背离所述第一重新布线层12的一面通过所述第三粘附层16键合于所述第三承载基板17上后，去除所述第一承载基板1及所述第一粘附层11，并将所述第二承载基板17的背离所述电子组件13的一面朝下放置。
具体的，去除所述第一粘附层11以剥离所述第一承载基板1的方法包括激光剥离或者其他适合的方法。
再请参阅图11与图12，执行所述步骤S3：形成第一导电凸块123于所述第一重新布线层12的背离所述电子组件13的一面。
具体的，所述第一导电凸块123的形状包括球状及柱状中的一种，也可以是其他适合的形状。
具体的，所述第一导电凸块123的材质包括铜、钛、金及锡中的一种，也可以是其他适合的导电材料，形成所述第一导电凸块123的方法包括焊接、焊球粘植或者其他适合的方法。
作为示例，将所述第一导电凸块123与所述第一焊盘电连接之前(参见后图14)，还包括去除所述第三承载基板17及所述第三粘附层16以形成初步封装结构的步骤。
具体的，如图12所示，去除所述第三粘附层16以剥离所述第三承载基板17的方法包括激光剥离或者其他适合的方法。
再请参阅图13与图14，执行所述步骤S4：提供一第二承载基板2，所述第二承载基板2包括相对设置的第一表面201与第二表面202，于所述第二承载基板的第一表面201形成一第二粘附层21，于所述第二粘附层21背离所述第二承载基板2的一面形成第二重新布线层22，所述第二重新布线层22至少一层介质层221及至少一层导电互连层222，并于所述第二重新布线层22的背离所述第二承载基板2的一面形成第一焊盘225。
具体的，如图13所示，显示为所述第二承载基板2的剖面结构示意图。
具体的，如图14所示，形成所述第二粘附层21的方法旋涂或者其他适合的方法。
具体的，所述第二粘附层21的材质包括热剥离胶、UV胶及激光解键合胶中的一种，也可以是其他适合的材料，且所述第二粘附层21可以采用紫外固化、热固化或者其他适合的工艺固化成型。本实施例中，所述第二粘附层21的材质及形成方法与所述第一粘附层11的材质及形成方法相同。
具体的，固化所述第二粘附层21后，于所述第二粘附层21的背离所述第二承载基板2的一面形成所述第二重新布线层22。本实施例中，形成所述第二重新布线层22的方法与形成所述第一重新布线层12的方法相同，这里不再赘述。
具体的，形成所述第二重新布线层22制程可以缩小至1.5μm/1.5μm。
具体的，所述第一焊盘225的材质包括铜、钛、金及锡中的一种，也可以是其他适合的导电材料。
具体的，形成所述第一焊盘225的方法包括化学气相沉积、物理气相沉积、溅射、电镀及化学镀中的一种，也可以是其他适合的方法。
再请参阅图15与图16，执行所述步骤S5：将所述第一导电凸块123与所述第一焊盘225电连接，并于所述第一重新布线层12与所述第二重新布线层22之间形成第二底部填充胶层23。
具体的，如图15所示，采用倒装焊或者其他适合的方法将所述第一导电凸块123与所述第一焊盘225电连接。
具体的，如图16所示，采用底部填充工艺或者其他适合的方法形成所述第二底部填充胶层23。
具体的，所述第二底部填充胶层23的材质包括聚酰亚胺、硅胶及环氧树脂中的至少一种，也可以是其他适合的材料。
再请参阅图17至图19，执行所述步骤S6：形成覆盖所述电子组件13及所述第一封装胶层15的第二封装胶层24，并去除所述第二承载基板2及所述第二粘附层21。
具体的，如图17所示，所述第二封装胶层24还包裹所述第一封装胶层15及所述第二底部填充胶层23的侧面，所述第二封装胶层24的材质包括聚酰亚胺、硅胶及环氧树脂中的至少一种，也可以是其他适合的材料。
具体的，形成所述第二封装胶层24的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，也可以是其他合适的方法。
具体的，如图18所示，在形成覆盖所述电子组件13及所述第一封装胶层15的第二封装胶层24之后，去除所述第二承载基板2及所述第二粘附层21之前，还包括减薄所述第二封装胶层24以显露出所述电子组件13背离所述第二承载基板2的一面的步骤。
具体的，减薄所述第二封装胶层24的方法包括化学机械研磨或者其他适合的方法。
具体的，如图19所示，去除所述第二承载基板2及所述第二粘附层21的方法包括激光剥离或者其他适合的方法。
再请参阅图20与图21，执行所述步骤S7：形成凸块下金属层223于所述第二重新布线层22的背离所述第一重新布线层12的一面，并形成与所述凸块下金属层223电连接的第二导电凸块224。
具体的，如图20所示，所述凸块金属层223的材质包括铜、钛、金及锡中的一种，也可以是其他适合的导电材料。
具体的，形成所述凸块金属层223的方法包括化学气相沉积、物理气相沉积、溅射、电镀及化学镀中的一种，也可以是其他适合的方法。
具体的，如图21所示，所述第二导电凸块224的材质包括铜、钛、金及锡中的一种，也可以是其他适合的导电材料。
具体的，所述第二导电凸块224的形成方法包括化学气相沉积、物理气相沉积、溅射、电镀及化学镀中的一种，也可以是其他适合的方法。
再请参阅图22，执行所述步骤S8：形成散热层25于所述电子组件13、所述第一封装胶层15及所述第二封装胶层24的背离所述第二重新布线层22的一面。
具体的，如图22所示，所述散热层25的材质包括银、铜、金及铝中的一种，也可以是其他适合的高导热系数材料。
具体的，形成所述散热层25的方法包括物理气相沉积、溅射、电镀及化学镀中的一种，也可以是其他适合的方法。
本实施例的封装方法利用所述第一重新布线层1及所述第一封装胶层15将所述电子组件13进行初步封装后，再减薄所述第一封装胶层15以显露出所述电子组件13背离所述第一承载基板1的一面，然后形成所述第二重新布线层22代替基板，利用所述第二重新布线层2对初步封装后的所述电子组件13进行再次封装，再次减薄所述第二封装胶层24以显露出所述电子组件13背离所述第二承载基板2的一面，其中所述电子组件13包括至少一芯片或电子元件，所述第二重新布线层22的制程缩小至1.5μm/1.5μm，实现了电子器件及芯片的高密度集成，提升了制程，缩短了制程时间。
实施例二
本实施例提供一种扇出型封装结构，如图22所示，显示为所述扇出型封装结构的剖面结构示意图，包括第一重新布线层12、电子组件13、第一底部填充层14、第一封装胶层15、散热层25、第二重新布线层22、第二底部填充胶层23及第二封装胶层24，其中，所述第一重新布线层12包括至少一层介质层121及至少一层导电互连层122，所述第一重新布线层12的一面设置有第一导电凸块123；所述电子组件13位于所述第一重新布线层12背离所述第一底部填充胶层14的一面，且所述电子组件13包括至少一芯片或电子元件，所述电子组件13与所述第一重新布线层12电连接；所述第一底部填充胶层14位于所述第一重新布线层12与所述电子组件13之间；所述第一封装胶层15包裹所述第一底部填充胶层14及所述电子组件13的侧面；所述散热层25位于所述电子组件13、所述第一封装胶层15及所述第二封装胶层24背离所述第一重新布线层12的一面；所述第二重新布线层22位于所述第一重新布线层12背离所述电子组件13的一面，且所述第二重新布线层22面向所述第一重新布线层12的一面设有第一焊盘225，所述第二重新布线层22背离所述第一重新布线层12的一面设有凸块下金属层223，所述凸块下金属层223上还设有与所述凸块下金属层223电连接的第二导电凸块224，所述第一导电凸块123与所述第一焊盘225电连接；所述第二底部填充胶层23位于所述第一重新布线层12与所述第二重新布线层22之间；所述第二封装胶层24包裹所述第一封装胶层15、所述第二底部填充胶层23及所述第一重新布线层12的侧面。
具体的，当所述电子组件13中芯片或者电子元件的数目不小于2个时，所述第一封装胶层15还填充于所述电子组件13之间的间隙。
作为示例，所述第一重新布线层12与所述电子组件13相对的一面还设有第三导电凸块124，所述第一重新布线层12通过所述第三导电凸块124与所述电子组件13电连接。
具体的，所述电子组件13面向所述第一重新布线层12的一面设有与所述电子组件13的电极电连接的第二焊盘131，所述第二焊盘131与所述第三导电凸块124电连接以使所述电子组件13与所述第一重新布线层12电连接。
作为示例，所述第二重新布线层22的厚度不大于0.2mm。
具体的，所述第二底部填充胶层23用于固定所述第一导电凸块123及所述第一焊盘225，防止所述第一导电凸块123与所述第一焊盘225的连接部分受到破坏，继而影响所述封装结构内部的电路的导通。
作为示例，所述第二导电突块224的形状包括球状及柱状中的一种，也可以是其他合适的形状。
具体的，所述散热层25用于向外散出所述电子组件13中的芯片或者电子元件工作产生的热量，防止热量聚集造成对所述封装结构的破坏。
本实施例的扇出型封装结构利用所述第二重新布线层22代替基板，且所述第二重新布线层22的厚度不大于0.2mm，缩小了封装体积，于所述电子组件13背离所述第一重新布线层12的一面设置所述散热层25以散出所述电子组件13产生的热量，保证了所述电子组件13及所述封装结构的安全。
综上所述，本发明的扇出型封装结构及封装方法利用第一重新布线层及第一封装胶层对电子组件进行初步封装，然后形成替代基板的第二重新布线层，并利用第二重新布线层及第二封装胶层对初步封装后的电子组件进行再次封装，其中电子组件包括至少一芯片或电子元件，第二重新布线层的制程可缩小至1.5μm/1.5μm，且第二重新布线层的厚度不大于0.2mm，实现了电子器件及芯片的高密度集成，提升了制程，缩短了制程时间，缩小了封装体积；去除电子组件远离第一重新布线层一面的第一封装胶层及第二封装胶层后，并于电子组件远离第一重新布线层一面形成散热层以散出电子组件产生的热量，保证了电子组件及封装结构的安全。所以，本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种封装方法，其特征在于，包括以下步骤：
提供一第一承载基板，所述第一承载基板包括相对设置的第一表面与第二表面，于所述第一承载基板的第一表面形成一第一粘附层，于所述第一粘附层背离所述第一承载基板的一面形成第一重新布线层，所述第一重新布线层包括至少一层介质层及至少一层导电互连层；
提供一电子组件，所述电子组件包括至少一芯片或电子元件，将所述电子组件与所述第一重新布线层电连接，并于所述电子组件与所述重新布线层之间形成第一底部填充胶层，形成覆盖所述电子组件的第一封装胶层于所述第一重新布线层背离所述第一承载基板的一面，去除所述第一承载基板及所述第一粘附层；
形成第一导电凸块于所述第一重新布线层的背离所述电子组件的一面；
提供一第二承载基板，所述第二承载基板包括相对设置的第一表面与第二表面，于所述第二承载基板的第一表面形成一第二粘附层，于所述第二粘附层背离所述第二承载基板的一面形成第二重新布线层，所述第二重新布线层至少一层介质层及至少一层导电互连层，并于所述第二重新布线层的背离所述第二承载基板的一面形成第一焊盘；
将所述第一导电凸块与所述第一焊盘电连接，并于所述第一重新布线层与所述第二重新布线层之间形成第二底部填充胶层；
形成覆盖所述电子组件及所述第一封装胶层的第二封装胶层，并去除所述第二承载基板及所述第二粘附层；
形成凸块下金属层于所述第二重新布线层的背离所述第一重新布线层的一面，并形成与所述凸块下金属层电连接的第二导电凸块；
形成散热层于所述电子组件、所述第一封装胶层及所述第二封装胶层的背离所述第二重新布线层的一面。
2.根据权利要求1所述的封装方法，其特征在于：在将所述电子组件与所述第一重新布线层电连接之前，形成第三导电凸块于所述第一重新布线层背离所述第一承载基板的一面。
3.根据权利要求2所述的封装方法，其特征在于：所述电子组件面向所述第一重新布线层的一面设有电极及与电极电连接的第二焊盘，采用倒装焊的方法将所述第二焊盘与所述第三导电凸块电连接。
4.根据权利要求1所述的封装方法，其特征在于：于形成覆盖所述电子组件的所述第一封装胶层之后，减薄所述第一封装胶层以显露出所述电子组件背离所述第一承载基板的一面。
5.根据权利要求4所述的封装方法，其特征在于，于减薄所述第一封装胶层之后，形成所述第一导电凸块于所述第一重新布线层的背离所述电子组件的一面之前，还包括以下步骤：
提供一第三承载基板，并于所述第三承载基板的一面形成第三粘附层；
将所述电子组件及所述第一封装胶层背离所述第一重新布线层的一面通过所述第三粘附层键合于所述第三承载基板上。
6.根据权利要求5所述的封装方法，其特征在于，将所述第一导电凸块与所述第一焊盘电连接之前，还包括以下步骤：去除所述第三承载基板及所述第三粘附层。
7.根据权利要求1所述的封装方法，其特征在于，在形成覆盖所述电子组件及所述第一封装胶层的第二封装胶层之后，去除所述第二承载基板及所述第二粘附层之前，还包括以下步骤：减薄所述第二封装胶层以显露出所述电子组件背离所述第二承载基板的一面。
8.一种扇出型封装结构，其特征在于，包括：
第一重新布线层，包括至少一层介质层及至少一层导电互连层，所述第一重新布线层的一面设置有第一导电凸块；
电子组件，位于所述第一底部填充胶层背离所述第一重新布线层的一面，且所述电子组件包括至少一芯片或电子元件，所述电子组件与所述第一重新布线层电连接；
第一底部填充胶层，位于所述第一重新布线层与所述电子组件之间；
第一封装胶层，包裹所述第一底部填充胶层及所述电子组件的侧面；
散热层，位于所述电子组件、所述第一封装胶层及所述第二封装胶层背离所述第一重新布线层的一面；
第二重新布线层，位于所述第一重新布线层背离所述电子组件的一面，且所述第二重新布线层面向所述第一重新布线层的一面设有第一焊盘，所述第二重新布线层背离所述第一重新布线层的一面设有凸块下金属层，所述凸块下金属层上还设有与所述凸块下金属层电连接的第二导电凸块，所述第一导电凸块与所述第一焊盘电连接；
第二底部填充胶层，位于所述第一重新布线层与所述第二重新布线层之间；
第二封装胶层，包裹所述第一封装胶层、所述第二底部填充胶层及所述第一重新布线层的侧面。
9.根据权利要求8所述的扇出型封装结构，其特征在于：所述第一重新布线层与所述电子组件相对的一面还设有第三导电凸块，所述第一重新布线层通过所述第三导电凸块与所述电子组件电连接。
10.根据权利要求8所述的扇出型封装结构，其特征在于：所述第二重新布线层的厚度不大于0.2mm。
CN202111353781.9A 2021-11-04 2021-11-04 一种扇出型封装结构及封装方法 Pending CN114093772A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111353781.9A CN114093772A (zh) 2021-11-04 2021-11-04 一种扇出型封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111353781.9A CN114093772A (zh) 2021-11-04 2021-11-04 一种扇出型封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN114093772A true CN114093772A (zh) 2022-02-25

Family

ID=80300864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111353781.9A Pending CN114093772A (zh) 2021-11-04 2021-11-04 一种扇出型封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN114093772A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114976623A (zh) * 2022-04-15 2022-08-30 盛合晶微半导体(江阴)有限公司 一种封装结构及其封装方法
CN114975139A (zh) * 2022-04-15 2022-08-30 盛合晶微半导体(江阴)有限公司 一种被动组件基板封装结构及其芯片封装方法
CN115312406A (zh) * 2022-09-29 2022-11-08 盛合晶微半导体(江阴)有限公司 芯片封装结构及制备方法
WO2024082644A1 (zh) * 2022-10-17 2024-04-25 盛合晶微半导体(江阴)有限公司 半导体互连结构的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170338128A1 (en) * 2016-05-17 2017-11-23 Powertech Technology Inc. Manufacturing method of package structure
US20190006341A1 (en) * 2017-07-03 2019-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor device package and method of forming semicondcutor device package
TW201911508A (zh) * 2017-08-02 2019-03-16 矽品精密工業股份有限公司 電子封裝件
CN110739229A (zh) * 2018-07-19 2020-01-31 台湾积体电路制造股份有限公司 芯片封装体结构的制造方法
US20200111773A1 (en) * 2018-10-09 2020-04-09 International Business Machines Corporation Integrated circuit (ic) package with hetrogenous ic chip interposer
US20200194362A1 (en) * 2018-12-18 2020-06-18 Samsung Electronics Co., Ltd. Semiconductor package
CN212392240U (zh) * 2020-09-15 2021-01-22 中芯长电半导体（江阴）有限公司 扇出型封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170338128A1 (en) * 2016-05-17 2017-11-23 Powertech Technology Inc. Manufacturing method of package structure
US20190006341A1 (en) * 2017-07-03 2019-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor device package and method of forming semicondcutor device package
TW201911508A (zh) * 2017-08-02 2019-03-16 矽品精密工業股份有限公司 電子封裝件
CN110739229A (zh) * 2018-07-19 2020-01-31 台湾积体电路制造股份有限公司 芯片封装体结构的制造方法
US20200111773A1 (en) * 2018-10-09 2020-04-09 International Business Machines Corporation Integrated circuit (ic) package with hetrogenous ic chip interposer
US20200194362A1 (en) * 2018-12-18 2020-06-18 Samsung Electronics Co., Ltd. Semiconductor package
CN212392240U (zh) * 2020-09-15 2021-01-22 中芯长电半导体（江阴）有限公司 扇出型封装结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114976623A (zh) * 2022-04-15 2022-08-30 盛合晶微半导体(江阴)有限公司 一种封装结构及其封装方法
CN114975139A (zh) * 2022-04-15 2022-08-30 盛合晶微半导体(江阴)有限公司 一种被动组件基板封装结构及其芯片封装方法
CN114976623B (zh) * 2022-04-15 2023-09-19 盛合晶微半导体(江阴)有限公司 一种封装结构及其封装方法
CN115312406A (zh) * 2022-09-29 2022-11-08 盛合晶微半导体(江阴)有限公司 芯片封装结构及制备方法
WO2024082644A1 (zh) * 2022-10-17 2024-04-25 盛合晶微半导体(江阴)有限公司 半导体互连结构的制备方法

Similar Documents

Publication Publication Date Title
US11289346B2 (en) Method for fabricating electronic package
US9418962B2 (en) Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
US8338945B2 (en) Molded chip interposer structure and methods
CN114093772A (zh) 一种扇出型封装结构及封装方法
TWI479577B (zh) 形成屏障材料於晶粒之周圍以減少翹曲之半導體裝置和方法
US10276545B1 (en) Semiconductor package and manufacturing method thereof
US8409918B2 (en) Semiconductor device and method of forming pre-molded substrate to reduce warpage during die mounting
JP2008218926A (ja) 半導体装置及びその製造方法
US20230395571A1 (en) Electronic package and manufacturing method thereof
TW202220151A (zh) 電子封裝件及其製法
US10943844B2 (en) Semiconductor device including multiple chips
US20110298124A1 (en) Semiconductor Structure
CN111883506A (zh) 电子封装件及其承载基板与制法
CN115312406A (zh) 芯片封装结构及制备方法
CN111883505A (zh) 电子封装件及其承载基板与制法
TWI839093B (zh) 電子結構之製法
TWI766761B (zh) 電子封裝件及其製法
CN111952197B (zh) 一种半导体装置及其封装方法
JP2002261192A (ja) ウエハレベルｃｓｐ
CN111354686B (zh) 电子封装件及其制法暨封装用基板及其制法
US20230111192A1 (en) Electronic package and manufacturing method thereof
US20230253331A1 (en) Electronic package and manufacturing method thereof
CN114975139A (zh) 一种被动组件基板封装结构及其芯片封装方法
JP2016213372A (ja) 半導体装置及び半導体装置の製造方法
CN115223973A (zh) 一种扇出型芯片封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination