CN210182380U - 半导体封装结构 - Google Patents

Abstract

本实用新型提供一种半导体封装结构，半导体封装结构包括：重新布线层；芯片，倒装键合于重新布线层的上表面；电连接结构，位于重新布线层的上表面；塑封层，位于重新布线层的上表面，且将芯片及电连接结构塑封；第一天线层，位于塑封层的上表面；具有第二天线层的引线框架，位于塑封层上，并于塑封层上形成空气腔；第一天线层位于空气腔内，且位于第二天线层的下方，与第二天线层具有间距；焊球凸块，位于重新布线层的下表面。本实用新型的半导体封装结构中，空气的介质损耗极小，对天线信号的损耗为零，可以有效降低第一天线层及第二天线层的信号损耗，可以得到带宽较大的天线封装结构，从而提高半导体封装结构的性能。

Description

半导体封装结构

技术领域

本实用新型涉及半导体封装技术领域，特别是涉及一种半导体封装结构。

背景技术

现有具有天线的扇出型半导体封装结构部中一般包括至少两层天线层，不同的天线层之间通过塑封层或介质填充层隔离开，即不同的天线层之间设有塑封层或介质填充层。而塑封层及介质填充层的介质损耗(Df)均较大，会导致半导体封装结构中的天线层的信号造成严重的信号损耗，使得天线层的带宽较小，从而影响半导体封装结构中的天线层的性能。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体封装结构，用于解决现有技术中天线层之间具有塑封层或介质填充层而导致的天线层的信号损耗较大，带宽较小，从而影响天线层的性能的问题。

为实现上述目的及其他相关目的，本实用新型提供一种半导体封装结构，所述半导体封装结构包括：

重新布线层；

芯片，倒装键合于所述重新布线层的上表面，且与所述重新布线层电连接；

电连接结构，位于所述重新布线层的上表面，且与所述重新布线层电连接；

塑封层，位于所述重新布线层的上表面，且将所述芯片及所述电连接结构塑封；

第一天线层，位于所述塑封层的上表面，且与所述电连接结构相连接；

具有第二天线层的引线框架，位于所述塑封层上，并于所述塑封层上形成空气腔；所述第一天线层位于所述空气腔内，且位于所述第二天线层的下方，与所述第二天线层具有间距；

焊球凸块，位于所述重新布线层的下表面，且与所述重新布线层电连接。

可选地，所述重新布线层包括：

布线介电层，位于所述牺牲层的上表面；

金属叠层结构，位于所述布线介电层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

可选地，所述重新布线层还包括：

种子层，位于所述布线介电层内，且与所述金属叠层结构电连接；

塑封材料层，位于所述布线介电层内，且位于所述种子层的下表面；

底层介电层，位于所述布线介电层的下表面。

可选地，所述半导体封装结构还包括：

天线介电层，位于所述塑封层的上表面，所述第一天线层位于所述天线介电层内；

键合金属层，位于所述天线介电层内，且位于所述第一天线层的外围，所述引线框架键合于所述键合金属层上。

可选地，所述引线框架包括树脂引线框架、金属引线框架或陶瓷引线框架。

可选地，所述第一天线层包括若干个第一天线结构，所述第二天线层包括若干个第二天线结构，所述第一天线结构与所述第二天线结构一一上下对应设置。

可选地，所述引线框架包括：

侧边框架，位于所述塑封层上，且位于所述第一天线层的外围；

顶部盖板，位于所述侧边框架的顶部，与所述侧边框架的顶部一体连接，且覆盖所述侧边框架内侧的区域；

所述第二天线层镶嵌于所述顶部盖板内，且沿所述顶部盖板的厚度方向贯穿所述顶部盖板。

为实现上述目的及其他相关目的，本实用新型还提供一种半导体封装结构的制备方法，所述半导体封装结构的制备方法包括如下步骤：

提供基底，于所述基底的上表面形成牺牲层；

于所述牺牲层的上表面形成重新布线层；

提供芯片，将所述芯片倒装键合于所述重新布线层的上表面，所述芯片与所述重新布线层实现电性连接；

于所述重新布线层的上表面形成电连接结构，所述电连接结构与所述重新布线层电连接；

于所述重新布线层的上表面形成塑封层，所述塑封层将所述芯片及所述电连接结构塑封；

于所述塑封层的上表面形成第一天线层，所述第一天线层与所述电连接结构电连接；

于所述塑封层上形成具有第二天线层的引线框架，以于所述塑封层上形成空气腔；所述第一天线层位于所述空气腔内，且位于所述第二天线层的下方，与所述第二天线层具有间距；

去除所述基底及所述牺牲层；

于所述重新布线层的下方形成焊球凸块，所述焊球凸块与所述重新布线层电连接。

可选地，于所述牺牲层的上表面形成所述重新布线层包括如下步骤：

于所述牺牲层的上表面形成底层介电层；

于所述底层介电层的上表面形成塑封材料层；

于所述塑封材料层的上表面形成种子层；

对所述种子层及所述塑封材料层进行图形化处理；

于所述底层介电层的上表面形成布线介电层及金属叠层结构，所述金属叠层结构位于所述布线介电层内，且与所述种子层电连接；所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

可选地，于所述塑封层的上表面形成所述第一天线层之前还包括如下步骤：

于所述塑封层的上表面形成天线介电层；

于所述天线介电层内形成第一开口，所述第一开口暴露出所述塑封层的上表面，所述第一开口定义出所述第一天线层的位置及形状；

所述第一天线层形成于所述第一开口内。

可选地，于所述天线介电层内形成所述第一开口的同时于所述天线介电层内形成第二开口，所述第二开口位于所述第一开口外围；于所述第一开口内形成所述第一天线层的同时于所述第二开口内形成键合金属层；所述引线框架键合于所述键合金属层上。

可选地，所述引线框架的材料包括树脂、金属或陶瓷。

如上所述，本实用新型的半导体封装结构，具有以下有益效果：本实用新型的半导体封装结构通过在第一天线层与第二天线层之间设置空气腔，空气的介质损耗极小，对天线信号的损耗为零，可以有效降低第一天线层及第二天线层的信号损耗，可以得到带宽较大的天线封装结构，从而提高半导体封装结构的性能。

附图说明

图1显示为本实用新型实施例一中提供的半导体封装结构的制备方法的流程图。

图2至13显示为本实用新型实施例一中提供的半导体封装结构的制备方法中各步骤所得结构的截面结构示意图；其中，图13显示为本实用新型实施例二中提供的半导体封装结构的截面结构示意图。

元件标号说明

10 基底

11 牺牲层

12 重新布线层

121 底层介电层

122 塑封材料层

123 种子层

124 布线介电层

125 金属叠层结构

13 芯片

14 电连接结构

15 塑封层

16 第一天线层

161 第一天线结构

17 引线框架

171 侧边框架

172 顶部盖板

18 第二天线层

181 第二天线结构

19 焊球凸块

20 天线介电层

21 键合金属层

22 空气腔

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图1至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

请参阅图1，本实用新型提供一种半导体封装结构的制备方法，所述半导体封装结构的制备方法包括如下步骤：

1)提供基底，于所述基底的上表面形成牺牲层；

2)于所述牺牲层的上表面形成重新布线层；

3)提供芯片，将所述芯片倒装键合于所述重新布线层的上表面，所述芯片与所述重新布线层实现电性连接；

4)于所述重新布线层的上表面形成电连接结构，所述电连接结构与所述重新布线层电连接；

5)于所述重新布线层的上表面形成塑封层，所述塑封层将所述芯片及所述电连接结构塑封；

6)于所述塑封层的上表面形成第一天线层，所述第一天线层与所述电连接结构电连接；

7)于所述塑封层上形成具有第二天线层的引线框架，以于所述塑封层上形成空气腔；所述第一天线层位于所述空气腔内，且位于所述第二天线层的下方，与所述第二天线层具有间距；

8)去除所述基底及所述牺牲层；

9)于所述重新布线层的下方形成焊球凸块，所述焊球凸块与所述重新布线层电连接。

在步骤1)中，请参阅图1中的S1步骤及图2，提供基底10，于所述基底10的上表面形成牺牲层11。

作为示例，所述基底10的材料可以为硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种材料或两种以上的复合材料，其形状可以为圆形、方形或其它任意所需形状。优选地，本实施例中，所述基底10的材料为玻璃，即所述基底10优选为玻璃基底。

作为示例，所述牺牲层11在后续工艺中作为重新布线层与所述基底10的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述重新布线层具有一定的结合力，另外，其与所述基底10亦具有较强的结合力，一般来说，所述牺牲层11与所述基底10的结合力需大于与所述重新布线层的结合力。

作为示例，所述牺牲层11可以包括聚合物层或带状粘附层；具体的，所述牺牲层11的材料可以选自双面均具有粘性的胶带(譬如，芯片附着膜或非导电膜等等)或通过旋涂工艺制作的粘合胶等；优选地，本实施例中，所述牺牲层11优选为UV胶带，其在UV光(紫外光)照射后很容易被撕离；当然，在其他示例中，所述牺牲层11也可以选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等，在后续分离所述基底10时，可采用湿法腐蚀、化学机械研磨等方法去除所述牺牲层11。

作为示例，所述牺牲层11还可以通过自动贴片工艺形成。

在步骤2)中，请参阅图1中的S2步骤及图3至图5，于所述牺牲层11的上表面形成重新布线层12。

作为示例，步骤2)中，于所述牺牲层11的上表面形成所述重新布线层12可以包括如下步骤：

2-1)于所述牺牲层11的上表面形成底层介电层121，如图3所示；

2-2)于所述底层介电层121的上表面形成塑封材料层122，如图3所示；

2-3)于所述塑封材料层122的上表面形成种子层123，如图3所示；

2-4)对所述种子层123及所述塑封材料层122进行图形化处理，如图4所示；具体的可以采用光刻刻蚀工艺对所述种子层123及所述塑封材料层122进行图形化处理；

2-5)于所述底层介电层121的上表面形成布线介电层124及金属叠层结构125，所述金属叠层结构125位于所述布线介电层124内，且与所述种子层123电连接，如图5所示；所述金属叠层结构125包括多层间隔排布的金属线层(未标示出)及金属插塞(未标示出)，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

作为示例，所述底层介电层121的材料可以包括低k介电材料。具体的，所述第二介质层20的材料可以包括采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料；所述底层介电层121可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成。

作为示例，所述塑封材料层122的材料可以包括但不仅限于聚酰亚胺、硅胶或环氧树脂等等。

作为示例，可以采用但不仅限于溅射工艺形成所述种子层123；所述种子层123的材料可以包括Ti(钛)及Cu(铜)中的至少一种；具体的，所述种子层123可以为钛层，也可以为铜层，也可以为钛层和铜层的叠层结构，还可以为钛铜合金层。

作为示例，所述布线介电层124的材料可以包括低k介电材料。作为示例，所述布线介电层124可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成所述布线介电层124。

作为示例，所述金属线层可以包括单层金属层，也可以包括两层或多层金属层。作为示例，所述金属线层的材料及所述金属插塞的材料可以包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。

在步骤3)中，请参阅图1中的S3步骤及图6，提供芯片13，将所述芯片13倒装键合于所述重新布线层12的上表面，所述芯片13与所述重新布线层12实现电性连接。

作为示例，所述芯片13可以为任意一种功能芯片，所述芯片13内可以形成有器件结构(未示出)，所述芯片13的正面可以形成有连接焊垫(未示出)，所述连接焊垫与所述器件结构电连接。

作为示例，可以采用现有的任意一种键合工艺将所述芯片13倒装键合于所述重新布线层12的上表面；所述芯片13的所述连接焊垫与所述重新布线层12中的所述金属叠层结构125电连接。

在步骤4)中，请参阅图1中的S4步骤及图6，于所述重新布线层12的上表面形成电连接结构14，所述电连接结构14与所述重新布线层12电连接。

作为示例，可以采用打线工艺或柱键合工艺于所述重新布线层12的上表面形成所述电连接结构14；所述电连接结构14可以包括焊线或导电柱。

作为示例，所述电连接结构14的数量可以根据实际需要进行设定，图6中仅以示意出两根所述电连接结构14作为示例，在实际示例中，所述电连接结构14的数量并不以此为限。

在步骤5)中，请参阅图1中的S5步骤及图7至图8，于所述重新布线层12的上表面形成塑封层15，所述塑封层15将所述芯片13及所述电连接结构14塑封。

作为示例，可以采用但不仅限于模塑底部填充工艺、压印模塑工艺、传递模塑工艺、液体密封塑封工艺、真空层压工艺或旋涂工艺等于所述重新布线层12的上表面形成所述塑封层15；优选地，本实施例中，采用模塑底部填充工艺于所述重新布线层12的上表面形成所述塑封层15。采用模塑底部填充工艺形成所述塑封层15，所述塑封层15可以顺畅而迅速地填满所述芯片13及所述电连接结构14之间的间隙，可以有效避免出现界面分层；且模塑底部填充工艺不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠结构。

作为示例，所述塑封层15的材料可以包括但不仅限于聚合物基材料、树脂基材料、聚酰亚胺、硅胶或环氧树脂等等。

作为示例，初始形成的所述塑封层15的上表面可以高于所述电连接结构14的顶部，如图7所示，此时，在形成所述塑封层15之后，还需执行将所述塑封层15进行减薄的工艺，具体的，可以采用但不仅限于化学机械研磨工艺对所述塑封层15进行减薄，使得保留的所述塑封层15的上表面与所述电连接结构14的顶部相平齐，如图8所示。当然，在其他示例中，初始形成的所述塑封层15的上表面即与所述电连接结构14的顶部相平齐，如图8所示，此时，则可以节省对所述塑封层15进行减薄的工艺。

在步骤6)中，请参阅图1中的S6步骤及图9，于所述塑封层15的上表面形成第一天线层16，所述第一天线层16与所述电连接结构1电连接。

作为示例，请参阅图9，步骤5)与步骤6)之间还包括如下步骤：

于所述塑封层15的上表面形成天线介电层20；

于所述天线介电层20内形成第一开口(未表示出)，所述第一开口暴露出所述塑封层15的上表面，所述第一开口定义出所述第一天线层16的位置及形状；

所述第一天线层16形成于所述第一开口内。

作为示例，于所述天线介电层20内形成所述第一开口的同时于所述天线介电层20内形成第二开口(未标示出)，所述第二开口位于所述第一开口外围；于所述第一开口内形成所述第一天线16层的同时于所述第二开口内形成键合金属层21；所述键合金属层21位于所述第一天线16的外围。

作为示例，所述天线介电层20的材料可以包括低k介电材料。具体的，所述天线介电层20的材料可以包括采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料。

作为示例，所述第一天线层16包括若干个第一天线结构161；若干个所述第一天线结构161于所述塑封层15的上表面呈阵列排布，且相邻所述第一天线结构161之间具有间距。具体的，若干个所述第一天线结构161可以但不仅限于所述塑封层15的上表面呈多行多列的矩形阵列排布。

作为示例，可以采用电镀工艺、物理气相沉积工艺或化学气相沉积工艺形成所述第一天线层16及所述键合金属层21；所述第一天线层16的材料及所述键合金属层21的材料可以均包括但不仅限于铜、铝及银中的至少一种。

在步骤7)中，请参阅图1中的S7步骤及图10至图11，于所述塑封层15上形成具有第二天线层18的引线框架17，以于所述塑封层15上形成空气腔22；所述第一天线层16位于所述空气腔22内，且所述第一天线层16位于所述第二天线层18的下方，所述第一天线层16与所述第二天线层18具有间距。

作为示例，所述引线框架17可以包括：侧边框架171，所述侧边框架171位于所述塑封层15上，且所述侧边框架171位于所述第一天线层16的外围；具体的，所述侧边框架171可以为环绕所述第一天线层16四周的封闭环形结构，也可以仅位于所述第一天线层16外围相对两侧的框架结构；顶部盖板172，所述顶部盖板172位于所述侧边框架171的顶部，所述顶部盖板172与所述侧边框架171的顶部一体连接，且所述顶部盖板172覆盖所述侧边框架171内侧的区域；所述引线框架17键合于所述塑封层15上之后，所述引线框架17内侧形成封闭的所述空气腔22；所述第二天线层18镶嵌于所述顶部盖板172内，且所述第二天线层18沿所述顶部盖板172的厚度方向贯穿所述顶部盖板172；即所述的第二天线层18的上表面不低于所述顶部盖板172的上表面，所述第二天线层18的下表面不高于所述顶部盖板172的下表面。

作为示例，当所述半导体封装结构包括所述键合金属层21时，所述引线框架17键合于所述键合金属层21上。

作为示例，所述引线框架17包括树脂引线框架、金属引线框架或陶瓷引线框架。

作为示例，所述第二天线层18可以包括若干个第二天线结构181，若干个所述第二天线结构181于所述引线框架17内呈阵列排布，且相邻所述第二天线结构181之间具有间距。具体的，若干个所述第二天线结构181可以但不仅限于所述引线框架17内呈多行多列的矩形阵列排布，如图11所示，图11为图10中所述引线框架17的俯视结构图；图11中仅以所述第二天线层18包括四个所述第二天线结构181作为示例，在实际示例中，所述第二天线层18内所述第二天线结构181的数量并不以此为限。

作为示例，所述第二天线结构181可以与所述第一天线结构161一一上下对应设置。

作为示例，所述第二天线结构181的材料可以包括但不仅限于铜、铝及银中的至少一种。

在步骤8)中，请参阅图1中的S8步骤及图12，去除所述基底10及所述牺牲层11。

作为示例，去除所述基底10的同时可以去除所述牺牲层11。

作为示例，可以采用研磨工艺、减薄工艺或撕除工艺去除所述牺牲层11及所述基底10；优选地，本实施例中，采用撕除所述牺牲层11的方式去除所述基底10。

在步骤9)中，请参阅图1中的S9步骤及图13，于所述重新布线层12的下方形成焊球凸块19，所述焊球凸块19与所述重新布线层12电连接。

作为示例，于所述重新布线层12的下方形成所述焊球凸块19可以包括如下步骤：

9-1)于所述底层介电层121内及所述塑封材料层122内形成开口(未标示出)，所述开口暴露出所述种子层12；

9-2)于所述开口内形成焊球凸块19，所述焊球凸块19与所述种子层123相接触。

作为示例，所述焊球凸块19的材料可以包括铜及锡中的至少一种。

本实用新型的半导体封装结构的制备方法制备的所述半导体封装结构通过在所述第一天线层16与所述第二天线层18之间设置所述空气腔22，即所述第一天线层16与所述第二天线层18之间具有空气间隙，空气的介质损耗极小，对天线信号的损耗为零，可以有效降低所述第一天线层16及所述第二天线层18的信号损耗，可以得到带宽较大的天线封装结构，从而提高半导体封装结构的性能。

实施例二

请结合图2至图12继续参阅13，本实用新型还提供一种半导体封装结构，所述半导体封装结构包括：重新布线层12；芯片13，所述芯片13倒装键合于所述重新布线层12的上表面，且所述芯片13与所述重新布线层12电连接；电连接结构14，所述电连接结构14位于所述重新布线层12的上表面，且所述电连接结构14与所述重新布线层12电连接；塑封层15，所述塑封层15位于所述重新布线层12的上表面，且所述塑封层15将所述芯片13及所述电连接结构14塑封；第一天线层16，所述第一天线层16位于所述塑封层15的上表面，且所述第一天线层16与所述电连接结构14相连接；具有第二天线层18的引线框架17，所述引线框架17位于所述塑封层15上，并于所述塑封层15上形成空气腔22；所述第一天线层16位于所述空气腔22内，且所述第一天线层16位于所述第二天线层18的下方，所述第一天线层16与所述第二天线层18具有间距；焊球凸块19，所述焊球凸块19位于所述重新布线层12的下表面，且所述焊球凸块19与所述重新布线层12电连接。

作为示例，所述重新布线层12可以包括：布线介电层124，位于所述牺牲层11的上表面；金属叠层结构125，所述金属叠层结构125位于所述布线介电层124内，所述金属叠层结构125包括多层间隔排布的金属线层(未标示出)及金属插塞(未标示出)，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

作为示例，所述布线介电层124的材料可以包括低k介电材料。具体的，所述布线介电层124的材料可以包括采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料；所述布线介电层124可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成。

作为示例，所述重新布线层12还可以包括：种子层123，所述种子层123位于所述布线介电层124内，且所述种子层123与所述金属叠层结构125电连接；塑封材料层122，所述塑封材料层122位于所述布线介电层124内，且位于所述种子层123的下表面；所述布线介电层124包覆所述塑封材料层122及所述种子层123底层介电层121，所述底层介电层121位于所述布线介电层124的下表面。

作为示例，所述底层介电层121的材料可以包括低k介电材料。具体的，所述底层介电层121材料可以包括采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料；所述底层介电层121可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成。

作为示例，所述塑封材料层122的材料可以包括但不仅限于聚酰亚胺、硅胶或环氧树脂等等。

作为示例，可以采用但不仅限于溅射工艺形成所述种子层123；所述种子层123的材料可以包括Ti(钛)及Cu(铜)中的至少一种；具体的，所述种子层123可以为钛层，也可以为铜层，也可以为钛层和铜层的叠层结构，还可以为钛铜合金层。

作为示例，所述布线介电层124的材料可以包括低k介电材料。作为示例，所述布线介电层124可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成所述布线介电层124。

作为示例，所述金属线层可以包括单层金属层，也可以包括两层或多层金属层。作为示例，所述金属线层的材料及所述金属插塞的材料可以包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。

作为示例，所述芯片13可以为任意一种功能芯片，所述芯片13内可以形成有器件结构(未示出)，所述芯片13的正面可以形成有连接焊垫(未示出)，所述连接焊垫与所述器件结构电连接。

作为示例，所述电连接结构14可以包括焊线或导电柱。

作为示例，所述电连接结构14的数量可以根据实际需要进行设定，图13中仅以示意出两根所述电连接结构14作为示例，在实际示例中，所述电连接结构14的数量并不以此为限。

作为示例，所述塑封层15的材料可以包括但不仅限于聚合物基材料、树脂基材料、聚酰亚胺、硅胶或环氧树脂等等。

作为示例，所述塑封层15的上表面与所述电连接结构14的顶部相平齐。

作为示例，所述半导体封装结构还包括：天线介电层20，所述天线介电层20位于所述塑封层15的上表面，所述第一天线层16位于所述天线介电层20内；键合金属层21，所述键合金属层21位于所述天线介电层20内，且所述键合金属层21位于所述第一天线层16的外围，所述引线框架键17合于所述键合金属层21上。

作为示例，所述天线介电层20的材料可以包括低k介电材料。具体的，所述天线介电层20的材料可以包括采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料。

作为示例，所述第一天线层16包括若干个第一天线结构161；若干个所述第一天线结构161于所述塑封层15的上表面呈阵列排布，且相邻所述第一天线结构161之间具有间距。具体的，若干个所述第一天线结构161可以但不仅限于所述塑封层15的上表面呈多行多列的矩形阵列排布。

作为示例，可以采用电镀工艺、物理气相沉积工艺或化学气相沉积工艺形成所述第一天线层16及所述键合金属层21；所述第一天线层16的材料及所述键合金属层21的材料可以均包括但不仅限于铜、铝及银中的至少一种。

作为示例，所述引线框架17可以包括：侧边框架171，所述侧边框架171位于所述塑封层15上，且所述侧边框架171位于所述第一天线层16的外围；具体的，所述侧边框架171可以为环绕所述第一天线层16四周的封闭环形结构，也可以仅位于所述第一天线层16外围相对两侧的框架结构；顶部盖板172，所述顶部盖板172位于所述侧边框架171的顶部，所述顶部盖板172与所述侧边框架171的顶部一体连接，且所述顶部盖板172覆盖所述侧边框架171内侧的区域；所述引线框架17键合于所述塑封层15上之后，所述引线框架17内侧形成封闭的所述空气腔22；所述第二天线层18镶嵌于所述顶部盖板172内，且所述第二天线层18沿所述顶部盖板172的厚度方向贯穿所述顶部盖板172；即所述的第二天线层18的上表面不低于所述顶部盖板172的上表面，所述第二天线层18的下表面不高于所述顶部盖板172的下表面。

作为示例，所述引线框架17可以包括树脂引线框架、金属引线框架或陶瓷引线框架。

作为示例，所述第二天线层18可以包括若干个第二天线结构181，若干个所述第二天线结构181于所述引线框架17内呈阵列排布，且相邻所述第二天线结构181之间具有间距。具体的，若干个所述第二天线结构181可以但不仅限于所述引线框架17内呈多行多列的矩形阵列排布，如图11所示，图11为图10中所述引线框架17的俯视结构图；图11中仅以所述第二天线层18包括四个所述第二天线结构181作为示例，在实际示例中，所述第二天线层18内所述第二天线结构181的数量并不以此为限。

作为示例，所述第二天线结构181可以与所述第一天线结构161一一上下对应设置。

作为示例，所述第二天线结构181的材料可以包括但不仅限于铜、铝及银中的至少一种。

作为示例，所述焊球凸块19的材料可以包括铜及锡中的至少一种。

本实用新型所述的半导体封装结构通过在所述第一天线层16与所述第二天线层18之间设置所述空气腔22，即所述第一天线层16与所述第二天线层18之间具有空气间隙，空气的介质损耗极小，对天线信号的损耗为零，可以有效降低所述第一天线层16及所述第二天线层18的信号损耗，可以得到带宽较大的天线封装结构，从而提高半导体封装结构的性能。

综上所述，本实用新型提供一种半导体封装结构，所述半导体封装结构包括：重新布线层；芯片，倒装键合于所述重新布线层的上表面，且与所述重新布线层电连接；电连接结构，位于所述重新布线层的上表面，且与所述重新布线层电连接；塑封层，位于所述重新布线层的上表面，且将所述芯片及所述电连接结构塑封；第一天线层，位于所述塑封层的上表面，且与所述电连接结构相连接；具有第二天线层的引线框架，位于所述塑封层上，并于所述塑封层上形成空气腔；所述第一天线层位于所述空气腔内，且位于所述第二天线层的下方，与所述第二天线层具有间距；焊球凸块，位于所述重新布线层的下表面，且与所述重新布线层电连接。本实用新型的半导体封装结构通过在第一天线层与第二天线层之间设置空气腔，空气的介质损耗极小，对天线信号的损耗为零，可以有效降低第一天线层及第二天线层的信号损耗，可以得到带宽较大的天线封装结构，从而提高半导体封装结构的性能。

上述实施方式仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施方式进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (7)

1.一种半导体封装结构，其特征在于，所述半导体封装结构包括：

重新布线层；

芯片，倒装键合于所述重新布线层的上表面，且与所述重新布线层电连接；

电连接结构，位于所述重新布线层的上表面，且与所述重新布线层电连接；

塑封层，位于所述重新布线层的上表面，且将所述芯片及所述电连接结构塑封；

第一天线层，位于所述塑封层的上表面，且与所述电连接结构相连接；

具有第二天线层的引线框架，位于所述塑封层上，并于所述塑封层上形成空气腔；所述第一天线层位于所述空气腔内，且位于所述第二天线层的下方，与所述第二天线层具有间距；

焊球凸块，位于所述重新布线层的下表面，且与所述重新布线层电连接。

2.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括牺牲层，所述重新布线层包括：

布线介电层，位于所述牺牲层的上表面；

金属叠层结构，位于所述布线介电层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

3.根据权利要求2所述的半导体封装结构，其特征在于：所述重新布线层还包括：

种子层，位于所述布线介电层内，且与所述金属叠层结构电连接；

塑封材料层，位于所述布线介电层内，且位于所述种子层的下表面；

底层介电层，位于所述布线介电层的下表面。

4.根据权利要求1所述的半导体封装结构，其特征在于：所述半导体封装结构还包括：

天线介电层，位于所述塑封层的上表面，所述第一天线层位于所述天线介电层内；

键合金属层，位于所述天线介电层内，且位于所述第一天线层的外围，所述引线框架键合于所述键合金属层上。

5.根据权利要求1所述的半导体封装结构，其特征在于：所述引线框架包括树脂引线框架、金属引线框架或陶瓷引线框架。

6.根据权利要求1所述的半导体封装结构，其特征在于：所述第一天线层包括若干个第一天线结构，所述第二天线层包括若干个第二天线结构，所述第一天线结构与所述第二天线结构一一上下对应设置。

7.根据权利要求1至6中任一项所述的半导体封装结构，其特征在于：所述引线框架包括：

侧边框架，位于所述塑封层上，且位于所述第一天线层的外围；

顶部盖板，位于所述侧边框架的顶部，与所述侧边框架的顶部一体连接，且覆盖所述侧边框架内侧的区域；

所述第二天线层镶嵌于所述顶部盖板内，且沿所述顶部盖板的厚度方向贯穿所述顶部盖板。

Images