CN114975409A - 双层塑封的3d扇出型封装结构及其封装方法 - Google Patents

双层塑封的3d扇出型封装结构及其封装方法 Download PDF

Info

Publication number
CN114975409A
CN114975409A CN202110194210.9A CN202110194210A CN114975409A CN 114975409 A CN114975409 A CN 114975409A CN 202110194210 A CN202110194210 A CN 202110194210A CN 114975409 A CN114975409 A CN 114975409A
Authority
CN
China
Prior art keywords
layer
metal
semiconductor chip
wiring
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110194210.9A
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202110194210.9A priority Critical patent/CN114975409A/zh
Priority to US17/564,124 priority patent/US20220271009A1/en
Publication of CN114975409A publication Critical patent/CN114975409A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种双层塑封的3D扇出型封装结构及其制备方法，该结构包括：第一半导体芯片、第一塑封材料层、金属连接柱、第一重新布线层、第二重新布线层、第二半导体芯片、焊球凸块、第二塑封材料层。形成的封装结构在三维方向可封装两层扇出型晶圆，切割后的单个封装体沿三维方向具有两层半导体芯片，且通过设置第一重新布线层、金属连接柱及第二重新布线层实现对单个封装体中所有半导体芯片电信号的控制，从而在单个封装体中封装更多的芯片，提高扇出型晶圆级封装的整合性、同时减小封装体积；再者，将多个芯片封装于同一个封装体中，还可有效提高单个芯片的效能；最后，该制备方法还为在单个封装体中封装三层以上的扇出型晶圆提供可能。

Description

双层塑封的3D扇出型封装结构及其封装方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种双层塑封的3D扇出型封装结构及其封装方法。
背景技术
随着集成电路制造业的快速发展，目前集成电路前道工艺已经到了摩尔定律后段，制程已经达到了曝光物理极限，投资成本过高，所以未来发展人们将以后段先进封装为发展方向。
现有的半导体封装技术包括球栅阵列封装(BGA)、芯片尺寸封装(CSP)、圆片级封装(WLP)、三维封装(3D)和系统封装(SiP)等。其中，扇出型晶圆级封装(Fan-Out WaferLevel Package，FOWLP)由于其出色的优点逐渐被大部分的半导体制造者所采用。扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一，其相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。
目前，扇出型晶圆级封装多为单层封装，即在载体上封装一层扇出型芯片晶圆，较常规的工艺包括：提供载体，在载体表面形成粘合层；将半导体芯片正面朝上贴装于粘合层表面；涂布介电层；光刻、电镀出重新布线层(RDL)；采用注塑工艺将半导体芯片塑封于塑封材料层中；塑封研磨、开口；光刻、电镀出球下金属层；进行植球回流，形成焊球阵列；移除载体。采用此种封装方式形成的晶圆封装体在切割后形成的单个芯片封装体中仅包含一个芯片，在现在更高密度的电路需求下，多个芯片之间的电路互连则需要通过将多个已封装的芯片封装体再次进行封装，整合性低，且封装体积大，同时还会影响单个芯片的效能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双层塑封的3D扇出型封装结构及其封装方法，用于解决现有技术中的扇出型晶圆级封装形式整合性低、封装体积大且影响单个芯片的效能等的问题。
为实现上述目的及其他相关目的，本发明提供一种双层塑封的3D扇出型封装结构，所述封装结构包括：
第一半导体芯片；
第一塑封材料层，包括相对的第一表面及第二表面，所述第一塑封材料层塑封于所述第一半导体芯片的外围；
金属连接柱，位于所述第一塑封材料层内，且上下贯通所述第一塑封材料层；
第一重新布线层，位于所述第一塑封材料层的第一表面上，且与所述第一半导体芯片及所述金属连接柱电连接；
第二重新布线层，位于所述第一塑封材料的第二表面上，与所述金属连接柱电连接，以通过所述金属连接柱实现所述第一重新布线层与所述第二重新布线层电连接，所述第一半导体芯片与所述第二重新布线层粘合；
第二半导体芯片，位于所述第二重新布线层远离所述第一半导体芯片的表面上，且与所述第二重新布线层电连接；
焊球凸块，位于所述第一重新布线层远离所述第一半导体芯片的表面上，且与所述第一重新布线层电连接；
第二塑封材料层，所述第二塑封材料层塑封于所述第二半导体芯片的外围及所述第二半导体芯片与所述第二重新布线层之间。
可选地，所述第一半导体芯片为裸芯片或封装芯片，所述第二半导体芯片为裸芯片或封装芯片。
可选地，所述裸芯片包括接触焊盘，所述裸芯片上形成有介质层，该介质层中形成有贯穿所述介质层的金属柱，该金属柱的一端与该接触焊盘连接，另一端与所述第一重新布线层或所述第二重新布线层连接；所述封装芯片包括接触焊盘，所述封装芯片上形成有焊料连接结构，该焊料连接结构包括金属柱与焊球，该金属柱的一端与该接触焊盘连接，另一端与该焊球连接，该焊球再与所述第一重新布线层或第二重新布线层连接。
可选地，所述第一重新布线层及所述第二重新布线层包括：布线介质层及位于所述布线介质层内的金属布线层；所述布线介质层的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合。
可选地，所述第一塑封材料层包括聚酰亚胺层、硅胶层及环氧树脂层中的一种或组合；所述第二塑封材料层包括聚酰亚胺层、硅胶层及环氧树脂层中的一种或组合。
可选地，所述焊球凸块的材料为铜、铝、镍、金、银、钛中的一种材料或两种以上材料的组合材料。
本发明还提供一种双层塑封的3D扇出型封装结构的制备方法，所述制备方法包括：
提供第一支撑基底，并于所述第一支撑基底上形成分离层；
于所述分离层上形成第二重新布线层；
于所述第二重新布线层上形成金属连接柱，所述金属连接柱与所述第二重新布线层电连接；
提供第一半导体芯片，并将其与所述第二重新布线层粘合；
于所述第二重新布线层的表面形成第一塑封材料层，所述第一塑封材料层填满所述第一半导体芯片与所述金属连接柱之间的间隙，并将所述第一半导体芯片及所述金属连接柱塑封；所述第一塑封材料层包括相对的第一表面及第二表面，所述第一塑封材料层的第二表面与所述第二重新布线层相接触，且所述第一塑封材料层的第一表面暴露出所述金属连接柱；
于所述第一塑封材料层的第一表面形成第一重新布线层，且所述第一重新布线层与所述第一半导体芯片及所述金属连接柱电连接；
于所述第一重新布线层远离所述第一半导体芯片的表面上形成焊球凸块，且使其与所述第一重新布线层电连接；
提供第二支撑基底，并将其粘合于所述第一重新布线层上；
去除所述第一支撑基底及所述分离层，以暴露出所述第二重新布线层；
提供第二半导体芯片，并将其电连接于所述第二重新布线层上；
于所述第二半导体芯片的外围及所述第二半导体芯片与所述第二重新布线层之间形成第二塑封材料层；
去除所述第二支撑基底。
可选地，所述第一支撑基底包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种，所述第二支撑基底包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种，所述分离层包括聚合物层或粘合胶层，所述聚合物层或粘合胶层首先采用旋涂工艺涂覆于所述支撑基底表面，然后采用紫外固化或热固化工艺使其固化成型。
可选地，所述第一重新布线层及所述第二重新布线层包括：布线介质层及位于所述布线介质层内的金属布线层；所述布线介质层的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合。
可选地，形成所述第一重新布线层及所述第二重新布线层的步骤包括：
采用化学气相沉积工艺或物理气相沉积工艺形成介质层，并对所述介质层进行刻蚀形成所述布线介质层；
采用化学气相沉积工艺、物理气相沉积工艺、溅射工艺、电镀工艺或化学镀工艺于所述布线介质层表面形成金属层，并对所述金属层进行刻蚀形成所述金属布线层，所述金属连接柱与所述金属布线层电连接。
可选地，所述第一半导体芯片为裸芯片或封装芯片，所述第二半导体芯片为裸芯片或封装芯片。
可选地，所述裸芯片包括接触焊盘，所述裸芯片上形成有介质层，该介质层中形成有贯穿所述介质层的金属柱，该金属柱的一端与该接触焊盘连接，另一端与所述第一重新布线层或所述第二重新布线层连接；所述封装芯片包括接触焊盘，所述封装芯片上形成有焊料连接结构，该焊料连接结构包括金属柱与焊球，该金属柱的一端与该接触焊盘连接，另一端与该焊球连接，该焊球再与所述第一重新布线层或第二重新布线层连接。
如上所述，本发明的双层塑封的3D扇出型封装结构及其制备方法，形成的双层塑封的3D扇出型封装结构在三维方向(即厚度方向)可封装两层扇出型晶圆，切割后形成的单个封装体沿三维方向具有两层半导体芯片，且通过设置第一重新布线层、金属连接柱及第二重新布线层实现对单个封装体中所有半导体芯片电信号的控制，从而在单个封装体中封装更多的芯片，提高扇出型晶圆级封装的整合性、同时减小封装体积；再者，将多个芯片封装于同一个封装体中，还可有效提高单个芯片的效能；最后，该制备方法还为在单个封装体中封装三层以上的扇出型晶圆提供可能。
附图说明
图1显示为本发明实施例一的双层塑封的3D扇出型封装结构的制备方法的流程示意图。
图2～图16显示为本发明实施例一的双层塑封的3D扇出型封装结构的制备方法中各步骤所呈现的结构示意图，其中图16还显示为本发明实施例二的双层塑封的3D扇出型封装结构的结构示意图。
元件标号说明
10 第一支撑基底
11、22 分离层
12 第二重新布线层
121、161 布线介质层
122、162 金属布线层
123 刻蚀窗口
13 金属连接柱
14 第一半导体芯片
141、191 接触焊盘
142 介质层
143、192 金属柱
15 第一塑封材料层
16 第一重新布线层
17 焊球凸块
18 第二支撑基底
19 第二半导体芯片
193 焊球
20 第二塑封材料层
21 粘接层
S1～S12 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可根据实际需要进行改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，本实施例提供一种双层塑封的3D扇出型封装结构的制备方法，采用该制备方法形成的双层塑封的3D扇出型封装结构在三维方向(即厚度方向)可封装两层扇出型晶圆，切割后形成的单个封装体沿三维方向具有两层半导体芯片，且通过设置第一重新布线层、金属连接柱及第二重新布线层实现对单个封装体中所有半导体芯片电信号的控制，从而在单个封装体中封装更多的芯片，提高扇出型晶圆级封装的整合性、同时减小封装体积；再者，将多个芯片封装于同一个封装体中，还可有效提高单个芯片的效能；最后，该制备方法还为在单个封装体中封装三层以上的扇出型晶圆提供可能。
具体地，如图2至图16示意出了本实施例中的双层塑封的3D扇出型封装结构的制备方法中各步骤所呈现的结构示意图。为便于理解，图示在各步骤的呈现过程中每层晶圆仅示出了一个芯片，但本领域技术人员可以理解，每层扇出型晶圆的芯片数量不至于一个，一般为若干个，即两个以上。
如图1至图3所示，首先进行步骤S1，提供第一支撑基底10(如图2所示)，并于所述第一支撑基底10上形成分离层11(如图3所示)。
如图2所示，作为示例，所述第一支撑基底10包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种。在本实施例中，所述第一支撑基底10选用为玻璃基底，所述玻璃基底成本较低，容易在其表面形成分离层11，且能降低后续的剥离工艺的难度。所述第一支撑基底10的形状可以为晶圆形、方形或其他任意所需形状，本实施例通过所述第一支撑基底10来防止后续制备过程中半导体芯片发生破裂、翘曲、断裂等问题。
如图3所示，所述分离层11在后续工艺中作为后续形成的第二重新布线层12及位于所述第二重新布线层12上的其他结构与所述第一支撑基底10之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述第二重新布线层12具有一定的结合力，以保证所述第二重新布线层12在后续工艺中不会产生移动等情况，另外，其与所述第一支撑基底10亦应具有较强的结合力，一般来说，其与所述第一支撑基底10的结合力需要大于与所述第二重新布线层12的结合力。作为示例，所述分离层11包括聚合物层或粘合胶层，所述聚合物层或粘合胶层首先采用旋涂工艺涂覆于所述第一支撑基底10表面，然后采用紫外固化或热固化工艺使其固化成型。
在本实施例中，所述聚合物层包括LTHC光热转换层，后续在剥离所述第一支撑基底10时，可以基于激光对LTHC光热转换层进行加热，以使所述第二重新布线层12及所述第一支撑基底10自所述LTHC光热转换层处相互分离。
如图1及图4所示，然后进行步骤S2，于所述分离层11上形成第二重新布线层12。
如图4所示，作为示例，所述第二重新布线层12包括布线介质层121及位于所述布线介质层121内的金属布线层122；所述布线介质层121的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层122的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合。
作为示例，形成所述第二重新布线层12包括以下步骤：首先采用化学气相沉积工艺或物理气相沉积工艺于所述分离层11表面上形成介质层，并对所述介质层进行刻蚀形成所述布线介质层121；然后采用化学气相沉积工艺、物理气相沉积工艺、溅射工艺、电镀工艺或化学镀工艺于所述布线介质层121表面形成金属层，并对所述金属层进行刻蚀形成金属布线层122。这里需要说明的是，所述布线介质层121及所述金属布线层122的材料、层数及分布形貌，可根据半导体芯片的具体情况进行设置，在此不作限制。
如图1及图5所示，接着进行步骤S3，于所述第二重新布线层12上形成金属连接柱13，所述金属连接柱13与所述第二重新布线层12电连接。
如图5所示，作为示例，当所述第二重新布线层12包括布线介质层121及位于所述布线介质层121内的金属布线层122时，所述金属连接柱13通过与所述金属布线层122接触，从而实现与所述第二重新布线层12的电连接。
作为示例，所述金属连接柱13包括金线、银线、铜线及铝线中的一种或组合；所述金属连接柱13还可包括金柱、银柱、铜柱及铝柱中的一种或组合；形成所述金属连接柱13的方法包括焊线、电镀及化学镀中的一种或组合。
具体的，所述金属连接柱13可采用铜线，通过焊线工艺，如热压焊线工艺、超声波焊线工艺及热压超声波焊线工艺中的一种或组合制备，所述金属连接柱13的种类及制备方法也可根据需要进行选择，此处不作限制。
.如图1及图6所示，接着进行步骤S4，提供第一半导体芯片14，并将其与所述第二重新布线层12粘合。
作为示例，不限制所述第一半导体芯片14的形式，即所述第一半导体芯片14可以为没有封装的裸芯片或封装芯片，且在该层扇出型晶圆中，所述第一半导体芯片14的形式可以相同也可以不同，具体根据实际需要进行设置。如图6所示，所述第一半导体芯片14为裸芯片，所述裸芯片包括接触焊盘141，所述裸芯片上形成有介质层142，该介质层142中形成有贯穿所述介质层142的金属柱143，该金属柱143的一端与该接触焊盘141连接，另一端与后续形成的第一重新布线层16连接。
如图6所示，作为示例，可通过粘接层21实现所述第一半导体芯片14与所述第二重新布线层12粘合，以保证所述第一半导体芯片14在后续工艺中及使用过程中不会产生移动。所述粘接层21的材料可以选择双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等，但也不限于此，只要该粘接层21具有所需的粘合性能即可。
如图1及图7、图8所示，接着进行步骤S5，于所述第二重新布线层12的表面形成第一塑封材料层15，所述第一塑封材料层15填满所述第一半导体芯片14与所述金属连接柱13之间的间隙，并将所述第一半导体芯片14及所述金属连接柱13塑封；所述第一塑封材料层15包括相对的第一表面及第二表面，所述第一塑封材料层15的第二表面与所述第二重新布线层12相接触，且所述第一塑封材料层15的第一表面暴露出所述金属连接柱13。
作为示例，所述第一塑封材料层15包括聚酰亚胺层、硅胶层及环氧树脂层中的一种或组合；形成所述第一塑封材料层15的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种。
具体地，先于所述第二重新布线层12的表面形成一层第一塑封材料层15(如图7所示)，然后采用研磨或抛光的方法作用于所述第一塑封材料层15的上表面，以提供平整的所述第一塑封材料层15(如图8所示)，提高产品质量。
在另一示例中，还可根据所述金属连接柱13的高度形成所述第一塑封材料层15，使得形成的所述第一塑封材料层15的高度刚好与所述金属连接柱13的高度相同，即所述第一塑封材料层15的第一表面与所述金属连接柱13的表面相平齐。这样就可以省去对所述第一塑封材料层15进行研磨的步骤，从而简化了工艺步骤。
如图1及图9所示，接着进行步骤S6，于所述第一塑封材料层15的第一表面形成第一重新布线层16，且所述第一重新布线层16与所述第一半导体芯片14及所述金属连接柱13电连接。经过该步骤以后，所述第一半导体芯片14的电信号实现由所述第一重新布线层16控制，后续形成的第二半导体芯片19的电信号通过所述第二重新布线层12及金属连接柱13实现由所述第一重新布线层16控制，即所述第一半导体芯片14及后续形成的第二半导体芯片19均由所述第一重新布线层16控制。
如图9所示，作为示例，所述第一重新布线层16包括布线介质层161及位于所述布线介质层161内的金属布线层162；所述布线介质层161的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层162的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合。
作为示例，形成所述第一重新布线层16包括以下步骤：首先采用化学气相沉积工艺或物理气相沉积工艺于所述第一塑封材料层15表面上形成介质层，并对所述介质层进行刻蚀形成所述布线介质层161；然后采用化学气相沉积工艺、物理气相沉积工艺、溅射工艺、电镀工艺或化学镀工艺于所述布线介质层161表面形成金属层，并对所述金属层进行刻蚀形成金属布线层162。这里需要说明的是，所述布线介质层161及所述金属布线层162的材料、层数及分布形貌，可根据半导体芯片的具体情况进行设置，在此不作限制。
如图1及图10所示，接着进行步骤S7，于所述第一重新布线层16远离所述第一半导体芯片14的表面上形成焊球凸块17，且使其与所述第一重新布线层16电连接。
作为示例，所述焊球凸块17的材料为铜、铝、镍、金、银、钛中的一种材料或两种以上材料的组合材料，可以通过植球回流工艺形成所述焊球凸块17。
如图1及图11所示，接着进行步骤S8，提供第二支撑基底18，并将其粘合于所述第一重新布线层16上。
如图11所示，作为示例，所述第二支撑基底18包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种。在本实施例中，所述第二支撑基底18选用为玻璃基底，所述玻璃基底成本较低，容易在其表面形成分离层22，且能降低后续的剥离工艺的难度。所述第二支撑基底18的形状可以为晶圆形、方形或其他任意所需形状，本实施例通过所述第二支撑基底18来防止后续制备过程中半导体芯片发生破裂、翘曲、断裂等问题。
如图11所示，作为示例，可以通过在所述第二支撑基底18与所述第一重新布线层16之间设置分离层22实现两者的粘合。作为示例，所述分离层22包括聚合物层或粘合胶层。
如图1及图12所示，接着进行步骤S9，去除所述第一支撑基底10及所述分离层11，以暴露出所述第二重新布线层12。
作为示例，当所述分离层11包括粘合胶层时，可采用曝光方法使所述粘合胶降低粘性，以实现其与第二重新布线层12的分离；当所述分离层11包括LTHC光热转换层时，基于激光对所述LTHC光热转换层进行加热，以使所述第二重新布线层12及所述第一支撑基底10自所述LTHC光热转换层处相互分离。
如图1及图13、图14所示，接着进行步骤S10，提供第二半导体芯片19，并将其电连接于所述第二重新布线层12上。经过该步骤以后，所述第二半导体芯片19与所述第二重新布线层12电连接，所述第二重新布线层12通过所述金属连接柱13与所述第一重新布线层16电连接，从而实现所述第一重新布线层16与所述第二重新布线层12的电连。
作为示例，不限制所述第二半导体芯片19的形式，即所述第二半导体芯片19可以为没有封装的裸芯片或封装芯片。且在该层扇出型晶圆中，所述第二半导体芯片19的形式可以相同也可以不同，具体根据实际需要进行设置。如图14所示，所述第二半导体芯片19为封装芯片，所述封装芯片包括接触焊盘191，所述封装芯片上形成有焊料连接结构，该焊料连接结构包括金属柱192与焊球193，该金属柱192的一端与该接触焊盘191连接，另一端与该焊球193连接，该焊球193再与所述第二重新布线层12连接。如图13所示，先采用激光刻蚀例如红外激光刻蚀所述第二重新布线层12中的布线介质层121形成刻蚀窗口123，该刻蚀窗口123裸露出金属布线层122；如图14所示，然后通过所述焊球193实现所述第二半导体芯片19与所述第二重新布线层12的电连接。
如图1及图15所示，接着进行步骤S11，于所述第二半导体芯片19的外围及所述第二半导体芯片19与所述第二重新布线层12之间形成第二塑封材料层20。设置该第二塑封材料层20，并使其形成于第二半导体芯片19的外围及底部，可对第二半导体芯片19实现封装保护的同时还可将第二半导体芯片19上焊料连接结构与第二重新布线层12之间的间隙进行填补密封，从而提高封装质量及封装强度，且仅需一步塑封工艺即可实现，工艺简单。
作为示例，所述第二塑封材料层20包括聚酰亚胺层、硅胶层及环氧树脂层中的一种或组合；形成所述第二塑封材料层20的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种。
如图1及图16所示，最后进行步骤S12，去除所述第二支撑基底18。
作为示例，当所述第二支撑基底18与所述第一重新布线层16之间通过所述分离层22粘合；第一种情况，所述分离层22包括粘合胶层时，可采用曝光方法使所述粘合胶降低粘性，以实现其与第一重新布线层16的分离；当所述分离层22包括LTHC光热转换层时，基于激光对所述LTHC光热转换层进行加热，以使所述第一重新布线层16及所述第二支撑基底18自所述LTHC光热转换层处相互分离。
实施例二
本实施例提供一种双层塑封的3D扇出型封装结构，该封装结构可以采用上述实施例一的制备方法制得，但不限于实施例一所述的制备方法，只要能形成本双层塑封的3D扇出型封装结构即可。该双层塑封的3D扇出型封装结构所能达到的有益效果可请参见实施例一，以下不再赘述。
如图16所示，所述双层塑封的3D扇出型封装结构包括：
第一半导体芯片14；
第一塑封材料层15，包括相对的第一表面及第二表面，所述第一塑封材料层15塑封于所述第一半导体芯片14的外围；
金属连接柱13，位于所述第一塑封材料层15内，且上下贯通所述第一塑封材料层15；
第一重新布线层16，位于所述第一塑封材料层15的第一表面上，且与所述第一半导体芯片14及所述金属连接柱13电连接；
第二重新布线层12，位于所述第一塑封材料15的第二表面上，与所述金属连接柱13电连接，以通过所述金属连接柱13实现所述第一重新布线层16与所述第二重新布线层12电连接，所述第一半导体芯片14与所述第二重新布线层12粘合；
第二半导体芯片19，位于所述第二重新布线层12远离所述第一半导体芯片14的表面上，且与所述第二重新布线层12电连接；
焊球凸块17，位于所述第一重新布线层16远离所述第一半导体芯片14的表面上，且与所述第一重新布线层16电连接；
第二塑封材料层21，塑封于所述第二半导体芯片19的外围及所述第二半导体芯片19与所述第二重新布线层12之间。
作为示例，所述第一半导体芯片14为裸芯片或封装芯片，所述第二半导体芯片19为裸芯片或封装芯片。如图16所示，所述第一半导体芯片14为裸芯片，所述第二半导体芯片19为封装芯片。进一步地，所述裸芯片包括接触焊盘141，所述裸芯片上形成有介质层142，该介质层142中形成有贯穿所述介质层142的金属柱143，该金属柱143的一端与该接触焊盘141连接，另一端与所述第一重新布线层16连接；所述封装芯片包括接触焊盘191，所述封装芯片上形成有焊料连接结构，该焊料连接结构包括金属柱192与焊球193，该金属柱192的一端与该接触焊盘191连接，另一端与该焊球193连接，该焊球193再与所述第二重新布线层12连接。
作为示例，所述第一重新布线层16及所述第二重新布线层12包括：布线介质层121、161及位于所述布线介质层121、161内的金属布线层122、162；所述布线介质层121、161的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层122、162的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合。
作为示例，所述第一塑封材料层15包括聚酰亚胺层、硅胶层及环氧树脂层中的一种或组合；所述第二塑封材料层20包括聚酰亚胺层、硅胶层及环氧树脂层中的一种或组合。
作为示例，所述焊球凸块17的材料为铜、铝、镍、金、银、钛中的一种材料或两种以上材料的组合材料。
综上所述，本发明提出一种双层塑封的3D扇出型封装结构及其制备方法，形成的双层塑封的3D扇出型封装结构在三维方向(即厚度方向)可封装两层扇出型晶圆，切割后形成的单个封装体沿三维方向具有两层半导体芯片，且通过设置第一重新布线层、金属连接柱及第二重新布线层实现对单个封装体中所有半导体芯片电信号的控制，从而在单个封装体中封装更多的芯片，提高扇出型晶圆级封装的整合性、同时减小封装体积；再者，将多个芯片封装于同一个封装体中，还可有效提高单个芯片的效能；最后，该制备方法还为在单个封装体中封装三层以上的扇出型晶圆提供可能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种双层塑封的3D扇出型封装结构，其特征在于，所述封装结构包括：
第一半导体芯片；
第一塑封材料层，包括相对的第一表面及第二表面，所述第一塑封材料层塑封于所述第一半导体芯片的外围；
金属连接柱，位于所述第一塑封材料层内，且上下贯通所述第一塑封材料层；
第一重新布线层，位于所述第一塑封材料层的第一表面上，且与所述第一半导体芯片及所述金属连接柱电连接；
第二重新布线层，位于所述第一塑封材料的第二表面上，与所述金属连接柱电连接，以通过所述金属连接柱实现所述第一重新布线层与所述第二重新布线层电连接，所述第一半导体芯片与所述第二重新布线层粘合；
第二半导体芯片，位于所述第二重新布线层远离所述第一半导体芯片的表面上，且与所述第二重新布线层电连接；
焊球凸块，位于所述第一重新布线层远离所述第一半导体芯片的表面上，且与所述第一重新布线层电连接；
第二塑封材料层，塑封于所述第二半导体芯片的外围及所述第二半导体芯片与所述第二重新布线层之间。
2.根据权利要求1所述的双层塑封的3D扇出型封装结构，其特征在于：所述第一半导体芯片为裸芯片或封装芯片，所述第二半导体芯片为裸芯片或封装芯片。
3.根据权利要求2所述的双层塑封的3D扇出型封装结构，其特征在于：所述裸芯片包括接触焊盘，所述裸芯片上形成有介质层，该介质层中形成有贯穿所述介质层的金属柱，该金属柱的一端与该接触焊盘连接，另一端与所述第一重新布线层或所述第二重新布线层连接；所述封装芯片包括接触焊盘，所述封装芯片上形成有焊料连接结构，该焊料连接结构包括金属柱与焊球，该金属柱的一端与该接触焊盘连接，另一端与该焊球连接，该焊球再与所述第一重新布线层或第二重新布线层连接。
4.根据权利要求1所述的双层塑封的3D扇出型封装结构，其特征在于，所述第一重新布线层及所述第二重新布线层包括：布线介质层及位于所述布线介质层内的金属布线层；所述布线介质层的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合。
5.根据权利要求1所述的双层塑封的3D扇出型封装结构，其特征在于：所述第一塑封材料层包括聚酰亚胺层、硅胶层及环氧树脂层中的一种或组合；所述第二塑封材料层包括聚酰亚胺层、硅胶层及环氧树脂层中的一种或组合。
6.根据权利要求1所述的双层塑封的3D扇出型封装结构，其特征在于：所述焊球凸块的材料为铜、铝、镍、金、银、钛中的一种材料或两种以上材料的组合材料。
7.一种双层塑封的3D扇出型封装结构的制备方法，其特征在于，所述制备方法包括：
提供第一支撑基底，并于所述第一支撑基底上形成分离层；
于所述分离层上形成第二重新布线层；
于所述第二重新布线层上形成金属连接柱，所述金属连接柱与所述第二重新布线层电连接；
提供第一半导体芯片，并将其与所述第二重新布线层粘合；
于所述第二重新布线层的表面形成第一塑封材料层，所述第一塑封材料层填满所述第一半导体芯片与所述金属连接柱之间的间隙，并将所述第一半导体芯片及所述金属连接柱塑封；所述第一塑封材料层包括相对的第一表面及第二表面，所述第一塑封材料层的第二表面与所述第二重新布线层相接触，且所述第一塑封材料层的第一表面暴露出所述金属连接柱；
于所述第一塑封材料层的第一表面形成第一重新布线层，且所述第一重新布线层与所述第一半导体芯片及所述金属连接柱电连接；
于所述第一重新布线层远离所述第一半导体芯片的表面上形成焊球凸块，且使其与所述第一重新布线层电连接；
提供第二支撑基底，并将其粘合于所述第一重新布线层上；
去除所述第一支撑基底及所述分离层，以暴露出所述第二重新布线层；
提供第二半导体芯片，并将其电连接于所述第二重新布线层上；
于所述第二半导体芯片的外围及所述第二半导体芯片与所述第二重新布线层之间形成第二塑封材料层；
去除所述第二支撑基底。
8.根据权利要求7所述的双层塑封的3D扇出型封装结构的制备方法，其特征在于：所述第一支撑基底包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种，所述第二支撑基底包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种，所述分离层包括聚合物层或粘合胶层，所述聚合物层或粘合胶层首先采用旋涂工艺涂覆于所述支撑基底表面，然后采用紫外固化或热固化工艺使其固化成型。
9.根据权利要求7所述的双层塑封的3D扇出型封装结构的制备方法，其特征在于：所述第一重新布线层及所述第二重新布线层包括：布线介质层及位于所述布线介质层内的金属布线层；所述布线介质层的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合。
10.根据权利要求9所述的双层塑封的3D扇出型封装结构的制备方法，其特征在于，形成所述第一重新布线层及所述第二重新布线层的步骤包括：
采用化学气相沉积工艺或物理气相沉积工艺形成介质层，并对所述介质层进行刻蚀形成所述布线介质层；
采用化学气相沉积工艺、物理气相沉积工艺、溅射工艺、电镀工艺或化学镀工艺于所述布线介质层表面形成金属层，并对所述金属层进行刻蚀形成所述金属布线层，所述金属连接柱与所述金属布线层电连接。
11.根据权利要求7所述的双层塑封的3D扇出型封装结构的制备方法，其特征在于：所述第一半导体芯片为裸芯片或封装芯片，所述第二半导体芯片为裸芯片或封装芯片。
12.根据权利要求11所述的双层塑封的3D扇出型封装结构的制备方法，其特征在于：所述裸芯片包括接触焊盘，所述裸芯片上形成有介质层，该介质层中形成有贯穿所述介质层的金属柱，该金属柱的一端与该接触焊盘连接，另一端与所述第一重新布线层或所述第二重新布线层连接；所述封装芯片包括接触焊盘，所述封装芯片上形成有焊料连接结构，该焊料连接结构包括金属柱与焊球，该金属柱的一端与该接触焊盘连接，另一端与该焊球连接，该焊球再与所述第一重新布线层或第二重新布线层连接。
CN202110194210.9A 2021-02-20 2021-02-20 双层塑封的3d扇出型封装结构及其封装方法 Pending CN114975409A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110194210.9A CN114975409A (zh) 2021-02-20 2021-02-20 双层塑封的3d扇出型封装结构及其封装方法
US17/564,124 US20220271009A1 (en) 2021-02-20 2021-12-28 Double-layer packaged 3d fan-out packaging structure and method making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110194210.9A CN114975409A (zh) 2021-02-20 2021-02-20 双层塑封的3d扇出型封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN114975409A true CN114975409A (zh) 2022-08-30

Family

ID=82954640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110194210.9A Pending CN114975409A (zh) 2021-02-20 2021-02-20 双层塑封的3d扇出型封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN114975409A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024051237A1 (zh) * 2022-09-07 2024-03-14 盛合晶微半导体(江阴)有限公司 芯片封装结构及制备方法
WO2024086970A1 (zh) * 2022-10-24 2024-05-02 广东省科学院半导体研究所 扇出型封装结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024051237A1 (zh) * 2022-09-07 2024-03-14 盛合晶微半导体(江阴)有限公司 芯片封装结构及制备方法
WO2024086970A1 (zh) * 2022-10-24 2024-05-02 广东省科学院半导体研究所 扇出型封装结构及其制备方法

Similar Documents

Publication Publication Date Title
US10056350B2 (en) Fan-out package structure, and manufacturing method thereof
US10276545B1 (en) Semiconductor package and manufacturing method thereof
CN215069984U (zh) 双层堆叠的3d扇出型封装结构
WO2017041519A1 (zh) 一种芯片封装方法
WO2017049928A1 (zh) 一种芯片封装结构及封装方法
CN215069985U (zh) 三维堆叠的扇出型封装结构
CN111883521B (zh) 多芯片3d封装结构及其制作方法
CN109285828B (zh) 具有空气腔的扇出型天线封装结构及其制备方法
CN114093861A (zh) 三维扇出型集成封装结构及其封装方法和无线耳机
CN114975409A (zh) 双层塑封的3d扇出型封装结构及其封装方法
CN110957284A (zh) 芯片的三维封装结构及其封装方法
CN110148588B (zh) 一种扇出型天线封装结构及其封装方法
CN110148587B (zh) 扇出型天线封装结构及封装方法
CN111029263A (zh) 晶圆级sip模组结构及其制备方法
CN113130414A (zh) 晶圆级3d封装结构及其制备方法
US11735564B2 (en) Three-dimensional chip packaging structure and method thereof
CN215069986U (zh) 双层塑封的3d扇出型封装结构
CN209804638U (zh) 扇出型天线封装结构
CN210182380U (zh) 半导体封装结构
CN210224005U (zh) 一种扇出型天线封装结构
CN108962766B (zh) 封装结构及其形成方法
CN111785647A (zh) 晶圆级芯片封装结构及其制备方法
CN114975410A (zh) 双层堆叠的3d扇出型封装结构及其封装方法
CN114975408A (zh) 三维堆叠的扇出型封装结构及其封装方法
CN210722993U (zh) 芯片的三维封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination