CN110148587B - 扇出型天线封装结构及封装方法 - Google Patents

扇出型天线封装结构及封装方法 Download PDF

Info

Publication number
CN110148587B
CN110148587B CN201910493232.8A CN201910493232A CN110148587B CN 110148587 B CN110148587 B CN 110148587B CN 201910493232 A CN201910493232 A CN 201910493232A CN 110148587 B CN110148587 B CN 110148587B
Authority
CN
China
Prior art keywords
layer
antenna
plastic
conductive
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910493232.8A
Other languages
English (en)
Other versions
CN110148587A (zh
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN201910493232.8A priority Critical patent/CN110148587B/zh
Publication of CN110148587A publication Critical patent/CN110148587A/zh
Application granted granted Critical
Publication of CN110148587B publication Critical patent/CN110148587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种扇出型天线封装结构及封装方法，该封装结构包括依次堆叠的第一塑封层、再布线层、第二塑封层、第一天线层、聚合物层、第三塑封层、第二天线层，并包括至少一裸片、至少一导电柱、至少一天线接口裸片、至少一通孔及至少一导电部，其中，裸片位于第一塑封层中，且裸片的焊盘与再布线层连接；导电柱位于第二塑封层中，上下两端分别连接第一天线层与再布线层；聚合物层包覆第一天线层；天线接口裸片装设于聚合物层上且侧面被第三塑封层包围。本发明可实现两层或多层天线层的整合，不仅提高了制程结构的整合性，有利于缩小封装尺寸，还可以通过多层天线复合提高天线效率及性能，同时，采用玻璃接口来做天线的接口可以降低天线损耗。

Description

扇出型天线封装结构及封装方法
技术领域
本发明属于集成电路封装领域，涉及一种扇出型天线封装结构及封装方法。
背景技术
随着人们对更低的制造成本和更小的物理尺寸下实现更强大的功能、更好的性能以及更高的能源效率的需求，扇出晶圆级封装(Fan-Out Wafer Level Packaging，简称FOWLP)技术已成为满足移动和网络应用电子设备需求的最有希望的技术之一。
现有的天线封装结构通常是将天线直接制作于电路板的表面，这种做法会让天线占据额外的电路板面积，整合性较差，且成本较高。对于各种电子装置而言，使用较大的电路板即表示较大体积的电子装置。但是，这些电子装置设计与发展的主要目的是为了让使用者能够便于携带，因此，如何减少天线所占电路板的面积，提高天线封装结构的整合性能，将是这些电子装置所需克服的问题。另外，现有的天线封装多为单层结构，其天线效率较低，已不足以满足对天线性能日益提高的需求。
因此，如何提供一种新的天线封装结构及其封装方法，以提高制程结构整合性及效率、缩小封装尺寸、降低生产成本，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型天线封装结构及封装方法，用于解决现有技术中天线封装结构的制程结构整合性低、天线效率低、结构尺寸大、生产成本高的问题。
为实现上述目的及其他相关目的，本发明提供一种扇出型天线封装结构的封装方法，包括以下步骤：
提供一载体，形成粘附层于所述载体上；
提供至少一裸片，将所述裸片具有焊盘的一面粘附于所述粘附层上；
形成第一塑封层于所述粘附层上，所述裸片包覆于所述第一塑封层中；
去除所述载体及所述粘附层；
形成再布线层于所述第一塑封层被去除所述粘附层的一面，所述再布线层的导电线路与所述焊盘连接；
形成至少一导电柱于所述再布线层上，所述导电柱与所述再布线层电性的导电线路连接；
形成第二塑封层于所述再布线层上，所述导电柱包覆于所述第二塑封层中；
减薄所述第二塑封层，并使所述第二塑封层与所述导电柱的顶面齐平；
形成第一天线层于所述第二塑封层上，所述第一天线层与所述导电柱连接；
形成聚合物层于所述第二塑封层上，所述第一天线层包覆于所述聚合物层中；
提供至少一天线接口裸片，将所述天线接口裸片装设于所述聚合物层上；
形成第三塑封层于所述聚合物层上，所述第三塑封层包围所述天线接口裸片的侧面；
形成第二天线层于所述天线接口裸片上；
形成至少一通孔于所述第一塑封层中，所述通孔暴露出所述再布线层的导电线路；
形成至少一导电部于所述通孔中，所述导电部与所述再布线层的导电线路连接。
可选地，所述天线接口裸片的材质包括玻璃。
可选地，所述接口天线裸片与所述第一天线层在垂直方向上至少部分相对。
可选地，所述第二天线层包括微带天线。
可选地，采用引线键合法形成所述导电柱。
可选地，所述聚合物层的材质包括聚酰亚胺。
可选地，通过植球法形成所述导电部。
可选地，所述粘附层包括热固化胶带、紫外线固化胶带、热固化聚合物膜及紫外线固化聚合物膜中的至少一种。
可选地，所述第一塑封层、第二塑封层及所述第三塑封层的材质包括环氧树脂、硅胶、聚酰亚胺中的至少一种。
可选地，交替形成介质层及导电线路层至少一次，以得到所述再布线层。
本发明还提供一种扇出型天线封装结构，包括：
第一塑封层；
再布线层，位于所述第一塑封层上；
至少一裸片，位于所述第一塑封层中，且所述裸片的焊盘与所述再布线层的导电线路连接；
第二塑封层，位于所述再布线层上；
第一天线层，位于所述第二塑封层上；
至少一导电柱，位于所述第二塑封层中，所述导电柱的顶端连接于所述第一天线层，所述导电柱的底端连接于所述再布线层的导电线路；
聚合物层，位于所述第二塑封层上，并包覆所述第一天线层；
至少一天线接口裸片，装设于所述聚合物层上；
第三塑封层，位于所述聚合物层上，并包围所述天线接口裸片的侧面；
第二天线层，位于所述天线接口裸片上；
至少一通孔，位于所述第一塑封层中，所述通孔暴露出所述再布线层的导电线路；
至少一导电部，位于所述通孔中，所述导电部与所述再布线层的导电线路连接。
可选地，所述天线接口裸片的材质包括玻璃。
可选地，所述接口天线裸片与所述第一天线层在垂直方向上至少部分相对。
可选地，所述第二天线层包括微带天线。
可选地，所述聚合物层的材质包括聚酰亚胺。
可选地，所述导电部包括导电焊球。
可选地，所述第一塑封层、第二塑封层及所述第三塑封层的材质包括环氧树脂、硅胶、聚酰亚胺中的至少一种。
可选地，所述再布线层包括至少一层介质层及至少一层导电线路层。
如上所述，本发明的扇出型天线封装结构及封装方法可实现两层或多层天线层的整合，不仅提高了制程结构的整合性，有利于缩小封装尺寸，还可以通过多层天线复合提高天线效率及性能，同时，采用玻璃接口来做天线的接口可以降低天线损耗，在半导体封装领域具有广泛的应用前景。
附图说明
图1显示为本发明的扇出型天线封装结构的封装方法的工艺流程图。
图2显示为本发明的扇出型天线封装结构的封装方法形成粘附层于所述载体上的示意图。
图3显示为本发明的扇出型天线封装结构的封装方法将所述裸片具有焊盘的一面粘附于所述粘附层上的示意图。
图4显示为本发明的扇出型天线封装结构的封装方法形成第一塑封层于所述粘附层上的示意图。
图5显示为本发明的扇出型天线封装结构的封装方法去除所述载体及所述粘附层的示意图。
图6显示为本发明的扇出型天线封装结构的封装方法形成再布线层于所述第一塑封层被去除所述粘附层的一面的示意图。
图7显示为本发明的扇出型天线封装结构的封装方法形成至少一导电柱于所述再布线层上的示意图。
图8显示为本发明的扇出型天线封装结构的封装方法形成第二塑封层于所述再布线层上的示意图。
图9显示为本发明的扇出型天线封装结构的封装方法减薄所述第二塑封层的示意图。
图10显示为本发明的扇出型天线封装结构的封装方法形成第一天线层于所述第二塑封层上的示意图。
图11显示为本发明的扇出型天线封装结构的封装方法形成聚合物层于所述第二塑封层上的示意图。
图12显示为本发明的扇出型天线封装结构的封装方法将所述天线接口裸片装设于所述聚合物层上的示意图。
图13显示为本发明的扇出型天线封装结构的封装方法形成第三塑封层于所述聚合物层上的示意图。
图14显示为本发明的扇出型天线封装结构的封装方法减薄所述第三塑封层的示意图。
图15显示为本发明的扇出型天线封装结构的封装方法形成第二天线层于所述第三塑封层上的示意图。
图16显示为本发明的扇出型天线封装结构的封装方法形成至少一通孔于所述第一塑封层中的示意图。
图17显示为本发明的扇出型天线封装结构的封装方法形成至少一导电部于所述通孔中的示意图。
元件标号说明
1 载体
2 粘附层
3 裸片
4 焊盘
5 第一塑封层
6 再布线层
601 介质层
602 导电线路层
7 导电柱
8 第二塑封层
9 第一天线层
10 聚合物层
11 天线接口裸片
12 第三塑封层
13 第二天线层
14 通孔
15 导电部
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图17。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例中提供一种扇出型天线封装结构的封装方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：
请参阅图2，执行步骤S1：提供一载体1，形成粘附层2于所述载体上。
具体的，所述载体1用于为后续制作粘附层2、裸片3、第一塑封层5提供刚性支撑，防止裸片开裂、翘曲、断裂等。载体的形状可以是晶片状、面板状和任何其他需要的形状。载体的材质包括但不限于玻璃、金属、半导体、聚合物、陶瓷等。
所述粘附层2作为后续制作的裸片3、第一塑封层5与所述载体1之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述裸片3、第一塑封层5具有一定的结合力，以保证所述裸片3在后续工艺中不会产生移动等情况，另外，其与所述载体1亦具有较强的结合力，一般来说，其与所述载体1的结合力需要大于与所述裸片3、第一塑封层5的结合力。
作为示例，所述粘附层2的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等。所述胶带可选用热固化胶带、紫外线(UV)固化胶带或其它类型胶带，其中，热固化胶带成本较为便宜。本实施例中，优选采用UV固化胶带，其在常规状态下具有较高粘接力，经过UV光照射后粘接力急剧下降，很容易被剥离。在其它实施例中，所述粘附层2也可选用物理气相沉积法或化学气相沉积法制得的聚合物膜，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等，所述聚合物膜可采用热固化型、紫外线固化型。此外，在后续分离所述载体1时，还可采用湿法腐蚀、化学机械研磨等方法去除所述粘附层2。
请参阅图3，执行步骤S2：提供至少一裸片3，将所述裸片3具有焊盘4的一面粘附于所述粘附层上。
作为示例，可在晶圆背面进行金属贴膜(Die Attach Film，简称DAF)或金属胶水涂敷，然后切割(dice)、拾取(pick)及放置(place)，将切割好的裸片3暂时粘合在所述载体1上。贴膜(Attach Film)可以是应用键合工具的UV胶带材料。贴膜时，裸片或部件应正面(具有焊盘的一面)朝上。
请参阅图4，执行步骤S3：形成第一塑封层5于所述粘附层2上，所述裸片3包覆于所述第一塑封层中。
作为示例，所述第一塑封层5可选用热固性材料，其材质包括但不限于环氧树脂、硅胶、聚酰亚胺中的至少一种。形成所述第一塑封层5的方法包括但不限于包括压缩成型(compressive molding)、传递模塑成型(transfer molding)、液封成型(liquidencapsulant molding)、真空层压(vacuum lamination)、旋涂(spin coating)或其他合适的方法。
例如，传递模塑成形(transfer molding)是塑料的成形方法之一，它是将闭合后的金属模型加热，从细管浇口压入熔融状树脂使之硬化成形的方法，较压缩成形的成形精度高，并可生成非常复杂形状的成形品。而且在一处装入树脂进行一次操作可以同时在连通的金属模中取得数个成形品。这一成形方法主要用于酚醛树脂、尿素树脂、密胺、环氧树脂与聚酯等热固性树脂的成形，所以也称之为热固性树脂的注压成形。
请参阅图5，执行步骤S4：去除所述载体1及所述粘附层2。
作为示例，去除所述载体1及所述粘附层2的方法包括但不限于化学腐蚀、机械剥离、机械研磨、热烘烤、紫外光照射、激光烧蚀、化学机械抛光及湿法剥离中的至少一种。例如，若所述粘附层2采用UV胶带，则可首先采用紫外光照射使所述UV胶带粘性降低，然后通过撕离的方式使所述载体1及所述粘附层2脱离所述裸片3级所述第一塑封层5，相对于减薄工艺，如研磨、腐蚀等来说，这种分离方法更为简单，易于操作，可以大大降低工艺成本。
请参阅图6，执行步骤S5：形成再布线层6于所述第一塑封层5被去除所述粘附层的一面，所述再布线层6的导电线路与所述焊盘4连接。
作为示例，制作所述再布线层包括交替进行如下步骤至少一次：采用化学气相沉积工艺或物理气相沉积工艺于所述第一塑封层5上形成介质层，并对所述介质层进行刻蚀形成图形化的介质层601；采用物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于图形化的介质层601表面形成金属层，并对所述金属层进行刻蚀形成图形化的导电线路层602。所述介质层的材料包括但不限于环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述导电线路层的材料包括但不限于铜、铝、镍、金、银、钛中的一种或两种以上组合。
作为示例，所述再布线层6包括至少一层图形化的介质层601及至少一层图形化的导电线路层602。也就是说，所述再布线层可以包括依次层叠的多个介质层601以及多个导电线路层602，依据连线需求，通过对各介质层进行图形化或者制作通孔实现各层导电线路层之间的互连，以实现不同功能的连线需求。
请参阅图7，执行步骤S6：形成至少一导电柱7于所述再布线层上，所述导电柱7与所述再布线层6的导电线路连接。
作为示例，采用引线键合法(Wire Bond)形成所述导电柱7。引线键合也叫打线，是用焊线机(也称压焊台)将金属丝线(如铝、金、铜、银等)固定在基座和芯片上。
请参阅图8，执行步骤S7：形成第二塑封层8于所述再布线层上，所述导电柱包覆于所述第二塑封层中。
作为示例，所述第二塑封层8可选用热固性材料，其材质包括但不限于环氧树脂、硅胶、聚酰亚胺中的至少一种。形成所述第二塑封层8的方法包括但不限于包括压缩成型(compressive molding)、传递模塑成型(transfer molding)、液封成型(liquidencapsulant molding)、真空层压(vacuum lamination)、旋涂(spin coating)或其他合适的方法。
请参阅图9，执行步骤S8：通过研磨或其它方法减薄所述第二塑封层8，同时对所述导电柱7的顶端部分也一并研磨，使所述第二塑封层8与所述导电柱7的顶面齐平。
请参阅图10，执行步骤S9：形成第一天线层9于所述第二塑封层8上，所述第一天线层9与所述导电柱7连接。
作为示例，可以采用沉积工艺及刻蚀工艺形成所述第一天线层9，还可以采用金属剥离工艺(lift-off)制作所述第一天线层9。所述第一天线层9可包含一个或多个天线结构。
请参阅图11，执行步骤S10：形成聚合物层10于所述第二塑封层8上，所述第一天线层包覆于所述聚合物层10中。作为示例，所述聚合物层10的材质包括聚酰亚胺。
请参阅图12，执行步骤S11：提供至少一天线接口裸片11，将所述天线接口裸片11装设于所述聚合物层10上。
作为示例，所述天线接口裸片11的材质包括玻璃，由于玻璃的损耗较小，信号经过玻璃材料的时候具有较低的损耗，采用玻璃接口来做天线的接口可以降低天线损耗。本实施例中，所述天线接口裸片采用块状玻璃，其中，块状玻璃的具体形状可以根据需要进行调整，包括但不限于圆柱体、多边形柱体等。
作为示例，所述接口天线裸片11与所述第一天线层10在垂直方向上至少部分相对。
请参阅图13及图14，执行步骤S12：形成第三塑封层12于所述聚合物层10上，所述第三塑封层12包围所述天线接口裸片11的侧面。
具体的，如图13所示，首先形成所述第三塑封层12于所述聚合物层10上，所述天线接口裸片11包覆于所述第三塑封层12中。如图14所示，然后通过研磨或其它方法减薄所述第三塑封层12，使所述第三塑封层12与所述天线接口裸片11的顶面齐平。
作为示例，所述第三塑封层12可选用热固性材料，其材质包括但不限于环氧树脂、硅胶、聚酰亚胺中的至少一种。形成所述第三塑封层12的方法包括但不限于包括压缩成型(compressive molding)、传递模塑成型(transfer molding)、液封成型(liquidencapsulant molding)、真空层压(vacuum lamination)、旋涂(spin coating)或其他合适的方法。
请参阅图15，执行步骤S13：形成第二天线层13于所述天线接口裸片11上。
作为示例，可以采用沉积工艺及刻蚀工艺形成所述第二天线层13，还可以采用金属剥离工艺(lift-off)制作所述第二天线层13。所述第二天线层13可包含一个或多个天线结构。本实施例中，所述第二天线层13包括微带天线(Patch antenna)。
需要指出的是，所述第一天线层与所述第二天线层可以根据终端产品的具体需求进行设计，例如考虑带宽等参数，此处不应过分限制本发明的保护范围。
作为示例，还可以继续重复上述步骤S10-S13，使最终的封装结构中包含两层以上的天线层，并可以制作连接柱，使相邻天线层之间可通过连接柱连接。连接柱的制作方法可采用上述导电柱7的制作方法。
请参阅图16，执行步骤S14：形成至少一通孔14于所述第一塑封层5中，所述通孔14暴露出所述再布线层6的导电线路。
作为示例，可选用刻蚀、激光开孔等方法形成所述通孔14，所述通孔14可进一步贯穿所述介质层601的至少一部分，以暴露出所述再布线层6的导电线路。
请参阅图17，执行步骤S15：形成至少一导电部15于所述通孔14中，所述导电部15与所述再布线层6的导电线路连接。
作为示例，通过植球法形成所述导电部15，所述导电部15包括但不限于导电焊球，例如锡焊球、银焊球、金锡合金焊球等。
至此，制作得到一种扇出型天线封装结构。本实施例的扇出型天线封装结构的封装方法可实现两层或多层天线层的整合，不仅提高了制程结构的整合性，有利于缩小封装尺寸，还可以通过多层天线复合提高天线效率及性能，同时，采用玻璃接口来做天线的接口可以降低天线损耗，在半导体封装领域具有广泛的应用前景。
实施例二
本实施例中提供一种扇出型天线封装结构，请参阅图17，显示为该扇出型天线封装结构的示意图，包括第一塑封层5、再布线层6、至少一裸片3、第二塑封层8、第一天线层9、至少一导电柱7、聚合物层10、至少一天线接口裸片11、第三塑封层12、第二天线层13、至少一通孔14及至少一导电部15，其中，所述再布线层6位于所述第一塑封层5上；所述裸片3位于所述第一塑封层5中，且所述裸片3的焊盘4与所述再布线层6的导电线路连接；所述第二塑封层8位于所述再布线层6上；所述第一天线层9位于所述第二塑封层8上；所述导电柱7位于所述第二塑封层8中，所述导电柱7的顶端连接于所述第一天线层9，所述导电柱7的底端连接于所述再布线层6的导电线路；所述聚合物层10位于所述第二塑封层8上，并包覆所述第一天线层9；所述天线接口裸片11装设于所述聚合物层10上；所述第三塑封层12位于所述聚合物层10上，并包围所述天线接口裸11片的侧面；所述第二天线层13位于所述天线接口裸片11上；所述通孔14位于所述第一塑封层5中，所述通孔14暴露出所述再布线层6的导电线路；所述导电部15位于所述通孔14中，所述导电部15与所述再布线层6的导电线路连接。
作为示例，所述天线接口裸片11的材质包括玻璃，由于玻璃的损耗较小，信号经过玻璃材料的时候具有较低的损耗，采用玻璃接口来做天线的接口可以降低天线损耗。本实施例中，所述天线接口裸片采用块状玻璃，其中，块状玻璃的具体形状可以根据需要进行调整，包括但不限于圆柱体、多边形柱体等。
作为示例，所述接口天线裸片11与所述第一天线层10在垂直方向上至少部分相对。
作为示例，所述第二天线层13可包含一个或多个天线结构。本实施例中，所述第二天线层13包括微带天线(Patch antenna)。
需要指出的是，所述第一天线层与所述第二天线层可以根据终端产品的具体需求进行设计，例如考虑带宽等参数，此处不应过分限制本发明的保护范围。
作为示例，所述第一塑封层5、第二塑封层8及第三塑封层11可选用热固性材料，其材质包括但不限于环氧树脂、硅胶、聚酰亚胺中的至少一种。
作为示例，所述聚合物层10的材质包括但不限于聚酰亚胺。所述聚合物层10一方面可以保护所述第一天线层9，另一方面可以增加所述第二塑封层8与所述第三塑封层12之间的黏着性。
作为示例，所述再布线层6包括至少一层图形化的介质层601及至少一层图形化的导电线路层602。也就是说，所述再布线层可以包括依次层叠的多个介质层601以及多个导电线路层602，依据连线需求，通过对各介质层进行图形化或者制作通孔实现各层导电线路层之间的互连，以实现不同功能的连线需求。
作为示例，所述导电柱7的材质包括但不限于铝、金、铜、银等导电金属。所述导电部15包括导电焊球，例如锡焊球、银焊球、金锡合金焊球等。
作为示例，所述第二天线层13上方还可包含更多层天线层(未图示)，相邻天线层之间通过塑封层、聚合物层中的至少一种隔离。
本实施例的的扇出型天线封装结构中整合了两层或多层天线层，具有较小的封装尺寸及较高的天线效率，并且此结构采用玻璃接口来做天线的接口，可以降低天线损耗。
综上所述，本发明的扇出型天线封装结构及封装方法可实现两层或多层天线层的整合，不仅提高了制程结构的整合性，有利于缩小封装尺寸，还可以通过多层天线复合提高天线效率及性能，同时，采用玻璃接口来做天线的接口可以降低天线损耗，在半导体封装领域具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种扇出型天线封装结构的封装方法，其特征在于，包括以下步骤：
提供一载体，形成粘附层于所述载体上；
提供至少一裸片，将所述裸片具有焊盘的一面粘附于所述粘附层上；
形成第一塑封层于所述粘附层上，所述裸片包覆于所述第一塑封层中；
去除所述载体及所述粘附层；
形成再布线层于所述第一塑封层被去除所述粘附层的一面，所述再布线层的导电线路与所述焊盘连接；
形成至少一导电柱于所述再布线层上，所述导电柱与所述再布线层电性的导电线路连接；
形成第二塑封层于所述再布线层上，所述导电柱包覆于所述第二塑封层中；
减薄所述第二塑封层，并使所述第二塑封层与所述导电柱的顶面齐平；
形成第一天线层于所述第二塑封层上，所述第一天线层与所述导电柱连接；
形成聚合物层于所述第二塑封层上，所述第一天线层包覆于所述聚合物层中；
提供至少一天线接口裸片，将所述天线接口裸片装设于所述聚合物层上，所述天线接口裸片的材质包括玻璃，所述天线接口裸片与所述第一天线层在垂直方向上至少部分相对；
形成第三塑封层于所述聚合物层上，所述第三塑封层包围所述天线接口裸片的侧面；
形成第二天线层于所述天线接口裸片上；
形成至少一通孔于所述第一塑封层中，所述通孔暴露出所述再布线层的导电线路；
形成至少一导电部于所述通孔中，所述导电部与所述再布线层的导电线路连接。
2.根据权利要求1所述的扇出型天线封装结构的封装方法，其特征在于：所述第二天线层包括微带天线。
3.根据权利要求1所述的扇出型天线封装结构的封装方法，其特征在于：采用引线键合法形成所述导电柱。
4.根据权利要求1所述的扇出型天线封装结构的封装方法，其特征在于：所述聚合物层的材质包括聚酰亚胺。
5.根据权利要求1所述的扇出型天线封装结构的封装方法，其特征在于：通过植球法形成所述导电部。
6.根据权利要求1所述的扇出型天线封装结构的封装方法，其特征在于：所述粘附层包括热固化胶带、紫外线固化胶带、热固化聚合物膜及紫外线固化聚合物膜中的至少一种。
7.根据权利要求1所述的扇出型天线封装结构的封装方法，其特征在于：所述第一塑封层、第二塑封层及所述第三塑封层的材质包括环氧树脂、硅胶、聚酰亚胺中的至少一种。
8.根据权利要求1所述的扇出型天线封装结构的封装方法，其特征在于：交替形成介质层及导电线路层至少一次，以得到所述再布线层。
9.一种扇出型天线封装结构，其特征在于，包括：
第一塑封层；
再布线层，位于所述第一塑封层上；
至少一裸片，位于所述第一塑封层中，且所述裸片的焊盘与所述再布线层的导电线路连接；
第二塑封层，位于所述再布线层上；
第一天线层，位于所述第二塑封层上；
至少一导电柱，位于所述第二塑封层中，所述导电柱的顶端连接于所述第一天线层，所述导电柱的底端连接于所述再布线层的导电线路；
聚合物层，位于所述第二塑封层上，并包覆所述第一天线层；
至少一天线接口裸片，装设于所述聚合物层上，所述天线接口裸片的材质包括玻璃，所述天线接口裸片与所述第一天线层在垂直方向上至少部分相对；
第三塑封层，位于所述聚合物层上，并包围所述天线接口裸片的侧面；
第二天线层，位于所述天线接口裸片上；
至少一通孔，位于所述第一塑封层中，所述通孔暴露出所述再布线层的导电线路；
至少一导电部，位于所述通孔中，所述导电部与所述再布线层的导电线路连接。
10.根据权利要求9所述的扇出型天线封装结构，其特征在于：所述第二天线层包括微带天线。
11.根据权利要求9所述的扇出型天线封装结构，其特征在于：所述聚合物层的材质包括聚酰亚胺。
12.根据权利要求9所述的扇出型天线封装结构，其特征在于：所述导电部包括导电焊球。
13.根据权利要求9所述的扇出型天线封装结构，其特征在于：所述第一塑封层、第二塑封层及所述第三塑封层的材质包括环氧树脂、硅胶、聚酰亚胺中的至少一种。
14.根据权利要求9所述的扇出型天线封装结构，其特征在于：所述再布线层包括至少一层介质层及至少一层导电线路层。
CN201910493232.8A 2019-06-06 2019-06-06 扇出型天线封装结构及封装方法 Active CN110148587B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910493232.8A CN110148587B (zh) 2019-06-06 2019-06-06 扇出型天线封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910493232.8A CN110148587B (zh) 2019-06-06 2019-06-06 扇出型天线封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN110148587A CN110148587A (zh) 2019-08-20
CN110148587B true CN110148587B (zh) 2023-09-08

Family

ID=67590772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910493232.8A Active CN110148587B (zh) 2019-06-06 2019-06-06 扇出型天线封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN110148587B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111162054B (zh) * 2019-12-31 2022-01-11 中芯集成电路（宁波）有限公司 一种晶圆级芯片封装方法及封装结构
CN111403353A (zh) * 2020-02-25 2020-07-10 华为技术有限公司 封装结构、封装方法及电子设备
CN112133695B (zh) * 2020-09-07 2022-07-01 矽磐微电子(重庆)有限公司 系统级封装结构及其制作方法
CN114512790A (zh) * 2020-11-17 2022-05-17 江苏长电科技股份有限公司 天线封装结构及天线封装结构制造方法
CN114512789A (zh) * 2020-11-17 2022-05-17 江苏长电科技股份有限公司 天线封装结构及天线封装结构制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208806245U (zh) * 2018-10-26 2019-04-30 中芯长电半导体（江阴）有限公司 扇出型天线封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675465B2 (en) * 2007-05-22 2010-03-09 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
US8988299B2 (en) * 2011-02-17 2015-03-24 International Business Machines Corporation Integrated antenna for RFIC package applications
US8917210B2 (en) * 2012-11-27 2014-12-23 International Business Machines Corporation Package structures to improve on-chip antenna performance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208806245U (zh) * 2018-10-26 2019-04-30 中芯长电半导体（江阴）有限公司 扇出型天线封装结构

Also Published As

Publication number Publication date
CN110148587A (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
CN110148587B (zh) 扇出型天线封装结构及封装方法
CN108511400B (zh) 天线的封装结构及封装方法
CN110148588B (zh) 一种扇出型天线封装结构及其封装方法
CN210006732U (zh) 芯片封装结构
CN107706521B (zh) 扇出型天线封装结构及其制备方法
US10276545B1 (en) Semiconductor package and manufacturing method thereof
WO2017075929A1 (zh) 一种扇出型封装结构及其制作方法
US8273601B2 (en) Method of fabricating multi-chip package structure
WO2017041519A1 (zh) 一种芯片封装方法
CN108305856B (zh) 天线的封装结构及封装方法
CN212084995U (zh) 晶圆级封装结构
CN114975409A (zh) 双层塑封的3d扇出型封装结构及其封装方法
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN110137157B (zh) 半导体封装结构及其制备方法
CN109755227B (zh) 封装结构及其制备方法
CN110957284A (zh) 芯片的三维封装结构及其封装方法
CN111029263A (zh) 晶圆级sip模组结构及其制备方法
CN207517662U (zh) 扇出型封装结构
US11735564B2 (en) Three-dimensional chip packaging structure and method thereof
CN209804638U (zh) 扇出型天线封装结构
CN210224005U (zh) 一种扇出型天线封装结构
CN209804640U (zh) 一种指纹识别芯片的封装结构
CN115458417A (zh) 扇出型系统级封装结构及封装方法
CN115101424A (zh) 一种有机中介层封装结构及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

GR01 Patent grant
GR01 Patent grant