CN111403353A - 封装结构、封装方法及电子设备 - Google Patents
封装结构、封装方法及电子设备 Download PDFInfo
- Publication number
- CN111403353A CN111403353A CN202010117628.5A CN202010117628A CN111403353A CN 111403353 A CN111403353 A CN 111403353A CN 202010117628 A CN202010117628 A CN 202010117628A CN 111403353 A CN111403353 A CN 111403353A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- substrate
- hole
- metal connecting
- metal connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
一种封装结构、封装方法及电子设备,涉及半导体封装技术领域。封装结构,包括:基体,基体包括焊盘;焊盘设置于基体的第一表面;金属连接柱,设置于焊盘的表面,并与焊盘连接;第一绝缘层,覆盖在基体的第一表面,第一绝缘层具有第一过孔,第一过孔贯穿第一绝缘层;部分的或者全部的金属连接柱设置于第一过孔内;其中,金属连接柱的侧面为曲面,金属连接柱用于传输基体的电信号。所述封装结构、封装方法及电子设备能够克服制备过程中焊盘之间由于短路的原因,无法进行基体性能检测的问题。
Description
技术领域
本申请涉及半导体封装技术领域,尤其涉及一种封装结构、封装方法及电子设备。
背景技术
随着半导体技术的发展,低成本、高连接效果的封装结构成为封装技术的发展趋势。现有的封装结构,如图1a所示,在基体10表面形成绝缘层11,绝缘层11露出焊盘(pad)12。然后采用电镀工艺形成填孔金属13,以完成基体10与焊球14之间的信号传输,对基体10进行封装。
然而,电镀工艺成本较高,导致生产成本较高。此外,如图1b所示,为了采用电镀工艺制备多个填孔金属,需要预留电镀桥15,并使基体10表面的各个焊盘12相连接,一起连接电镀槽的阴极18。然而,由于基体10表面的各个焊盘12相连接,使得多个焊盘12之间处于短路状态,与焊盘12电连接的导电部件之间也处于短路状态。从而导致在最终刻蚀电镀桥15以使各个焊盘12之间绝缘之前,由于焊盘12之间短路的原因无法进行基体10性能检测,造成废片工艺浪费。
发明内容
本申请实施例提供一种封装结构、封装方法及电子设备,克服制备过程中焊盘之间由于短路的原因,无法进行基体性能检测的问题。
为达到上述目的,本实施例采用如下技术方案:
第一方面,提供一种封装结构,包括:基体,基体包括焊盘;焊盘设置于基体的第一表面;金属连接柱,设置于焊盘的表面,并与焊盘连接;第一绝缘层,覆盖在基体的第一表面,第一绝缘层具有第一过孔,第一过孔贯穿第一绝缘层;部分的或者全部的金属连接柱设置于第一过孔内;其中,金属连接柱的侧面为曲面,金属连接柱用于传输基体的电信号。
此处,封装结构的基体中,位于基体表面的多个焊盘是独立存在的,没有电镀工艺所需的电镀桥,结构简单,也简化了封装结构的结构。而且,在封装完成后无需切断电镀桥,可简化工艺流程。再者,本申请提供的封装结构中的基体表面的焊盘独立存在。因此,在对基体进行封装之前,可以直接对基体进行良品筛选(如漏电流检测),直接淘汰废品的基体,无需等到封装完成后再进行良品筛选,可避免工艺浪费,能够降低成本。
可选的,金属连接柱采用引线键合工艺制备而成。无需进行电镀工艺,故不需要设置电镀工艺所需要的电镀桥,工艺简单,成本低。
可选的,金属连接柱的侧面为球面。通过电镀工艺制备金属连接柱时,先制备获得第一过孔,而金属连接柱的形状,是需要与第一过孔进行匹配的;而通过引线键合工艺金属连接柱的过程,是先制备金属连接柱,再根据金属连接柱的形状形成匹配的第一过孔。通过引线键合工艺所得的金属连接柱的侧面是曲面或者球面或者其他形状,制备方法简单,节省成本。可选的,金属连接柱沿第一方向上的厚度大于第一绝缘层沿第一方向上的厚度;其中,第一方向为垂直于基体的方向。这样一来,无需将金属连接柱精准的设置为与第一绝缘层平齐,允许适当的工艺误差,可降低金属连接柱的制备难度。
可选的,金属连接柱沿第一方向上的厚度小于第一绝缘层沿第一方向上的厚度;其中,第一方向为垂直于基体的方向。这样一来,无需将金属连接柱精准的设置为与第一绝缘层平齐,允许适当的工艺误差,可降低金属连接柱的制备难度。
可选的,基体为芯片。
可选的,基体还包括叉指换能器,叉指换能器设置于基体的第一表面;第一绝缘层还具有第二过孔,第二过孔贯穿第一绝缘层;叉指换能器设置于第二过孔内。可适用于晶圆级封装声表面波滤波器,以提高晶圆级封装声表面波滤波器的产率,简化晶圆级封装声表面波滤波器的结构。
可选的,封装结构还包括:第二绝缘层;第二绝缘层设置于第一绝缘层的表面,第二绝缘层具有第三过孔,第三过孔贯穿第二绝缘层且与第一过孔连通;部分的金属连接柱设置于第三过孔内。可适用于包括多层绝缘层的封装结构,适用范围广。
可选的,第二绝缘层、第一绝缘层和基体之间形成有保护腔,叉指换能器位于保护腔内。可适用于晶圆级封装声表面波滤波器,以提高晶圆级封装声表面波滤波器的产率,简化晶圆级封装声表面波滤波器的结构。
可选的,焊盘的厚度和金属连接柱的厚度的总和,大于或小于第一绝缘层的厚度和第二绝缘层的厚度的总和。这样一来,无需将金属连接柱精准的设置为与第二绝缘层平齐,允许适当的工艺误差,可降低金属连接柱的制备难度。
可选的,金属连接柱沿第一方向上的厚度为h1,第一绝缘层沿第一方向上的厚度为h2,第二绝缘层沿第一方向上的厚度为h3,其中,h1=((h2+h3)-5μm)~((h2+h3)+5μm);其中,第一方向为垂直于基体的方向。金属连接柱沿第一方向上的尺寸太小,第一绝缘层要露出金属连接柱时,加工工艺复杂。并且,第二绝缘层对金属连接柱覆盖较厚时,第二绝缘层要露出金属连接柱,加工时长较长。通过限定金属连接柱与第一绝缘层和第二绝缘层的厚度之和的差值,降低加工时长,降低加工工艺的复杂度。
可选的,第二绝缘层包括第一子绝缘层和第二子绝缘层;第一子绝缘层与第一绝缘层直接接触,第一子绝缘层、第一绝缘层和基体构成保护腔。可降低对制备第二绝缘层时工艺的要求,扩宽工艺的适用范围。
可选的,第一绝缘层包括有机绝缘材料。有机绝缘材料的制备工艺简单,且性能稳定,成本低。
可选的,第二绝缘层包括有机绝缘材料。有机绝缘材料的制备工艺简单,且性能稳定,成本低。
可选的,金属连接柱包括金或银。可降低金属连接柱的电阻,提高金属连接柱的延展性。
可选的,封装结构还包括焊球;焊盘设置于金属连接柱的一端,焊球相对于焊盘设置于金属连接柱的另一端,焊球与金属连接柱连接,用于传输基体的电信号。封装结构外部的部件可以通过焊球与金属连接柱进行连接,可将基体上的信号通过焊球传输至与焊球连接的部件。
可选的,所述基体为芯片,基体上还设置有叉指换能器,叉指换能器设置于基体的第一表面;第一绝缘层还具有第二过孔,第二过孔贯穿第一绝缘层;叉指换能器设置于第二过孔内;封装结构还包括:第二绝缘层;第二绝缘层设置于第一绝缘层的表面,第二绝缘层具有第三过孔,第三过孔贯穿第二绝缘层且与第一过孔连通;部分的金属连接柱设置于第三过孔内;第二绝缘层、第一绝缘层和基体之间形成有保护腔,叉指换能器位于保护腔内。可适用于晶圆级封装声表面波滤波器,以提高晶圆级封装声表面波滤波器的产率,简化晶圆级封装声表面波滤波器的结构。
第二方面,提供一种电子设备,包括PCB板,还包括第一方面任一项的封装结构,封装结构与PCB板电连接。可简化电子设备的结构,降低电子设备的成本。
可选的,电子设备还包括显示模组、中框以及盖板;显示模组的出光面朝向盖板,显示模组的背面朝向中框;PCB板设置于中框远离显示模组的表面。封装结构可适用于显示用电子设备,可降低显示用电子设备的成本。
第三方面,提供一种封装结构的封装方法,封装结构包括基体,基体包括焊盘,焊盘设置于基体的第一表面;封装方法包括:在焊盘的表面形成金属连接柱;金属连接柱采用引线键合工艺形成;金属连接柱的侧面为曲面,金属连接柱与焊盘连接,金属连接柱用于传输基体的电信号;在基体的第一表面形成第一绝缘层;第一绝缘层具有第一过孔,第一过孔贯穿第一绝缘层;部分的或者全部的金属连接柱设置于第一过孔内。本申请实施例提供的封装方法,是采用引线键合工艺形成侧面为曲面的金属连接柱,相比于采用的电镀工艺形成填孔金属时,需要先在焊盘表面形成阻挡层和种子层的方法,本申请实施例提供的封装方法形成金属连接柱的工艺简单,成本较低。并且,金属连接柱与焊盘直接接触,中间不夹杂其他膜层(例如种子层或阻挡层),可降低因膜层断裂导致金属连接柱与焊盘连接不稳定的风险。此外,采用本申请实施例提供的封装方法进行封装时,在封装之前,位于基体表面的多个焊盘是独立存在的,没有电镀桥。因此,在封装完成后无需切断电镀桥,可简化工艺流程。
可选的,在焊盘的表面形成金属连接柱之后,在基体的第一表面形成第一绝缘层。这样一来,无需要求金属连接柱精准的形成在第一绝缘层上的第一过孔中,可降低对形成金属连接柱时的对位精度的要求。并且,通过电镀工艺制备金属连接柱时,先制备获得第一过孔,而金属连接柱的形状,是需要与第一过孔进行匹配的;而通过引线键合工艺金属连接柱的过程,是先制备金属连接柱,再根据金属连接柱的形状形成匹配的第一过孔。通过引线键合工艺所得的金属连接柱的侧面是曲面或者球面或者其他形状,制备方法简单,节省成本。
可选的,基体为芯片,基体还包括叉指换能器;叉指换能器设置于基体的第一表面;在基体的第一表面形成的第一绝缘层还具有第二过孔,第二过孔贯穿第一绝缘层,叉指换能器位于第二过孔内。可适用于晶圆级封装声表面波滤波器,以提高晶圆级封装声表面波滤波器的产率,简化晶圆级封装声表面波滤波器的结构。
可选的,封装方法还包括:在第一绝缘层远离基体的一侧形成第二绝缘层;第二绝缘层具有第三过孔,第三过孔贯穿第二绝缘层,第三过孔与第一过孔连通;部分的金属连接柱设置于第三过孔内。可适用于包括多层绝缘层的封装结构,适用范围广。
可选的,第二绝缘层、第一绝缘层和基体之间形成有保护腔,叉指换能器位于保护腔内。可适用于晶圆级封装声表面波滤波器,以提高晶圆级封装声表面波滤波器的产率,简化晶圆级封装声表面波滤波器的结构。
可选的,在第一绝缘层远离基体的一侧形成第二绝缘层,包括:在第一绝缘层远离基体的表面形成第二绝缘薄膜层,第二绝缘薄膜层采用层压工艺形成;在第二绝缘薄膜层上形成第三过孔,以形成第二绝缘层。采用层压工艺形成第二绝缘薄膜层,可以一种较为简单成熟的工艺形成用于放置叉指换能器的保护腔。
可选的,封装方法还包括:在第二绝缘层远离基体的一侧形成第三绝缘层;第三绝缘层具有第四过孔,第四过孔贯穿第三绝缘层,第四过孔与第三过孔连通;部分的金属连接柱设置于第四过孔内。这样一来,无需限定第二绝缘层的厚度,因此,无需限定形成第二绝缘层所采用的工艺,可提高工艺的适用范围。
可选的,在第二绝缘层远离基体的一侧形成第三绝缘层,包括:在第二绝缘层远离基体的表面形成第三绝缘薄膜层,第三绝缘薄膜层采用层压工艺形成;在第三绝缘薄膜层上形成第四过孔,以形成第三绝缘层。可以一种较为简单成熟的工艺形成第三绝缘层。
可选的,在基体的第一表面形成第一绝缘层,包括:在基体的第一表面形成第一绝缘薄膜层;在第一绝缘薄膜层上形成第一过孔和第二过孔。可以一种较为简单成熟的工艺形成第一绝缘层。
可选的,封装方法还包括:在金属连接柱的一端形成焊球;焊球相对于焊盘设置于金属连接柱的另一端,焊球与金属连接柱连接,用于传输基体的电信号。封装结构外部的部件可以通过焊球与金属连接柱进行连接,可将基体上的信号通过焊球传输至与焊球连接的部件。
可选的,所述基体为芯片,基体上还设置有叉指换能器,叉指换能器设置于基体的第一表面;在基体的第一表面形成第一绝缘层,包括:在基体的第一表面形成第一绝缘薄膜层;在第一绝缘薄膜层上形成第一过孔和第二过孔,以形成第一绝缘层;第二过孔贯穿第一绝缘层,叉指换能器位于第二过孔内;其中,在焊盘的表面形成金属连接柱之后,在基体的第一表面形成第一绝缘层;封装方法还包括:在第一绝缘层远离基体的表面形成第二绝缘薄膜层;在第二绝缘薄膜层上形成第三过孔,以形成第二绝缘层;第三过孔贯穿第二绝缘层,第三过孔与第一过孔连通;部分的金属连接柱设置于第三过孔内;第二绝缘层、第一绝缘层和基体之间形成有保护腔,叉指换能器位于保护腔内。可适用于晶圆级封装声表面波滤波器,以提高晶圆级封装声表面波滤波器的产率,简化晶圆级封装声表面波滤波器的结构。
附图说明
图1a为相关技术提供的一种封装结构的封装方法示意图;
图1b为相关技术提供的封装结构中基体的结构示意图;
图2为本申请实施例提供的一种电子设备的结构示意图;
图3为本申请实施例提供的一种封装方法的流程图;
图4a为本申请实施例提供的一种封装结构中金属连接柱与焊盘的结构关系图;
图4b为本申请实施例提供的另一种封装结构中金属连接柱与焊盘的结构关系图;
图5a-图5e为本申请实施例提供的一种封装结构的封装过程示意图;
图6a为本申请实施例提供的另一种封装结构的结构示意图;
图6b为本申请实施例提供的一种封装结构与PCB的连接示意图;
图6c为本申请实施例提供的另一种封装结构与PCB的连接示意图;
图7为本申请实施例提供的一种封装结构中基体的结构示意图;
图8为本申请实施例提供的另一种封装方法的流程图;
图9-图11b为本申请实施例提供的另一种封装结构的封装过程示意图;
图11c为本申请实施例提供的一种金属连接柱与第二绝缘层的结构关系图;
图11d为本申请实施例提供的另一种金属连接柱与第二绝缘层的结构关系图;
图11e为本申请实施例提供的一种封装结构中第二绝缘层的结构图;
图12为本申请实施例提供的另一种封装结构的结构示意图;
图13a为本申请实施例提供的另一种相关技术中封装结构的结构示意图;
图13b为本申请实施例提供的另一种封装结构中基体的结构示意图;
图14为本申请实施例提供的又一种封装方法的流程图;
图15a为本申请实施例提供的一种第一绝缘层的制备过程示意图;
图15b为本申请实施例提供的一种第一绝缘层的制备过程示意图;
图15c为本申请实施例提供的一种金属连接柱与第一绝缘层的结构关系图;
图15d为本申请实施例提供的另一种金属连接柱与第一绝缘层的结构关系图;
图15e为本申请实施例提供的又一种金属连接柱与第二绝缘层的结构关系图;
图15f为本申请实施例提供的又一种金属连接柱与第二绝缘层的结构关系图;
图15g为本申请实施例提供的又一种金属连接柱与第二绝缘层的结构关系图;
图15h为本申请实施例提供的又一种封装结构的结构示意图;
图16为本申请实施例提供的又一种封装方法的流程图;
图17a为本申请实施例提供的一种第一绝缘层和第二绝缘层的制备过程示意图;
图17b为本申请实施例提供的一种金属连接柱与第一绝缘层和第二绝缘层的结构关系图;
图17c为本申请实施例提供的另一种金属连接柱与第一绝缘层和第二绝缘层的结构关系图;
图17d为本申请实施例提供的又一种金属连接柱与第二绝缘层的结构关系图;
图17e为本申请实施例提供的又一种金属连接柱与第二绝缘层的结构关系图;
图17f为本申请实施例提供的又一种封装结构的结构示意图。
附图标记:
1-电子设备;2-显示模组;3-中框;4-壳体;5-盖板;10-基体;11-绝缘层;12-焊盘;13-填孔金属;14-焊球;15-电镀桥;16-叉指换能器;17-功能部件;18-阴极;20-金属连接柱;30-第一绝缘层;31-第一绝缘薄膜层;32-第一过孔;33-第二过孔;40-第二绝缘层;41-第二绝缘薄膜层;42-第三过孔;43-第一子绝缘层;44-第二子绝缘层;51-围墙层;52-屋顶层;53-金属连接件。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
以下,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。
此外,本申请中,“上”、“下”、“左”以及“右”等方位术语是相对于附图中的部件示意置放的方位来定义的,应当理解到,这些方向性术语是相对的概念,它们用于相对于的描述和澄清,其可以根据附图中部件所放置的方位的变化而相应地发生变化。
本申请实施例提供一种电子设备,该电子设备可以为手机、电视、显示器、平板电脑、车载电脑等具有显示界面的终端设备,或者为智能手表、智能手环等智能显示穿戴设备,或者为服务器、存储器、基站等通信设备,或者为智能汽车等。本申请实施例对上述电子设备的具体形式不做特殊限制。
以下实施例为了方便说明,以电子设备为手机为例进行举例说明。
如图2所示,电子设备1主要包括显示模组2、中框3、壳体(或者称为电池盖、后壳)4以及盖板5。
显示模组2具有能够看到显示画面的出光侧和与上述出光侧相对设置的背面,显示模组2的背面靠近中框3,盖板5设置在显示模组2的出光侧。
上述显示模组2,包括显示屏(display panel,DP)。
在本申请的一种可能的实施例中,显示模组2为液晶显示模组。在此情况下,上述显示屏为液晶显示屏(liquid crystal display,LCD)。基于此,显示模组2还包括位于液晶显示屏背面(远离LCD用于显示画面的一侧面)的背光模组(back light unit,BLU)。
背光模组可以向液晶显示屏提供光源,以使得液晶显示屏中的各个亚像素(subpixel)能够发光以实现图像显示。
或者,在本申请的另一种可能的实施例中,显示模组2为有机发光二极管显示模组。在此情况下,上述显示屏为有机发光二极管(organic lightemitting diode,OLED)显示屏。由于OLED显示屏中每个亚像素内设置有电致发光层,所以可以使得OLED显示屏在接收到工作电压后,实现自发光。在此情况下,具有OLED显示屏的显示模组2中无需再设置上述背光模组。
盖板5位于显示模组2远离中框3一侧,盖板5例如可以是盖板玻璃(cover glass,CG),该盖板玻璃可以具有一定的韧性。
中框3位于显示模组2和壳体4之间,中框3远离显示模组2的表面用于安装电池、印刷电路板(printed circuit board,PCB)、摄像头(camera)、天线等内部元件。壳体4与中框3盖合后,上述内部元件位于壳体4与中框3之间。
上述电子设备1还包括设置于PCB板上的主板、系统级芯片(system on chip,SOC)、封装结构等电子器件,PCB板用于承载上述电子器件,并与上述电子器件完成信号交互。
需要说明的是,无论电子设备1是上述终端设备、智能显示穿戴设备(例如:AR或者VR)、通信设备、车机、智能汽车等中的任一种,电子设备1中的PCB板用于承载电子器件(例如封装结构),并与电子器件完成信号交互,以向电子设备1提供驱动用信号。图2中仅是以电子设备1为手机为例,示意出了用于承载电子器件的PCB板的设置位置,但并不限定为用于承载电子器件的PCB板仅适用于手机。
电子设备1中每个部件的制备成本,与电子设备1的成本息息相关。基于此,本申请实施例提供一种降低成本的封装方法。
实施例一
如图4a所示,封装结构包括基体10,基体10包括焊盘12,焊盘12设置于基体10的第一表面A。
如图3所示,提供一种封装结构的封装方法,包括:
S1:如图4a所示,采用引线键合(wire bonding,WB)工艺,在焊盘12的表面形成金属连接柱20,金属连接柱20的侧面为曲面,且金属连接柱20与焊盘12连接,金属连接柱20用于传输焊盘12和/或者基体10中的电信号。
可选的,金属连接柱20起到导线的作用,具有电导通性,也就是,基体10中的电信号,通过焊盘10和金属连接柱10,将电信号传送到封装结构以外的部件。
引线键合工艺,是一种使用细金属线,利用热、压力、超声波能量为使金属引线与基板焊盘12紧密焊合的工艺。
如图4a所示,基体10的第一表面A具有焊盘12,步骤S1形成的金属连接柱20设置于基体10的第一表面A上,且设置于焊盘12的表面。因此,金属连接柱20与焊盘12直接接触且电连接,可将焊盘12中的信号传导至与金属连接柱20的另一端连接的部件中。
采用引线键合工艺形成金属连接柱20的过程如下:首先键合工具(例如,毛细管劈刀)内放置金属丝线,通过离子化空气间隙的“电子火焰熄灭”过程形成自由空气球。接着键合工具移动到焊盘12的位置处,通过热和超声能量共同作用(热超声焊),在焊盘12表面形成一个圆形焊点。然后,键合工具升高切断圆形焊点,以形成金属连接柱20。因此可知,采用引线键合工艺,在焊盘12上形成金属连接柱20时,金属连接柱20的侧面为曲面,且金属连接柱20的侧面的形状与引线键合工艺相关,与相关技术中采用电镀工艺形成填孔金属13时,填孔金属13的形状由孔的形状限定不同。
为了便于说明,如图4a所示,本申请实施例中以金属连接柱20的侧面为球面为例进行示意,例如,金属连接柱20的形状为鼓状;金属连接柱20的侧面还可以是椭球面,水滴面等其他形状,本申请不进行限定。
关于金属连接柱20与焊盘12的接触面积,可选的,如图4a所示,金属连接柱20与焊盘12的接触面积小于焊盘12的面积。或者,可选的,如图4b所示,金属连接柱20与焊盘12的接触面积等于焊盘12的面积。其中,本申请实施例中不对焊盘12的形状进行限定,焊盘12的形状可以是任意形状的封闭图形。例如,焊盘12的形状为圆形,矩形,三角形等规则图形。
需要说明的是,金属连接柱20具有电传导(或者理解为传导电信号或者电导通的功能)的特性,金属连接柱20将基体10的信号,通过自身,传导至与封装结构连接的部件。关于金属连接柱20的材料本申请不进行限定,可以是任意金属材料、合金或者金属混合物,金属连接柱20的材料例如可以是铝、锡、钛或者上述金属的合金以及混合物等。
在一些实施例中,为了降低金属连接柱20的成本,金属连接柱20的材料,例如可以是铜(Cu)或含铜的金属混合物或者含铜合金。在另一些实施例中,为了降低金属连接柱20的电阻,提高金属连接柱20的延展性,金属连接柱20的材料,例如可以是金(Au)、银(Ag)、含金的金属混合物、含银的金属混合物、含金的合金或者含银的合金。
本申请实施例中,封装结构中的基体10例如可以是芯片、重布线层、基板、PCB板等,或者其他起着相同或者相似功能的基板,本申请对此不作限定。
S2:如图5a所示,在基体10的第一表面上形成第一绝缘层30,第一绝缘层30具有第一过孔32,第一过孔32贯穿第一绝缘层30,部分的或者全部的金属连接柱20位于第一过孔32内。
执行步骤S2后,如图5a所示,封装结构中的第一绝缘层30覆盖在基体10的第一表面(有焊盘12的表面)上,金属连接柱20位于第一绝缘层30上的第一过孔32内,第一绝缘层30包围金属连接柱20,并露出金属连接柱20的端部。由于金属连接柱20的侧面为曲面,因此,第一绝缘层30与金属连接柱20接触处的轮廓形状由金属连接柱20的形状决定,也为曲面(例如,图5a中的凹面)。
关于第一绝缘层30的形成方式,在一种可能的实施例中,可以通过构图工艺形成第一绝缘层30。一次构图工艺通常包括成膜、光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工序中的一种或者几种,因此,如图5b所示,可以先在基体10的第一表面上形成第一绝缘薄膜层31;然后通过光刻工艺(包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离工序中的一种或者几种),在第一绝缘薄膜层31上形成第一过孔32,第一过孔32露出金属连接柱20,以形成第一绝缘层30。关于第一绝缘层30的形成方式,在另一种可能的实施例中,可以通过激光开孔工艺形成第一绝缘层30。如图5b所示,可以先在基体10的第一表面上形成第一绝缘薄膜层31;然后通过激光开孔,在第一绝缘薄膜层31上形成第一过孔32,第一过孔32露出金属连接柱20,以形成第一绝缘层30。
其中,可以通过层压工艺,在形成有金属连接柱20的基体10上形成第一绝缘薄膜层31。或者,可以通过旋涂成膜工艺,在形成有金属连接柱20的基体10上形成第一绝缘薄膜层31。
此外,由于是在形成有金属连接柱20的基体10上形成第一绝缘薄膜层31,因此,如图5b所示,第一绝缘薄膜层31包裹在金属连接柱20的外围。在第一绝缘薄膜层31上形成第一过孔32,金属连接柱20位于第一过孔32内,第一过孔32露出金属连接柱20的端部,该金属连接柱20的端部可以连接其他部件(如PCB板),由于金属连接柱20的材质具有电传导的特性,金属连接柱20可以将基体10中的信号传导至与所述金属连接柱20的端部连接的其他部件(如PCB板)上。金属连接柱20与其他部件(如PCB板)连接时,可以直接连接,也可以通过焊球进行连接,还可以通过其他具有电传导特性的部件进行连接,本申请不进行限定,后续以焊球14进行举例说明,具体参见图5e。
此处,构成第一绝缘层30的材料,例如可以为聚酰亚胺(Polyimide,PI)、环氧树脂等材料。可选的,第一绝缘层30的表面a3与基体10的第一表面A平行。
关于第一绝缘层30与金属连接柱20厚度的关系,在一些实施例中,如图5c所示,第一绝缘层30远离基体10的表面a3与金属连接柱20远离基体10的表面a1平齐,也就是,焊盘12的厚度和金属连接柱20的厚度之和,等于第一绝缘层30的厚度;在这种情况下,全部的金属连接柱20设置于第一过孔内。
由于第一绝缘层30远离基体10的表面a3与金属连接柱20远离基体10的表面a1平齐时,工艺精度要求比较高,因此,在一些实施例中,如图5a所示,第一绝缘层30远离基体10的表面a3与金属连接柱20远离基体10的表面a1不平齐。
即,如图5a所示,第一绝缘层30远离基体10的表面a3低于金属连接柱20远离基体10的表面a1(也就是,焊盘12的厚度和金属连接柱20的厚度之和,大于第一绝缘层30的厚度;在这种情况下,部分的金属连接柱20设置于第一过孔32内),或者,如图5d所示,第一绝缘层30远离基体10的表面a3高出金属连接柱20远离基体10的表面a1(也就是,焊盘12的厚度和金属连接柱20的厚度之和,小于第一绝缘层30的厚度;在这种情况下,全部的金属连接柱20设置于第一过孔32内)。
在一些实施例中,封装方法还包括S3:如图5e所示,在金属连接柱20的一端形成焊球14;焊球14相对于焊盘12设置于金属连接柱20的另一端,焊球14与金属连接柱20连接,用于传输基体10的电信号。
其中需要说明的是,本申请中的焊球14,并不限定为球状,焊球14可以是球状,也可以是其他无规则的形状,还可以是焊盘,也可以是焊点,本申请对此不进行限定。
执行步骤S3后,如图5e所示,焊球14位于金属连接柱20的表面,并与金属连接柱20电连接,焊盘12位于金属连接柱20的一端,焊球14相对焊盘12位于金属连接柱20的另一端,从而实现焊球14与基体10之间的信号传输,完成对基体10的封装;同时实现将基体10中的电信号,通过焊盘12、金属连接柱20和焊球14,传导至封装结构外部的部件。
本申请实施例中,通过采用引线键合工艺直接在焊盘12的表面形成金属连接柱20,金属连接柱20与焊盘12连接,实现将基体10中的电信号,通过焊盘12、金属连接柱20,传导至封装结构外部的部件。相比于采用的电镀工艺形成填孔金属13时,需要先在焊盘12表面形成阻挡层(barrier layer)和种子层(seed layer)的方法,本申请实施例提供的封装方法形成的金属连接柱20,在保证将基体10中的电信号传输至封装结构外部的部件的同时,工艺简单,成本较低。
在一些实施例中,如图6a所示,基体10上堆叠封装有其他功能部件17,功能部件17例如可以是存储单元、处理单元、电阻、电容、射频单元等部件。第一绝缘层30覆盖功能部件17。
在需要将图6a所示的封装结构与上述电子设备1中的PCB板(封装结构外部的部件)电连接以完成信号传输时,为使基体10能与PCB板完成信号转接,需要将基体10的信号引出。
在一种可能的实施例中,如图6b所示,在基体10上封装有功能部件17后,可以在基体10的焊盘12上采用电镀工艺形成塑封通孔(through molding via,TMV),然后再基体10的第一表面形成第一绝缘层30,第一绝缘层30的材料为塑封材料,第一绝缘层30的材料例如为环氧树脂胶粘剂(epoxy molding compound,EMC),然后在TMV上形成焊球14,以形成封装结构。然后将封装结构中的焊球14与PCB板焊接,以完成基体10与PCB板之间的信号传输。
在一种可能的实施例中,如图6c所示,在基体10上封装有功能部件17后,可以通过上述步骤S1-S3形成金属连接柱20和焊球14,金属连接柱20相当于TMV,以形成封装结构。然后将封装结构中的焊球14与PCB板连接,以完成基体10与PCB板之间的信号传输。
本申请实施例提供的封装方法,是采用引线键合工艺形成侧面为曲面的金属连接柱20,相比于采用的电镀工艺形成填孔金属13或者TMV时,需要先在焊盘12表面形成阻挡层(barrier layer)和种子层(seed layer)的方法,本申请实施例提供的封装方法形成金属连接柱20的工艺简单,成本较低。并且,金属连接柱20与焊盘12直接接触,中间不夹杂其他膜层(例如种子层或阻挡层),可降低因膜层断裂导致金属连接柱20与焊盘12连接不稳定的风险。
此外,如图7所示,采用本申请实施例提供的封装方法进行封装时,在封装之前,位于基体10表面的多个焊盘12是独立存在的,没有图1b中所示的电镀桥15。因此,基体10的结构简单,从而简化封装结构的结构。而且,在封装完成后无需切断电镀桥15,可简化工艺流程。
再者,若如图1a所示的,采用电镀工艺形成填孔金属13的方法进行封装,如图1b所示,由于基体10表面的焊盘12与电镀桥15相互电连接,使得基体10表面的各个焊盘12相连接,导致多个焊盘12之间处于短路状态。因此,无法提前对基体10进行良品筛选,只有在封装完成后,刻蚀电镀桥15以使各个焊盘12之间绝缘后,才能筛选封装结构是否为良品,造成对废片进行封装的工艺浪费。而采用本申请实施例提供的封装方法进行封装时,由于在封装之前,基体10表面的焊盘12独立存在。因此,在对基体10进行封装之前,可以直接对基体10进行良品筛选(如漏电流检测),直接淘汰废品的基体10,可避免工艺浪费,提高产出。
实施例二
以封装结构为晶圆级封装声表面波(wafer level packaging surface acousticwave,WLPSAW)滤波器为例进行示意。
如图8所示,WLPSAW滤波器的封装方法包括:
S11、如图9所示,在焊盘12的表面形成金属连接柱20,金属连接柱20的侧面为曲面,且金属连接柱20与焊盘12连接,金属连接柱20用于传输基体10中的电信号。其中,焊盘12设置在基体10的第一表面A。
可选的,采用引线键合工艺,在焊盘12的表面形成金属连接柱20。
可选的,金属连接柱20起到导线的作用,具有电导通性,也就是,基体10中的电信号,通过焊盘10和金属连接柱10,将电信号传送到封装结构以外的部件。
可选的,如图9所示,WLPSAW滤波器的封装结构中,基体10为芯片,基体10的第一表面A也设置有叉指换能器16。采用引线键合工艺形成的金属连接柱20的侧面为曲面,金属连接柱20位于焊盘12表面且与焊盘12电连接。
所谓叉指换能器16,就是在基体10表面上形成形状像两只手的手指交叉状的金属图案,它的作用是实现声-电换能。
S12、如图10a和图10c所示,在基体10的第一表面形成第一绝缘层30,第一绝缘层30具有第一过孔32和第二过孔33,第一过孔32和第二过孔33均贯穿第一绝缘层30。图10a是本申请实施例提供的一种第一绝缘层的结构示意图。其中,金属连接柱20设置于第一过孔32内,叉指换能器16设置于第二过孔33内。
可选的,参见图10c所示,在形成第一绝缘层30的过程中,在第一绝缘层30上形成第一过孔32和第二过孔33。其中,第一过孔32贯穿设置于第一绝缘层30。该第一过孔32用于容纳焊盘12和金属连接柱20,也就是,第一过孔32是第一绝缘层30上用于容纳焊盘12和金属连接柱20的空间。参见图10c所示,第二过孔33贯穿设置于第一绝缘层30。该第二过孔33用于容纳叉指换能器16,也就是,在第一绝缘层30上,第二过孔33是用于容纳叉指换能器16的空间。其中,第一过孔32和第二过孔33可以在同一次构图工艺中形成,也可以是分开形成。
执行步骤S12后,如图10a所示,第一绝缘层30覆盖在基体10的第一表面上,第一绝缘层30露出金属连接柱20和叉指换能器16,金属连接柱20与第一绝缘层30接触的侧面为曲面。此时,第一绝缘层30相当于作为用于放置叉指换能器16的保护腔的围墙(wall),叉指换能器16的表面未设置其他部件(如图10a所示)。
此处,构成第一绝缘层30的材料,例如可以为聚酰亚胺(Polyimide,PI)、环氧树脂等材料。
关于第一绝缘层30的形成方式,在一种可能的实施例中,可以通过构图工艺形成第一绝缘层30。
可选的,如图10b所示,可以先通过层压工艺,在基体10的第一表面上形成第一绝缘薄膜层31;然后通过光刻工艺(包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离工序中的一种或者几种),在第一绝缘薄膜层31上形成第一过孔和第二过孔33,以形成第一绝缘层30。
可选的,如图10d所示,可以先通过旋涂成膜工艺,在基体10的第一表面上形成第一绝缘薄膜层31,第一绝缘薄膜层31露出金属连接柱20;然后通过光刻工艺,在第一绝缘薄膜层31上形成第二过孔33,第二过孔33露出叉指换能器16,以形成第一绝缘层30。
可选的,第一绝缘层30的厚度小于等于30微米。可选的,金属连接柱20的厚度小于等于50微米。可选的,金属连接柱20和第一绝缘层的厚度差小于等于50,进一步,厚度差小于等于40,进一步,厚度差小于等于30。
采用旋涂成膜工艺形成的第一绝缘薄膜层31可直接露出金属连接柱20,形成的第一绝缘薄膜层31上直接具有第一过孔31,相当于省去了采用光刻工艺或激光开孔工艺在第一绝缘薄膜层31上形成第一过孔32的步骤,可节省形成第一绝缘层30时的耗材,并且简化工艺难度。
关于第一绝缘层30的形成方式,在另一种可能的实施例中,可以通过激光开孔工艺形成第一绝缘层30。例如,先通过上述层压工艺或旋涂成膜工艺形成第一绝缘薄膜31,然后通过激光开孔工艺形成第一过孔32和第二过孔33,此处不再赘述。
S13、如图11a和图11b所示,在第一绝缘层30远离基体10的一侧形成第二绝缘层40,第二绝缘层40具有第三过孔42,第三过孔42贯穿第二绝缘层40且与第一过孔连通;金属连接柱20的一部分设置于第一过孔,金属连接柱20的另一部分设置于第三过孔42内。
有关第一过孔和第二过孔的解释参见前述实施例,在此不进行赘述。
可选的,在形成第二绝缘层40的过程中,在第二绝缘层40上形成第三过孔42。其中,参见图11b所示,第三过孔42贯穿设置于第二绝缘层40,该第三过孔42用于容纳金属连接柱20,也就是,第三过孔42是第二绝缘层40上用于容纳金属连接柱20的空间。其中,第三过孔42与第一过孔可以在同一次构图工艺中形成,也可以是分开形成。
执行步骤S13后,如图11a所示,第二绝缘层40覆盖第一绝缘层30,金属连接柱20贯穿第一绝缘层30和第二绝缘层40,金属连接柱20设置于由第一过孔32和第三过孔33形成的连通孔内,且第二绝缘层40露出金属连接柱20的端部。由于金属连接柱20的形状已经固定(侧面为曲面),因此,金属连接柱20与第二绝缘层40接触的侧面为曲面。
第二绝缘层40、第一绝缘层30和基体10之间形成有保护腔Q,叉指换能器16位于保护腔Q内。此时,第二绝缘层40相当于作为用于放置叉指换能器16的保护腔Q的屋顶(roof),第二绝缘层40未与叉指换能器16的表面接触。
关于第二绝缘层40的形成方式,在一种可能的实施例中,如图11b所示,采用层压工艺,在第一绝缘层30远离基体10的一侧形成第二绝缘薄膜层41,第二绝缘薄膜层41、第一绝缘层30上的第二过孔33和基体10之间形成有保护腔Q。然后,采用构图工艺或激光开孔工艺,在第二绝缘薄膜层41上形成第三过孔42,第三过孔42露出金属连接柱20,以形成第二绝缘层40。
其中,关于沿第一方向X(第一方向X为垂直于基体10的方向,或者理解为基体10、第一绝缘层30以及第二绝缘层40依次层叠的方向)上,金属连接柱20与第一绝缘层30和第二绝缘层40的尺寸(厚度)关系,在一些实施例中,如图11c所示,金属连接柱20远离基体10的表面a1与第二绝缘层40远离基体10的表面a2平齐。也就是,沿第一方向X,焊盘12的厚度和金属连接柱20的厚度的总和,等于第一绝缘层30的厚度和第二绝缘层40的厚度的总和。这样一来,后续在金属连接柱20表面制备焊球时,即使焊球与金属连接柱20对位稍微有偏差,也不影响焊球与金属连接柱20的连接效果,从而可降低对焊球对位精度的要求。
在一些实施例中,金属连接柱20远离基体10的表面a1与第二绝缘层40远离基体10的表面a2平齐时,对形成金属连接柱20的工艺要求较高,为了降低对形成金属连接柱20、第一绝缘层30和第二绝缘层40时对工艺精度的要求,以降低工艺难度,如图11d所示,金属连接柱20远离基体10的表面a1高于第二绝缘层40远离基体10的表面a2,也就是说,沿第一方向X,焊盘12的厚度和金属连接柱20的厚度的总和,大于第一绝缘层30的厚度和第二绝缘层40的厚度的总和。
在一些实施例中,金属连接柱20远离基体10的表面a1与第二绝缘层40远离基体10的表面a2平齐时,对形成金属连接柱20的工艺要求较高,为了降低对形成金属连接柱20、第一绝缘层30和第二绝缘层40时对工艺精度的要求,以降低工艺难度,如图11a所示,金属连接柱20远离基体10的表面a1低于第二绝缘层40远离基体10的表面a2,也就是说,沿第一方向X,焊盘12的厚度和金属连接柱20的厚度的总和,小于第一绝缘层30的厚度和第二绝缘层40的厚度的总和。
考虑到金属连接柱20沿第一方向X上的厚度太小,第一绝缘层30要露出金属连接柱20时,加工工艺复杂。并且,第二绝缘层30对金属连接柱20覆盖较厚时,第二绝缘层30要露出金属连接柱20,加工时长较长。而金属连接柱20沿第一方向X上的厚度太大,第二绝缘层40露出金属连接柱20时,加工工艺复杂。如图11a所示,在一种可能的实施例中,金属连接柱20沿第一方向X上的厚度为h1,第一绝缘层30沿第一方向X上的厚度为h2,第二绝缘层40沿第一方向X上的厚度为h3,金属连接柱20沿第一方向X上的厚度h1的取值范围,在第一绝缘层30沿第一方向X上的厚度h2与第二绝缘层40沿第一方向X上的厚度h3之和加减5μm的范围内,h1=((h2+h3)-5μm)~((h2+h3)+5μm),即,金属连接柱20沿第一方向X上的厚度h1的取值范围在((h2+h3)-5μm)和((h2+h3)+5μm)之间,也就是,h1的最小取值是(h2+h3)-5μm,最大取值是(h2+h3)+5μm。
图11a-图11d中提供的WLPSAW滤波器以第二绝缘层40为单层膜层进行示意,工艺步骤少,结构简单,制备效率高。
需要说明的是,第二绝缘层40沿第一方向X上的厚度h3可以在10~40μm左右,如图11e所示,采用层压工艺,在第一绝缘层30远离基体10的一侧形成第一子绝缘层43,第一子绝缘层43露出金属连接柱20。若受层压工艺限制或因其他因素,导致第一子绝缘层43沿第一方向X上的厚度h4太小,金属连接柱20沿第一方向X上的厚度h1的取值范围不在(h2+h4)-5~(h2+h4)+5μm之内,可在第一子绝缘层43远离第一绝缘层30一侧形成至少一层第二子绝缘层44。
在一些实施例中,如图11e所示,可以再在第一子绝缘层43远离第一绝缘层30一侧形成至少一层第二子绝缘层44,第一子绝缘层43和至少一层第二子绝缘层44作为第二绝缘层40,第一子绝缘层43和至少一层第二子绝缘层44沿第一方向X上的厚度之和作为上述第二绝缘层40沿第一方向X上的厚度为h3。当然,第一子绝缘层43和第二子绝缘层44沿第一方向X上的厚度可以相等,也可以均不相等,也可以有的相等有的不相等,本申请在此不进行限定。
此处,通过增加第二子绝缘层44的方式,使最终形成的第二绝缘层40的厚度满足需求,可以降低对每层第一子绝缘层43和第二子绝缘层44厚度的要求,降低工艺的适用难度。
在一种实施例中,为了使第一子绝缘层43与第一绝缘层30之间可以形成容纳腔Q,可以采用层压工艺形成第一子绝缘薄膜层,采用层压工艺或者旋涂成膜工艺形成第二子绝缘薄膜层;然后采用光刻工艺或激光开孔工艺形成贯穿第一子绝缘薄膜层和第二子绝缘薄膜层的第三过孔42,分别形成第一子绝缘层和第二子绝缘层;其中第二绝缘层40包括第一子绝缘层43和第二子绝缘层44。
可选的,第二绝缘层40还包括第三子绝缘层、第四子绝缘层、……第N子绝缘层,所述N为正整数。类似的,采用上述相同的方法形成第三子绝缘层、第四子绝缘层、……第N子绝缘层。
在一种实施例中,为了使第一子绝缘层43与第一绝缘层30之间可以形成容纳腔Q,可以采用层压工艺形成第一子绝缘薄膜层,然后采用光刻工艺或激光开孔工艺形成贯穿第一子绝缘薄膜层的部分第三过孔42,形成第一子绝缘层43;可以采用层压工艺或者旋涂成膜工艺形成第二子绝缘薄膜层,然后采用光刻工艺或激光开孔工艺形成贯穿第二子绝缘薄膜层的另一部分第三过孔42,形成第二子绝缘层44;其中第二绝缘层40包括第一子绝缘层43和第二子绝缘层44。
可选的,第二绝缘层40还包括第三子绝缘层、第四子绝缘层、……第N子绝缘层,所述N为正整数。类似的,采用上述相同的方法形成第三子绝缘层、第四子绝缘层、……第N子绝缘层。
其中,第一子绝缘层43、第一绝缘层30和基体10构成所述保护腔Q。
采用层压工艺形成最靠近第一绝缘层30的第一子绝缘薄膜层,可以以一种较为简单的方式确保第一绝缘层30上的第二过孔33不被填满,以形成容纳腔Q。应当明白的是,第一子绝缘层43、第二子绝缘层44、……第N子绝缘层仅是一种命名,用于对封装结构的结构进行说明,即,第一绝缘层30远离基体10一侧可以设置多层绝缘层。第一子绝缘层43和第二子绝缘层44也可以称为第二绝缘层和第三绝缘层,第三绝缘层具有第四过孔,第四过孔贯穿第三绝缘层,第四过孔与第三过孔连通;部分的金属连接柱20设置于第四过孔内。第三绝缘层的形成方式可以和第二绝缘层40的形成方式相同,此处不再赘述。
需要说明的是,在步骤S13形成封装结构后,可选的,可以执行步骤S14。步骤S14不是必需的,也可以替换为其他的步骤。
S14、如图12所示,在金属连接柱20的一端形成焊球14;焊球14相对于焊盘12设置于金属连接柱20的另一端,焊球14与金属连接柱20连接,用于传输基体10的电信号。
执行完步骤S14后,如图12所示,焊球14位于金属连接柱20的表面,并与金属连接柱20电连接,焊盘12位于金属连接柱20的一端,焊球14相对焊盘12位于金属连接柱20的另一端,封装结构外部的部件通过焊球14与金属连接柱40进行连接。在完成对基体10的封装的同时,实现将基体10中的电信号,通过焊盘12、金属连接柱20和焊球14,传导至封装结构外部的部件。
WLPSAW滤波器一般应用于射频前端的系统级封装(system in a package,SIP)模组中,相关技术中对基体10进行封装时,如图13a所示,需要先采用构图工艺,在基体10的第一表面上形成围墙层(wall)51和屋顶层(roof)52,围墙层51和屋顶层52形成容纳叉指换能器16的保护腔Q,并露出焊盘12。然后采用电镀工艺,形成与焊盘12电连接的金属连接件53,以实现基体10与焊球14之间的信号传输。根据需要,围墙层51和屋顶层52沿第一方向X上的尺寸均在10~40um左右。这就导致围墙层51和屋顶层52露出焊盘12后,需要进行深孔电镀,增加了电镀难度,提升了加工成本。
而本实施例中,先采用引线键合工艺形成金属连接柱20,然后再形成第一绝缘层30和第二绝缘层40。这样一来,不仅形成金属连接柱20的工艺比形成金属连接件53的工艺成本低,而且在形成第一绝缘薄膜31和第二绝缘薄膜41时,覆盖在金属连接柱20上的第一绝缘薄膜31和第二绝缘薄膜41比较薄,对其进行刻蚀以露出金属连接柱20的速度快,可提升加工速率。
并且,本申请实施例是采用引线键合工艺形成侧面为曲面的金属连接柱20,相比于相关技术中采用的电镀工艺形成填孔金属13时,需要先在焊盘12表面形成阻挡层和种子层的方法,本申请实施例提供的封装方法形成金属连接柱20的工艺简单,成本较低。并且,金属连接柱20与焊盘12直接接触,中间不夹杂其他膜层,可降低因膜层断裂导致金属连接柱20与焊盘12连接不稳定的风险。
此外,如图13b所示,采用本申请实施例提供的封装方法进行封装时,在封装之前,位于基体10表面的多个焊盘12是独立存在的,没有图1b中所示的电镀桥15。因此,基体10的结构简单,从而简化封装结构的结构。而且,在封装完成后无需切断电镀桥15,可简化工艺流程。
再者,若如图1a所示的,采用电镀工艺形成填孔金属13的方法进行封装,如图1b所示,由于基体10表面的焊盘12与电镀桥15相互电连接,使得基体10表面的各个焊盘12相连接,导致多个焊盘12之间处于短路状态。因此,无法对基体10提前进行良品筛选,只有在封装完成后,刻蚀电镀桥15以使各个焊盘12之间绝缘后,才能进行良品筛选,造成对废片进行封装的工艺浪费。而采用本申请实施例提供的封装方法进行封装时,由于在封装之前,如图13b所示,基体10表面的焊盘12独立存在。因此,在对基体10进行封装之前,可以直接对基体10进行良品筛选,直接淘汰废品的基体10,可避免工艺浪费,提高产出。
实施例三
实施例三也是对WLPSAW滤波器的封装方法进行示意,但实施例三与实施例二的不同在于,封装步骤不同,先形成第一绝缘层30,再形成金属连接柱20,然后形成第二绝缘层40。
如图14所示,WLPSAW滤波器的封装方法包括:
S21:如图15a所示,在基体10的第一表面上形成第一绝缘层30,第一绝缘层30具有第一过孔32和第二过孔33,第一过孔32和第二过孔33均贯穿第一绝缘层30。
其中,基体10包括焊盘12和叉指换能器16,焊盘12和叉指换能器16均设置于基体10的第一表面A。
执行步骤S21后,如图15a所示,第一绝缘层30覆盖在基体10的第一表面上,第一过孔32和第二过孔33均贯穿第一绝缘层30。在待形成的金属连接柱20与整个焊盘12接触的情况下,如图15a所示,焊盘12设置于第一过孔32内,第一过孔32露出整个焊盘12。在待形成的金属连接柱20与焊盘12的部分接触的情况下,如图15b所示,第一过孔32露出焊盘12,但第一过孔32仅露出部分焊盘12。叉指换能器16设置于第二过孔33内且第二过孔33露出叉指换能器16。
其中,第一过孔32和第二过孔33的形状仅为一种示意,不做任何限定。例如可以通过构图工艺或者激光开孔工艺形成第一绝缘层30。
S22:如图15c所示,采用引线键合工艺,在焊盘12的表面形成金属连接柱20,金属连接柱20的侧面为曲面,且金属连接柱20与焊盘12连接,金属连接柱20用于传输基体10的电信号。
其中,步骤S21中形成的第一绝缘层30露出焊盘12,因此,执行步骤S22后,金属连接柱20位于第一绝缘层30的第一过孔32内,第一绝缘层30依然露出金属连接柱20。基于此,执行完步骤S22后,如图15c所示,金属连接柱20位于焊盘12表面且与焊盘12电连接,第一绝缘层20覆盖在基体10的第一表面上,并且第一绝缘层30露出金属连接柱20。
可选的,金属连接柱20起到导线的作用,具有电导通性,也就是,基体10中的电信号,通过焊盘10和金属连接柱10,将电信号传送到封装结构以外的部件。
需要说明的是,采用引线键合工艺形成的金属连接柱20的侧面为曲面(例如为球面),由于在形成金属连接柱20时,是将熔融状态下的金属滴到焊盘12的表面,然后迅速冷却。而熔融状态下的金属的流动性比较小,因此,冷却后的金属连接柱20的形状受引线键合工艺影响,不受第一过孔32的形状的影响。
基于此,在一种可能的实施中,为了降低水氧从金属连接柱20的侧面与第一过孔32的孔壁之间的间隙处进入,对焊盘12进行腐蚀的可能性。如图15c所示,金属连接柱20的侧面与第一过孔32的孔壁相接触。可以理解的是,在这种情况下,金属连接柱20与第一过孔32可以完全贴合,也可以部分接触,与第一过孔32的形状有关。
在另一种可能的实施例中,为了降低对金属连接柱20的尺寸的工艺精度的要求,避免金属连接柱20因微小的尺寸误差而无法放入第一过孔32中。如图15d所示,金属连接柱20的侧面与第一过孔32的孔壁之间具有间隙。
S23:如图15e所示,在第一绝缘层30远离基体10的一侧形成第二绝缘层40,第二绝缘层40具有第三过孔42,第三过孔42贯穿第二绝缘层40且与第一过孔32连通;金属连接柱20的一部分设置于第一过孔内,一部分设置于第三过孔42内。执行步骤S23后,如图15e所示,第二绝缘层40覆盖第一绝缘层30,金属连接柱20设置于第一过孔32和第三过孔42形成的连通孔内,且第二绝缘层40露出金属连接柱20,第二绝缘层40、第一绝缘层30和基体10之间形成有保护腔Q,叉指换能器16位于保护腔Q内。此处,由于先形成金属连接柱20,然后形成第二绝缘层40。因此,金属连接柱20与第二绝缘层40接触的侧面的形状由金属连接柱20的形状决定。
关于形成第二绝缘层40的方式,可以与实施例二中形成第二绝缘层40的方式相同。如图15e所示,例如,通过层压工艺形成第二绝缘薄膜41,然后通过光刻工艺或激光开孔工艺形成第三过孔42,以形成第二绝缘层40。此时,层压工艺形成第二绝缘薄膜41时,由于绝缘薄膜远离第一绝缘层30一侧有硬度较大的承载膜,因此,在将绝缘薄膜层压至第一绝缘层30表面时,不会填充金属连接柱20与第一过孔32之间的间隙,也不会填充第二过孔33,最终形成的第二绝缘层40如图15e所示。需要说明的是,本实施例中的第三过孔42与实施例二中的第三过孔43是相同的,在此不进行赘述。
其中,关于沿第一方向X上,金属连接柱20与第一绝缘层30和第二绝缘层40的尺寸关系,在一些实施例中,如图15f所示,金属连接柱20远离基体10的表面a1与第二绝缘层40远离基体10的表面a2平齐,也就是,沿第一方向X,焊盘12的厚度和金属连接柱20的厚度的总和,等于第一绝缘层30的厚度和第二绝缘层40的厚度的总和。在一些实施例中,如图15g所示,金属连接柱20远离基体10的表面a1高于第二绝缘层40远离基体10的表面a2,也就是,沿第一方向X,焊盘12的厚度和金属连接柱20的厚度的总和,大于第一绝缘层30的厚度和第二绝缘层40的厚度的总和。
在一些实施例中,如图15e所示,金属连接柱20远离基体10的表面a1低于第二绝缘层40远离基体10的表面a2,也就是,沿第一方向X,焊盘12的厚度和金属连接柱20的厚度的总和,小于第一绝缘层30的厚度和第二绝缘层40的厚度的总和。
例如,在一种可能的实施例中,如图15e所示,金属连接柱20沿第一方向X上的厚度为h1,第一绝缘层30沿第一方向X上的厚度为h2,第二绝缘层40沿第一方向X上的厚度为h3,金属连接柱20沿第一方向X上的厚度h1的取值范围在((h2+h3)-5μm)和((h2+h3)+5μm)之间,也就是,h1的最小取值是(h2+h3)-5μm,最大取值是(h2+h3)+5μm。
可选的,与步骤S14类似,在完成步骤S23后,可以进行步骤S24,也可以不进行该步骤,将完成封装的结构直接与外部的部件进行连接。
S24、如图15h所示,在金属连接柱20的一端形成焊球14;焊球14相对于焊盘12设置于金属连接柱20的另一端,焊球14与金属连接柱20连接,用于传输基体10的电信号。
执行完步骤S24后,如图15h所示,焊球14位于金属连接柱20的表面,并与金属连接柱20电连接,焊盘12位于金属连接柱20的一端,焊球14相对焊盘12位于金属连接柱20的另一端,封装结构外部的部件通过焊球14与金属连接柱20进行连接。在完成对基体10的封装的同时,实现将基体10中的电信号,通过焊盘12、金属连接柱20和焊球14,传导至封装结构外部的部件。
需要说明的是,其他没有进行具体说明的部件,与实施例二中相同,在此不进行赘述。
本实施例中,采用引线键合工艺形成侧面为曲面的金属连接柱20,相比于相关技术中采用的电镀工艺形成填孔金属13时,需要先在焊盘12表面形成阻挡层和种子层的方法,本申请实施例提供的封装方法形成金属连接柱20的工艺简单,成本较低。并且,金属连接柱20与焊盘12直接接触,中间不夹杂其他膜层,可降低因膜层断裂导致金属连接柱20与焊盘12连接不稳定的风险。
而且,在形成第二绝缘薄膜41时,覆盖在金属连接柱20上的第二绝缘薄膜41比较薄,对其进行刻蚀以露出金属连接柱20的速度快,可提升加工速率。
此外,采用本申请实施例提供的封装方法进行封装时,在封装之前,位于基体10表面的多个焊盘12是独立存在的,没有图1b中所示的电镀桥15。因此,基体10的结构简单,从而简化封装结构的结构。而且,在封装完成后无需切断电镀桥15,可简化工艺流程。
再者,若如图1a所示的,采用电镀工艺形成填孔金属13的方法进行封装,如图1b所示,由于基体10表面的焊盘12与电镀桥15相互电连接,使得基体10表面的各个焊盘12相连接,导致多个焊盘12之间处于短路状态。因此,无法对基体10提前进行良品筛选,只有在封装完成后,刻蚀电镀桥15以使各个焊盘12之间绝缘后,才能进行良品筛选,造成对废片进行封装的工艺浪费。而采用本申请实施例提供的封装方法进行封装时,由于在封装之前,如图13b所示,基体10表面的焊盘12独立存在。因此,在对基体10进行封装之前,可以直接对基体10进行良品筛选,直接淘汰废品的基体10,可避免工艺浪费,提高产出。
实施例四
实施例四也是对WLPSAW滤波器的封装方法进行示意,但实施例四与实施例二的不同在于,封装步骤不同,先形成第一绝缘层30,再形成第二绝缘层40,然后形成金属连接柱20。如图16所示,WLPSAW滤波器的封装方法包括:
S31:如图15a所示,在基体10的第一表面上形成第一绝缘层30,第一绝缘层30具有第一过孔32和第二过孔33,第一过孔32和第二过孔33均贯穿第一绝缘层30。
其中,基体10包括焊盘12和叉指换能器16,焊盘12和叉指换能器16均设置于基体10的第一表面A。
执行步骤S31后,如图15a所示,第一绝缘层30覆盖在基体10的第一表面上,第一过孔32和第二过孔33均贯穿第一绝缘层30。在待形成的金属连接柱20与整个焊盘12接触的情况下,如图15a所示,焊盘12设置于第一过孔32内,且第一过孔32露出整个焊盘12。在待形成的金属连接柱20与焊盘12的部分接触的情况下,如图15b所示,第一过孔32露出焊盘12,但第一过孔32仅露出部分焊盘12。叉指换能器16设置于第二过孔33内,且第二过孔33露出叉指换能器16。
例如,可以通过构图工艺或者激光开孔工艺形成第一绝缘层30。其中,第一过孔32和第二过孔33的形状仅为一种示意,不做任何限定。
S32:如图17a所示,在第一绝缘层30远离基体10的一侧形成第二绝缘层40,第二绝缘层40具有第三过孔42,第三过孔42贯穿第二绝缘层40且与第一过孔32连通。
其中,第二绝缘层40、第一绝缘层30和基体10之间形成有保护腔Q,叉指换能器16位于保护腔Q内。
S33:如图17b所示,采用引线键合工艺,在焊盘12的表面形成金属连接柱20,金属连接柱20的侧面为曲面,且金属连接柱20与焊盘12连接,金属连接柱20用于传输基体10的电信号。
在这种情况下,金属连接柱20的一部分设置于第一过孔32内,一部分设置于第三过孔42内,金属连接柱20设置于第一过孔32和第三过孔42形成的连通孔内。
可选的,金属连接柱20起到导线的作用,具有电导通性,也就是,基体10中的电信号,通过焊盘10和金属连接柱10,将电信号传送到封装结构以外的部件。
需要说明的是,采用引线键合工艺形成的金属连接柱20的侧面为曲面(例如为球面),由于在形成金属连接柱20时,是将熔融状态下的金属滴到焊盘12的表面,然后迅速冷却。而熔融状态下的金属的流动性比较小,因此,冷却后的金属连接柱20的形状受引线键合工艺影响,不受第一过孔32和第三过孔42的形状的影响。
基于此,在一种可能的实施中,为了降低水氧从金属连接柱20的侧面与第一过孔32的孔壁之间的间隙处进入,对焊盘12进行腐蚀的可能性。如图17b所示,金属连接柱20的侧面与第一过孔32的孔壁和第二过孔42的孔壁中的至少一个相接触。
在另一种可能的实施例中,为了降低对金属连接柱20的尺寸的工艺精度的要求,避免金属连接柱20因微小的尺寸误差而无法放入第一过孔32和第二过孔42中。如图17c所示,金属连接柱20的侧面与第一过孔32的孔壁和第二过孔42的孔壁之间具有间隙。此处,虽然金属连接柱20的侧面与第一过孔32的孔壁和第二过孔42的孔壁之间具有间隙,但在后续进行其他封装步骤时,会进一步进行封装,不会影响产品的性能。
其中,关于沿第一方向X上,金属连接柱20与第一绝缘层30和第二绝缘层40的尺寸关系,在一些实施例中,如图17d所示,金属连接柱20远离基体10的表面a1与第二绝缘层40远离基体10的表面a2平齐,也就是,沿第一方向X,焊盘12的厚度和金属连接柱20的厚度的总和,等于第一绝缘层30的厚度和第二绝缘层40的厚度的总和。
在一些实施例中,如图17e所示,金属连接柱20远离基体10的表面a1高于第二绝缘层40远离基体10的表面a2,也就是,沿第一方向X,焊盘12的厚度和金属连接柱20的厚度的总和,大于第一绝缘层30的厚度和第二绝缘层40的厚度的总和。
在一些实施例中,为了能够形成表面平整的第二绝缘膜层42,以便于形成第三过孔42。如图17c所示,金属连接柱20远离基体10的表面a1低于第二绝缘层40远离基体10的表面a2,也就是,沿第一方向X,焊盘12的厚度和金属连接柱20的厚度的总和,小于第一绝缘层30的厚度和第二绝缘层40的厚度的总和。
例如,在一种可能的实施例中,如图17c所示,金属连接柱20沿第一方向X上的厚度为h1,第一绝缘层30沿第一方向X上的厚度为h2,第二绝缘层40沿第一方向X上的厚度为h3,金属连接柱20沿第一方向X上的厚度h1的取值范围在(h2+h3)-5μm和(h2+h3)+5μm之间,也就是,h1的最小取值是(h2+h3)-5μm,最大取值是(h2+h3)+5μm。
可选的,与步骤S14类似,在完成步骤S33后,可以进行步骤S34,也可以不进行该步骤,将完成封装的结构直接与外部的部件进行连接。
S34、如图17f所示,在金属连接柱20的一端形成焊球14;焊球14相对于焊盘12设置于金属连接柱20的另一端,焊球14与金属连接柱20连接,用于传输基体10的电信号。
执行完步骤S34后,如图17f所示,焊球14位于金属连接柱20的表面,并与金属连接柱20电连接,焊盘12位于金属连接柱20的一端,焊球14相对焊盘12位于金属连接柱20的另一端,封装结构外部的部件通过焊球14与金属连接柱20进行连接。在完成对基体10的封装的同时,实现将基体10中的电信号,通过焊盘12、金属连接柱20和焊球14,传导至封装结构外部的部件。
需要说明的是,其他没有进行具体说明的部件,与实施例二中相同,在此不进行赘述。
本实施例中,采用引线键合工艺形成侧面为曲面的金属连接柱20,相比于相关技术中采用的电镀工艺形成填孔金属13时,需要先在焊盘12表面形成阻挡层和种子层的方法,本申请实施例提供的封装方法形成金属连接柱20的工艺简单,成本较低。并且,金属连接柱20与焊盘12直接接触,中间不夹杂其他膜层,可降低因膜层断裂导致金属连接柱20与焊盘12连接不稳定的风险。
此外,采用本申请实施例提供的封装方法进行封装时,在封装之前,位于基体10表面的多个焊盘12是独立存在的,没有图1b中所示的电镀桥15。因此,基体10的结构简单,从而简化封装结构的结构。而且,在封装完成后无需切断电镀桥15,可简化工艺流程。
再者,若如图1a所示的,采用电镀工艺形成填孔金属13的方法进行封装,如图1b所示,由于基体10表面的焊盘12与电镀桥15相互电连接,使得基体10表面的各个焊盘12相连接,导致多个焊盘12之间处于短路状态。因此,无法对基体10提前进行良品筛选,只有在封装完成后,刻蚀电镀桥15以使各个焊盘12之间绝缘后,才能进行良品筛选,造成对废片进行封装的工艺浪费。而采用本申请实施例提供的封装方法进行封装时,由于在封装之前,如图13b所示,基体10表面的焊盘12独立存在。因此,在对基体10进行封装之前,可以直接对基体10进行良品筛选,直接淘汰废品的基体10,可避免工艺浪费,提高产出。
以上,需要说明的是,无论电子设备1是终端设备、智能显示穿戴设备(例如AR或者VR)、通信设备、车机、智能汽车等中的任一种,上述实施例一至实施例四所示的封装结构,可与电子设备1中的PCB板电连接,PCB板用于承载上述封装结构,并与封装结构完成信号交互,以向电子设备1提供驱动用信号。封装结构并不限定为仅适用于图2所示的电子设备1。
以上,仅为本申请的具体实施方式,但申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。
Claims (23)
1.一种封装结构,其特征在于,包括:
基体,所述基体包括焊盘;所述焊盘设置于所述基体的第一表面;
金属连接柱,设置于所述焊盘的表面,并与所述焊盘连接;
第一绝缘层,覆盖在所述基体的所述第一表面,所述第一绝缘层具有第一过孔,所述第一过孔贯穿所述第一绝缘层;部分的或者全部的所述金属连接柱设置于所述第一过孔内;
其中,所述金属连接柱的侧面为曲面,所述金属连接柱用于传输所述基体的电信号。
2.根据权利要求1所述的封装结构,其特征在于,所述金属连接柱采用引线键合工艺制备而成。
3.根据权利要求1所述的封装结构,其特征在于,所述金属连接柱的侧面为球面。
4.根据权利要求1所述的封装结构,其特征在于,所述基体还包括叉指换能器,所述叉指换能器设置于所述基体的所述第一表面;
所述第一绝缘层还具有第二过孔,所述第二过孔贯穿所述第一绝缘层;所述叉指换能器设置于所述第二过孔内。
5.根据权利要求1所述的封装结构,其特征在于,所述封装结构还包括:第二绝缘层;
所述第二绝缘层设置于所述第一绝缘层的表面,所述第二绝缘层具有第三过孔,所述第三过孔贯穿所述第二绝缘层且与所述第一过孔连通;部分的所述金属连接柱设置于所述第三过孔内。
6.根据权利要求5所述的封装结构,其特征在于,所述第二绝缘层、所述第一绝缘层和所述基体之间形成有保护腔,叉指换能器位于所述保护腔内。
7.根据权利要求5所述的封装结构,其特征在于,所述金属连接柱沿第一方向上的厚度为h1,所述第一绝缘层沿所述第一方向上的厚度为h2,所述第二绝缘层沿所述第一方向上的厚度为h3,其中,h1=((h2+h3)-5μm)~((h2+h3)+5μm);
其中,所述第一方向为垂直于所述基体的方向。
8.根据权利要求5所述的封装结构,其特征在于,所述第二绝缘层包括第一子绝缘层和第二子绝缘层;
所述第一子绝缘层与所述第一绝缘层直接接触,所述第一子绝缘层、所述第一绝缘层和所述基体构成保护腔。
9.根据权利要求1所述的封装结构,其特征在于,所述封装结构还包括焊球;
所述焊盘设置于所述金属连接柱的一端,所述焊球相对于所述焊盘设置于所述金属连接柱的另一端,所述焊球与所述金属连接柱连接,用于传输所述基体的电信号。
10.根据权利要求1所述的封装结构,其特征在于,所述基体为芯片,所述基体上还设置有叉指换能器,所述叉指换能器设置于所述基体的所述第一表面;所述第一绝缘层还具有第二过孔,所述第二过孔贯穿所述第一绝缘层;所述叉指换能器设置于所述第二过孔内;
所述封装结构还包括:第二绝缘层;所述第二绝缘层设置于所述第一绝缘层的表面,所述第二绝缘层具有第三过孔,所述第三过孔贯穿所述第二绝缘层且与所述第一过孔连通;部分的所述金属连接柱设置于所述第三过孔内;
所述第二绝缘层、所述第一绝缘层和所述基体之间形成有保护腔,所述叉指换能器位于所述保护腔内。
11.一种电子设备,包括PCB板,其特征在于,所述电子设备还包括权利要求1-10任一项所述的封装结构,所述封装结构与所述PCB板电连接。
12.根据权利要求11所述的电子设备,其特征在于,所述电子设备还包括显示模组、中框以及盖板;
所述显示模组的出光面朝向所述盖板,所述显示模组的背面朝向所述中框;
所述PCB板设置于所述中框远离所述显示模组的表面。
13.一种封装结构的封装方法,其特征在于,所述封装结构包括基体,所述基体包括焊盘,所述焊盘设置于所述基体的第一表面;
所述封装方法包括:
在所述焊盘的表面形成金属连接柱;所述金属连接柱采用引线键合工艺形成;所述金属连接柱的侧面为曲面,所述金属连接柱与所述焊盘连接,所述金属连接柱用于传输所述基体的电信号;
在所述基体的所述第一表面形成第一绝缘层;所述第一绝缘层具有第一过孔,所述第一过孔贯穿所述第一绝缘层;部分的或者全部的所述金属连接柱设置于所述第一过孔内。
14.根据权利要求13所述的封装方法,其特征在于,在所述焊盘的表面形成金属连接柱之后,在所述基体的所述第一表面形成第一绝缘层。
15.根据权利要求13所述的封装方法,其特征在于,所述基体为芯片,所述基体还包括叉指换能器;所述叉指换能器设置于所述基体的所述第一表面;
在所述基体的所述第一表面形成的所述第一绝缘层还具有第二过孔,所述第二过孔贯穿所述第一绝缘层,所述叉指换能器位于所述第二过孔内。
16.根据权利要求15所述的封装方法,其特征在于,所述封装方法还包括:
在所述第一绝缘层远离所述基体的一侧形成第二绝缘层;所述第二绝缘层具有第三过孔,所述第三过孔贯穿所述第二绝缘层,所述第三过孔与所述第一过孔连通;部分的所述金属连接柱设置于所述第三过孔内。
17.根据权利要求16所述的封装方法,其特征在于,所述第二绝缘层、所述第一绝缘层和所述基体之间形成有保护腔,所述叉指换能器位于所述保护腔内。
18.根据权利要求16所述的封装方法,其特征在于,所述在所述第一绝缘层远离所述基体的一侧形成第二绝缘层,包括:
在所述第一绝缘层远离所述基体的表面形成第二绝缘薄膜层,所述第二绝缘薄膜层采用层压工艺形成;
在所述第二绝缘薄膜层上形成所述第三过孔,以形成所述第二绝缘层。
19.根据权利要求16所述的封装方法,其特征在于,所述封装方法还包括:
在所述第二绝缘层远离所述基体的一侧形成第三绝缘层;所述第三绝缘层具有第四过孔,所述第四过孔贯穿所述第三绝缘层,所述第四过孔与所述第三过孔连通;部分的所述金属连接柱设置于所述第四过孔内。
20.根据权利要求19所述的封装方法,其特征在于,在所述第二绝缘层远离所述基体的一侧形成第三绝缘层,包括:
在所述第二绝缘层远离所述基体的表面形成第三绝缘薄膜层,所述第三绝缘薄膜层采用层压工艺形成;
在所述第三绝缘薄膜层上形成所述第四过孔,以形成所述第三绝缘层。
21.根据权利要求15所述的封装方法,其特征在于,所述在所述基体的所述第一表面形成第一绝缘层,包括:
在所述基体的所述第一表面形成第一绝缘薄膜层;
在所述第一绝缘薄膜层上形成所述第一过孔和所述第二过孔。
22.根据权利要求13-21任一项所述的封装方法,其特征在于,所述封装方法还包括:
在所述金属连接柱的一端形成焊球;所述焊球相对于所述焊盘设置于所述金属连接柱的另一端,所述焊球与所述金属连接柱连接,用于传输所述基体的电信号。
23.根据权利要求13所述的封装方法,其特征在于,所述基体为芯片,所述基体上还设置有叉指换能器,所述叉指换能器设置于所述基体的所述第一表面;
在所述基体的所述第一表面形成第一绝缘层,包括:
在所述基体的所述第一表面形成第一绝缘薄膜层;在所述第一绝缘薄膜层上形成所述第一过孔和第二过孔,以形成第一绝缘层;所述第二过孔贯穿所述第一绝缘层,所述叉指换能器位于所述第二过孔内;
其中,在所述焊盘的表面形成所述金属连接柱之后,在所述基体的所述第一表面形成所述第一绝缘层;
所述封装方法还包括:
在所述第一绝缘层远离所述基体的表面形成第二绝缘薄膜层;在所述第二绝缘薄膜层上形成第三过孔,以形成第二绝缘层;
所述第三过孔贯穿所述第二绝缘层,所述第三过孔与所述第一过孔连通;部分的所述金属连接柱设置于所述第三过孔内;所述第二绝缘层、所述第一绝缘层和所述基体之间形成有保护腔,所述叉指换能器位于所述保护腔内。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010117628.5A CN111403353A (zh) | 2020-02-25 | 2020-02-25 | 封装结构、封装方法及电子设备 |
PCT/CN2021/077493 WO2021169961A1 (zh) | 2020-02-25 | 2021-02-23 | 封装结构、封装方法及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010117628.5A CN111403353A (zh) | 2020-02-25 | 2020-02-25 | 封装结构、封装方法及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111403353A true CN111403353A (zh) | 2020-07-10 |
Family
ID=71413898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010117628.5A Pending CN111403353A (zh) | 2020-02-25 | 2020-02-25 | 封装结构、封装方法及电子设备 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN111403353A (zh) |
WO (1) | WO2021169961A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021169961A1 (zh) * | 2020-02-25 | 2021-09-02 | 华为技术有限公司 | 封装结构、封装方法及电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102931101A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 芯片封装方法 |
CN105405827A (zh) * | 2015-12-22 | 2016-03-16 | 华进半导体封装先导技术研发中心有限公司 | 一种低成本多层堆叠扇出型封装结构及其制备方法 |
CN106505967A (zh) * | 2016-11-07 | 2017-03-15 | 无锡吉迈微电子有限公司 | Saw滤波器的封装结构及其制作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8193034B2 (en) * | 2006-11-10 | 2012-06-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertical interconnect structure using stud bumps |
CN110148587B (zh) * | 2019-06-06 | 2023-09-08 | 盛合晶微半导体(江阴)有限公司 | 扇出型天线封装结构及封装方法 |
CN111403353A (zh) * | 2020-02-25 | 2020-07-10 | 华为技术有限公司 | 封装结构、封装方法及电子设备 |
-
2020
- 2020-02-25 CN CN202010117628.5A patent/CN111403353A/zh active Pending
-
2021
- 2021-02-23 WO PCT/CN2021/077493 patent/WO2021169961A1/zh active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102931101A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 芯片封装方法 |
CN105405827A (zh) * | 2015-12-22 | 2016-03-16 | 华进半导体封装先导技术研发中心有限公司 | 一种低成本多层堆叠扇出型封装结构及其制备方法 |
CN106505967A (zh) * | 2016-11-07 | 2017-03-15 | 无锡吉迈微电子有限公司 | Saw滤波器的封装结构及其制作方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021169961A1 (zh) * | 2020-02-25 | 2021-09-02 | 华为技术有限公司 | 封装结构、封装方法及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
WO2021169961A1 (zh) | 2021-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8230591B2 (en) | Method for fabricating an electronic device substrate | |
KR100475619B1 (ko) | 배선 기판, 반도체 장치 및 배선 기판의 제조 방법 | |
US20100193937A1 (en) | Semiconductor module | |
JP4498404B2 (ja) | 素子搭載用基板およびその製造方法、半導体モジュールならびに携帯機器 | |
US20110180933A1 (en) | Semiconductor module and semiconductor module manufacturing method | |
KR20110003453A (ko) | 회로판 및 그 제조방법 | |
KR20110084444A (ko) | 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들 | |
US8373281B2 (en) | Semiconductor module and portable apparatus provided with semiconductor module | |
JP3502800B2 (ja) | 半導体装置の製造方法 | |
JP2004172187A (ja) | 電子部品装置及びその製造方法 | |
CN109244045B (zh) | 一种厚膜基板小型化金属管壳封装结构 | |
US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
JP4588046B2 (ja) | 回路装置およびその製造方法 | |
US6403460B1 (en) | Method of making a semiconductor chip assembly | |
KR100679470B1 (ko) | 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법 | |
CN111403353A (zh) | 封装结构、封装方法及电子设备 | |
CN101587842A (zh) | 芯片封装载板及其制造方法 | |
US6436734B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
JP2001094041A (ja) | マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法 | |
JP3912445B2 (ja) | 半導体装置 | |
WO2021143242A1 (zh) | 封装结构及其制备方法 | |
JP2010040721A (ja) | 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法 | |
JP3467410B2 (ja) | リードフレームの製造方法 | |
US11049781B1 (en) | Chip-scale package device | |
JPH10340925A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |