JP3467410B2 - リードフレームの製造方法 - Google Patents
リードフレームの製造方法Info
- Publication number
- JP3467410B2 JP3467410B2 JP15083198A JP15083198A JP3467410B2 JP 3467410 B2 JP3467410 B2 JP 3467410B2 JP 15083198 A JP15083198 A JP 15083198A JP 15083198 A JP15083198 A JP 15083198A JP 3467410 B2 JP3467410 B2 JP 3467410B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal plate
- lead frame
- frame
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
製造方法に関し、特に金属板を使用したリードレス表面
実装型パッケージを有する、ランドグリッドアレイ(La
nd Grid Array )型を含む樹脂封止型の半導体装置に用
いられるリードフレームの製造方法に関するものであ
る。
止型の半導体装置に設けられるリードのピッチが小さく
なる傾向にある。そのため、樹脂封止型の半導体装置に
ついて新たな構造と製造方法とが必要となってきてい
る。
について、図9を参照しながら説明する。図9は、従来
の半導体装置の断面図である。図9において、基板11
0の上面には半導体チップ120が載置され、その周辺
には半導体チップ120に対する配線パターンが形成さ
れている。この配線パターンのうち、半導体装置の外
部、つまり他の基板との接続に用いられる入出力用パタ
ーン130については、基板110の厚さ方向にスルー
ホール140が形成されている。基板110の下面にお
いては、スルーホール140内の導電メッキ160に接
続されて配線パターン150が形成されている。つま
り、この配線パターン150と入出力用パターン130
とは、スルーホール140内の導電メッキ160を介し
て電気的に接続されている。また、半導体チップ120
のパッド(図示せず)と入出力用パターン130とは、
ボンディングワイヤ170を介して電気的に接続されて
いる。そして、ボンディングワイヤ170によって半導
体チップ120のパッドと入出力用パターン130とを
電気的に接続した後に、半導体チップ120,ボンディ
ングワイヤ170,入出力用パターン130を覆うよう
にして、樹脂(図示せず)により基板110の上面をモ
ールドする。このようにしてパッケージングを行うこと
により、1つの半導体装置が完成する。
来の半導体装置及びその製造方法によれば、次のような
問題があった。まず、基板110の上面では、入出力用
パターン130には、ワイヤボンディングに必要な領域
とスルーホール140に必要な領域とが必要になるの
で、半導体装置の小型化には限界がある。次に、基板1
10の下面では、配線パターン150には、外部との接
続に必要な領域とスルーホール140に必要な領域とが
必要になるので、半導体装置の小型化に限界があるとと
もに多ピン化への対応が困難であった。
化に対応でき、小面積を有するとともに、ランドグリッ
ドアレイ(Land Grid Array )型を含む半導体装置と、
その半導体装置に用いられるリードフレームと、それら
の製造方法とを提供することを目的とする。
めに、本発明のリードフレームの製造方法は、金属板の
両面にレジスト膜をそれぞれ塗布する第1の工程と、金
属板の両面のうち少なくとも一方の面において、外部端
子が形成される領域のレジスト膜に第1の開口を形成す
る第2の工程と、第1の開口において金属板上に第1の
金属膜を形成する第3の工程と、金属板の他方の面にお
けるレジスト膜を除去する第4の工程と、他方の面の側
から金属板の所定の領域を除去して、第1の金属膜の上
面に接触するインナーリードを形成するとともに、一方
の面のレジスト膜からなる絶縁性保護膜を形成する第5
の工程とを備えている。
平面的な制約を受けずに一方の面において外部端子を形
成するので、半導体装置の多ピン化と小面積化とを可能
にし、かつ、絶縁性保護膜がインナーリードを確実に保
持するリードフレームを製造できる。
て、第2の工程では、金属板の他方の面において、フレ
ーム枠とインナーリードとが形成される領域のレジスト
膜に第2及び第3の開口を更に形成し、第3の工程で
は、各々第2及び第3の開口に第2及び第3の金属膜を
更に形成し、第5の工程では、第2及び第3の金属膜を
エッチングレジストとして金属板をエッチングすること
としてもよい。
チングレジストとして金属板をエッチングして、フレー
ム枠とインナーリードとをそれぞれ形成する。したがっ
て、寸法精度がよいフレーム枠とインナーリードとを有
するリードフレームを製造できる。
て、第1の工程では、一方の面及び他方の面に異なる材
料からなる第1及び第2のレジスト膜をそれぞれ形成
し、第4の工程では、第2のレジスト膜のみを溶解する
エッチング液を用いて金属板を両面からエッチングして
第2のレジスト膜を除去することとしてもよい。
レジスト膜を除去する際に、金属板の両面を同時にエッ
チングすればよいので、簡素化された工程によってリー
ドフレームを製造できる。
リードフレーム、及びそれらの製造方法について図面を
参照しながら説明する。
の断面図、図1(b)は図1(a)の半導体装置の下面
図である。また、図1(a)は図1(b)の I−I 線に
おける断面図になっている。ここで、半導体装置の下面
が実装面、つまりプリント基板等の外部機器に対して接
続される面である。
面に電極(図示せず)を有する半導体チップ、2aは半
導体チップの電極と電気的に接続され金属膜からなるボ
ンディングパッド、3は半導体チップの電極とボンディ
ングパッド2aとを電気的に接続するための直径φ20
〜30μmの金属細線、4aはボンディングパッド2a
の下方に一体的に設けられ金属よりなるインナーリー
ド、5はインナーリード4aの下方において一体的かつ
一部がオーバーラップするように設けられ金属膜からな
る実装接続用電極、6は半導体装置の下面において実装
接続用電極5の下面を露出し他の部分を覆って設けられ
絶縁性を有する保護膜、7は保護膜6上で半導体チップ
1aと金属細線3とインナーリード4aとを封止するた
めの封止樹脂、8は実装接続用電極5の下面に溶着され
た鉛フリー半田からなる半田ボールである。
各要素の厚さは、半導体チップ1aが0.10〜0.3
0mm、ボンディングパッド2aが0.01〜0.10
mm、インナーリード4aが0.05〜0.20mm、
実装接続用電極5が0.01〜0.10mm、保護膜6
が0.01〜0.10mm、封止樹脂7が0.40〜
1.00mmである。ここでは、例えば各要素の厚さ
を、インナーリード4aが0.1mm、金属膜つまりボ
ンディングパッド2aと実装接続用電極5とが0.05
mm、半導体チップ1aが0.3mmとし、保護膜6上
面からの封止樹脂7の厚さを0.65mmとした。そし
て、半導体装置の全体厚が0.7mm、外部機器に取り
付けられた後のその取り付け面からの取り付け高さが
0.8mmになることを目標とした。
ィングパッド2aと一体的に設けられたインナーリード
4aの下面に、そのインナーリード4aに少なくとも一
部がオーバーラップするように実装接続用電極5が一体
的に設けられ、実装接続用電極5の下面を露出して保護
膜6が設けられ、更に保護膜6の上方が封止樹脂7によ
り封止されている点である。これにより、ボンディング
パッド2aの位置による平面的な制約を受けることな
く、スルーホールを用いずに半導体装置の下面において
実装接続用電極5が自由に配置されるので、多ピン化と
小面積化とに対応できる半導体装置が実現される。
ッド2aとインナーリード4aと実装接続用電極5との
うち、半導体チップ1aの電極に接続されたボンディン
グパッド2aとインナーリード4aとが封止樹脂7によ
り封止され、実装接続用電極5が側面において保護膜6
により固定される。したがって、ボンディングパッド2
aにおける金属細線3との接続と、実装接続用電極5に
おける半田ボール8を介した外部機器との接続との信頼
性が向上する。
るリードフレームの断面図、図2(b)は図2(a)の
リードフレームの下面図である。ここで、リードフレー
ムの下面が半導体装置の下面、つまりプリント基板等の
外部機器に対して接続される面である。また、図2
(a)は図2(b)のII−II線における断面図になって
いる。図2(a),(b)において、図1に示された構
成要素と同じものには、図1における符号と同一の符号
を付してその説明を省略する。
ーム枠用金属膜2bと保護膜6とにはさまれた金属部か
らなるフレーム枠である。フレーム枠4bは、インナー
リード4aから外側へ、封止樹脂が進入できるだけの例
えば幅0.10〜0.20mmの間隙9をおいて設けら
れ、0.05〜0.20mmの厚さを有している。ま
た、インナーリード4aとフレーム枠4bとの材料、つ
まりリードフレームの母材である金属板の材料として
は、従来のリードフレームの材料と同様42アロイ(4
2%ニッケル−鉄合金)又は銅合金材が用いられる。そ
して、実装接続用電極5と保護膜6とは、同じ厚さを有
している。
徴は、所定の幅つまり0.10〜0.20mmを有する
間隙9だけ、インナーリード4aからその外側へ離れて
フレーム枠4bが形成されるとともに、フレーム枠4b
とインナーリード4aとの間及びインナーリード4a相
互の間が保護膜6によりそれぞれ連結されている点であ
る。これにより、インナーリード4a相互の間における
保護膜6上へ半導体チップを載置して半導体装置を製造
する際に、間隙9に封止樹脂が確実に充填されるリード
フレームが得られる。
ムの平面図、図3(b)は図3(a)のリードフレーム
のIII−III線における断面図である。ここで、リードフ
レームの上面が半導体装置の上面、つまり半導体チップ
が載置される面である。図3(a),(b)において、
図2に示された構成要素と同じものには、図2における
符号と同一の符号を付してその説明を省略する。
製造方法を、図4(a)〜(f)を参照しながら説明す
る。図4(a)〜(f)は、本実施形態に係るリードフ
レームの製造方法の各工程をそれぞれ示す断面図であ
る。
は銅合金材からなる金属板40の両面に、図4(b)に
示されたように例えば感光性レジストを塗布して、レジ
スト膜60a,60bをそれぞれ形成する。
性を有するレジスト膜60a,60bに対してフォトリ
ソグラフィー技術を用いて、レジスト膜60a,60b
の所定の部分をそれぞれ除去する。ここで、それぞれレ
ジスト膜60a,60bが除去された部分のうち少なく
とも一部がオーバーラップするようにして、各レジスト
膜を除去する。
スト膜60aが除去された部分には金属膜50を、レジ
スト膜60bが除去された部分には金属膜20a,20
bを、それぞれ形成する。これらの金属膜の形成につい
ては、例えばメッキ法を用いて行う。
ては、金属板40を溶解するエッチング液に対するエッ
チングレジストとして機能する材料、例えば、Au,P
d,Ni等を組み合わせて、下地としてNiを、表層と
してAu又はPdをそれぞれ用いる。そして、エッチン
グ液としては、一般的に用いられる塩化第二鉄溶液、塩
化第二銅溶液、アルカリエッチャント、過酸化水素−硫
酸系エッチャント等のうちから、金属膜とレジスト膜と
の材質の組合せに応じて決定する。
板40の上面ではレジスト膜60bを除去して、金属膜
20aからなるボンディングパッド2aと、金属膜20
bからなるフレーム枠用金属膜2bとを形成する。そし
て、金属板40の下面ではレジスト膜60aをそのまま
残して、レジスト膜60aからなる保護膜6によって側
面を固定され金属膜50からなる実装接続用電極5を形
成する。ここで、異なる材料を用いてレジスト膜60
a,60bを予め形成しておき、レジスト膜60bのみ
を溶解させ、かつレジスト膜60aを溶解させないよう
なエッチング液を用いて、各レジスト膜60a,60b
をエッチングしてもよい。これにより、金属板40の上
面からはレジスト膜60bを完全に除去し、下面にはレ
ジスト膜60aをそのまま残すことができる。
は、それぞれ有機レジストであるドライフィルム、イン
ク、電着被膜等を使用する。そして、例えばアルカリ可
溶タイプのレジストであるドライフィルムの場合には、
水酸化ナトリウム水溶液や水酸化カリウム水溶液等を剥
離液として使用する。
ディングパッド2aとフレーム枠用金属膜2bとが形成
された部分以外の金属板40を上面側から溶解させるよ
うに、金属板40をエッチングする。ここで、前述のよ
うに、金属膜20a,20b、つまりボンディングパッ
ド2aとフレーム枠用金属膜2bとは、金属板40を溶
解するエッチング液に対するエッチングレジストとして
機能する。この工程により、保護膜6とフレーム枠用金
属膜2bとによりはさまれたフレーム枠4bと、実装接
続用電極5及び保護膜6とボンディングパッド2aとに
よりはさまれたインナーリード4aとを、それぞれ一体
的に形成する。同時に、インナーリード4aとフレーム
枠4bとの間に、間隙9を形成する。以上の各工程によ
り、本実施形態に係るリードフレームを完成させる。
の製造方法の第1の特徴は、金属板40の両面に設けら
れた各レジスト膜60a,60bが、複数の機能を有す
る点である。つまり、各レジスト膜60a,60bは、
金属膜20a,20b,50を形成する際の例えばメッ
キレジストとして機能する。更に、レジスト膜60aか
らなる保護膜6は、インナーリード4aとフレーム枠4
bとを支持するための担体として機能する。
製造方法の第2の特徴は、ボンディングパッド2aとフ
レーム枠用金属膜2bとが、金属板40をエッチングし
てインナーリード4aとフレーム枠4bと間隙9とを形
成する際のエッチングレジストとして機能する点であ
る。
同じ42アロイ又は銅合金材からなる金属板40に対し
て、従来からそれぞれ用いられている、レジスト膜形
成、レジスト膜除去、金属膜形成、及び金属板エッチン
グの各工程を適用して、本発明に係るリードフレームを
製造できる。これにより、それぞれ従来と同じ材料、つ
まり低コストの材料を使用し、かつ従来と同じ生産条件
と設備とを利用して、本発明に係るリードフレームを製
造できる。
方法を、図5(a)〜(f)を参照しながら説明する。
図5(a)〜(f)は、本実施形態に係る半導体装置の
製造方法の各工程をそれぞれ示す断面図である。図5
(a)〜(f)において、図4に示された構成要素と同
じものには、図4における符号と同一の符号を付してそ
の説明を省略する。
ムにおいて、インナーリード4a間の領域の保護膜6上
に、図5(b)に示されたようにボンディングペースト
(図示せず)を用いて半導体チップ1aを載置する。
細線3を用いて、半導体チップ1aの主面に設けられた
電極(図示せず)とボンディングパッド2aとを電気的
に接続する。
膜6上において、封止樹脂7を用いて、半導体チップ1
aと金属細線3とインナーリード4aと間隙9とを封止
する。これにより、間隙9にも確実に封止樹脂7を充填
できる。
ばSn−Bi系、Sn−Bi−Ag系等の材料からなる
半田ボール8を、実装接続用電極5に溶着させる。
ドフレームのフレーム枠4bと封止樹脂7との界面にお
いて、フレーム枠4bから半導体装置を切り離す。以上
の工程により、本実施形態に係る半導体装置を完成させ
ることができる。
り離す工程について、図6(a),(b)を参照しなが
ら詳しく説明する。図6(a)は、リードフレームから
半導体装置を切り離す前の状態を、図6(b)は、リー
ドフレームから切り離された半導体装置の完成品をそれ
ぞれ示す断面図である。図6(a)において、10は打
ち抜きパンチ、11は打ち抜きパンチ10に設けられた
空間である逃がし部、12はストリッパー、13は打ち
抜きダイである。
ば、ストリッパー12と打ち抜きダイ13との間にフレ
ーム枠4bをはさんだ状態で、打ち抜きパンチ10がリ
ードフレームを打ち抜く。これにより、フレーム枠4b
と封止樹脂7との界面において半導体装置をフレーム枠
4bから切り離す。
4aは、保護膜6と封止樹脂7だけによってフレーム枠
4bにつながっている。したがって、金属部を切り離す
ことなく、フレーム枠4bと封止樹脂7との界面におい
て封止樹脂7をフレーム枠4bから引き離し、かつ、保
護膜6を切り離すことにより、樹脂封止された半導体装
置を完成させる。このことによって、完成後の側面にお
いて樹脂バリやインナーリードのバリ等が発生しにくい
半導体装置を製造できる。
たように、平面的にみて、実装接続用電極5がインナー
リード4aの下方に含まれる場合について説明した。こ
れに限らず、インナーリード4aの下方に、実装接続用
電極5の少なくとも一部が平面的にみて含まれるよう
に、実装接続用電極5が形成されていればよい。特に、
半導体装置の内側へ延びるように実装接続用電極5を形
成し、その実装接続用電極5の先端に半田ボール8を形
成することが好ましい。この場合には、実装接続用電極
5を配線用パターンとして用いることになり、半導体チ
ップの下方においても半田ボール8が形成されるので、
更に多ピン化と小面積化とが可能になる半導体装置が実
現される。
4(b)におけるレジスト膜60aと、図4(d)にお
ける金属膜50とを、金属板40を融解するエッチング
液に対して不溶である材料を用いて、それぞれ形成して
もよい。この場合には、図4(f)において金属板40
の両面をエッチング液に浸漬して、金属板40をエッチ
ングできるので、工程が簡素化される。
7(a)〜(c)を参照しながら説明する。図7(a)
は本実施形態に係る半導体装置の断面図であり、図7
(b)は図7(a)とは異なる切断線における断面図で
あり、図7(c)は本実施形態に係る半導体装置の下面
図である。図7(a)〜(c)において、第1の実施形
態における構成要素と同じものには、図1における符号
と同一の符号を付してその説明を省略する。また、それ
ぞれ、図7(a)は図7(c)の VIIA− VIIA線にお
ける断面図、図7(b)は図7(c)の VIIB− VIIB
線における断面図である。
りプリント基板等の外部機器に対して接続される面であ
る。また、各構成要素の厚さと、半導体装置の目標の全
体厚及び取り付け高さとは、第1の実施形態と同じ値と
した。
の半導体装置と異なる点は、隣接するインナーリード4
a同士が各々有する実装接続用電極5が、半導体装置の
外周側と中心線側とに分かれて位置するように、それぞ
れ形成されている点である。したがって、図7(c)に
示されたように、実装接続用電極5に溶着された半田ボ
ール8が互い違いに、いわゆる千鳥状に2列に配置され
る。これにより、半導体装置の下面で外部端子が更に有
効に配置されたランドグリッドアレイ型半導体装置が実
現される。
8(a),(b)を参照しながら説明する。図8(a)
は本実施形態に係る半導体装置の断面図であり、図8
(b)は本実施形態に係る半導体装置の下面図である。
図8(a),(b)において、第1の実施形態における
構成要素と同じものには、図1における符号と同一の符
号を付してその説明を省略する。また、図8(a)は図
8(b)のVIII−VIII線における断面図である。
厚さを有する半導体チップ1bが、0.02〜0.06
mmの厚さを有する接着テープ14により、ボンディン
グパッド2a上に載置されている。ボンディングパッド
2aの下方には、ボンディングパッド2aと一体的に、
半導体チップ1bの下方においてその中心線へ向かって
インナーリード4aが形成されている。インナーリード
4aの下方には、インナーリード4aと一体的に実装接
続用電極5が形成されている。
の中心線から異なる3種類の距離だけ離れるようにし
て、かつ隣接する実装接続用電極5について半導体装置
の中心線からの距離が異なるようにして配置される。つ
まり、実装接続用電極5は、図8(b)において半導体
装置の左右両側の辺に示されているように配置される。
したがって、半導体チップ1bの下方の領域を含めた半
導体装置の下面において、実装接続用電極5に溶着され
た半田ボール8が3列に配置されることになる。
インナーリード4aが0.1mm、金属膜つまりボンデ
ィングパッド2aと実装接続用電極5とが0.05m
m、半導体チップ1bが0.2mmとし、保護膜6上面
からの封止樹脂7の厚さを0.65mmとした。そし
て、半導体装置の全体厚が0.7mm、外部機器に取り
付けられた後の取り付け高さが0.8mmになることを
目標とした。
は、半導体チップ1bがボンディングパッド2a上に接
着テープ14により載置され、ボンディングパッド2a
とインナーリード4aとが一体的に、かつ半導体チップ
1bの下方でその中心線へ向かって設けられている点で
ある。これにより、半導体装置の下面において、実装接
続用電極5が設けられる領域が、半導体チップ1bの下
方で半導体装置の中心線へ向かって広がる。したがっ
て、図8(b)に示されたように、実装接続用電極5に
溶着された半田ボール8が3列に配置されるので、半導
体装置の下面で外部端子がよりいっそう有効に配置され
たランドグリッドアレイ型半導体装置が実現される。
の互いに対向する2辺に沿った実装接続用電極5だけを
3列に配置したが、これに限らず、半導体装置のすべて
の辺に沿った実装接続用電極5を、それぞれ3列に配置
してもよい。
ず4列以上配置してもよく、更に、半導体装置の下面全
体にわたって配置してもよい。
ボール8を格子状に配置してもよい。この場合には、半
導体チップ1bの下方において、一体的に形成されるボ
ンディングパッド2aとインナーリード4aとを配線用
パターンとして用いることになる。これにより、実装接
続用電極5を更に自由に配置できるので、半導体装置の
下面において、千鳥状を含む格子状に配置された半田ボ
ール8を有する半導体装置が実現される。
て、半導体チップ1bの電極とボンディングパッド2a
とを電気的に接続したが、これに限らず、半導体チップ
1bにおいて電極が設けられた主面と保護膜6の上面と
を互いに対向させて、半導体チップ1bの電極とボンデ
ィングパッド2aとを電気的に接続することもできる。
この場合には、半導体チップ1bの電極とボンディング
パッド2aとを、導電性物質を用いて電気的に接続して
もよいし、圧接して封止樹脂の圧縮応力により電気的に
接続してもよい。これによれば、半導体チップ1bの外
側においてボンディング用の領域を設ける必要がないの
で、面積が更に小さい半導体装置が実現される。
は、実装接続用電極5に鉛フリー半田からなる半田ボー
ル8を溶着したが、これに限らず、通常のSn−Pb系
の半田からなるボールでもよく、半田以外の金属ボール
でもよい。
いようにしてもよい。この場合には、半導体装置を外部
機器に実装する際に、外部機器の接続端子に設けられた
半田などの導電性物質や、異方性導電シート等を用いる
ことができる。
形成する際にその膜厚を大きくして、実装接続用電極5
が保護膜6から突出するようにしてもよい。この場合に
は、特に半田ボールなしでも、実装接続用電極5と外部
機器の接続端子とが確実に接続される。
aの厚さよりも小さくすることが好ましい。これによ
り、実装後の取り付け高さがいっそう低い半導体装置が
実現される。
ップを1列に配置することとしたが、これに限らず、半
導体チップをマトリクス状に、つまり2次元的に配置す
ることもできる。
によれば、上述の半導体装置の製造に用いられるリード
フレームを、容易に製造することができる。
装置の断面図、(b)は(a)の半導体装置の下面図で
ある。
るリードフレームの断面図、(b)は(a)のリードフ
レームの下面図である。
図、(b)は(a)のリードフレームのIII−III線にお
ける断面図である。
ームの製造方法の各工程をそれぞれ示す断面図である。
の製造方法の各工程をそれぞれ示す断面図である。
から半導体装置を切り離す前の状態を、(b)は(a)
のリードフレームから切り離された第1の実施形態に係
る半導体装置の完成品をそれぞれ示す断面図である。
装置の断面図であり、(b)は(a)とは異なる切断線
における断面図であり、(c)は(a)及び(b)の半
導体装置の下面図である。
装置の断面図であり、(b)は(a)の半導体装置の下
面図である。
Claims (3)
- 【請求項1】 金属板の両面にレジスト膜をそれぞれ塗
布する第1の工程と、 前記金属板の両面のうち少なくとも一方の面において、
外部端子が形成される領域のレジスト膜に第1の開口を
形成する第2の工程と、 前記第1の開口において前記金属板上に第1の金属膜を
形成する第3の工程と、 前記金属板の他方の面におけるレジスト膜を除去する第
4の工程と、 前記他方の面の側から前記金属板の所定の領域を除去し
て、前記第1の金属膜の上面に接触するインナーリード
を形成するとともに、前記一方の面のレジスト膜からな
る絶縁性保護膜を形成する第5の工程とを備えたことを
特徴とするリードフレームの製造方法。 - 【請求項2】 請求項1記載のリードフレームの製造方
法であって、 前記第2の工程では、前記金属板の他方の面において、
フレーム枠と前記インナーリードとが形成される領域の
レジスト膜に第2及び第3の開口を更に形成し、 前記第3の工程では、各々前記第2及び第3の開口に第
2及び第3の金属膜を更に形成し、 前記第5の工程では、前記第2及び第3の金属膜をエッ
チングレジストとして前記金属板をエッチングすること
を特徴とするリードフレームの製造方法。 - 【請求項3】 請求項1又は2のいずれかに記載のリー
ドフレームの製造方法であって、 前記第1の工程では、前記一方の面及び他方の面に異な
る材料からなる第1及び第2のレジスト膜をそれぞれ形
成し、 前記第4の工程では、前記第2のレジスト膜のみを溶解
するエッチング液を用いて前記金属板を両面からエッチ
ングして前記第2のレジスト膜を除去することを特徴と
するリードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15083198A JP3467410B2 (ja) | 1998-06-01 | 1998-06-01 | リードフレームの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15083198A JP3467410B2 (ja) | 1998-06-01 | 1998-06-01 | リードフレームの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11345895A JPH11345895A (ja) | 1999-12-14 |
JP3467410B2 true JP3467410B2 (ja) | 2003-11-17 |
Family
ID=15505351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15083198A Expired - Fee Related JP3467410B2 (ja) | 1998-06-01 | 1998-06-01 | リードフレームの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3467410B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100440788B1 (ko) * | 1999-12-20 | 2004-07-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이것의 제조방법 |
KR100593923B1 (ko) | 2004-08-13 | 2006-06-30 | 삼성전기주식회사 | 블루투스 모듈 |
KR101637189B1 (ko) * | 2015-06-12 | 2016-07-20 | 주식회사 에스에프에이반도체 | 반도체 패키지 제조방법 |
JP6763607B2 (ja) | 2017-01-12 | 2020-09-30 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS633160U (ja) * | 1986-06-23 | 1988-01-11 | ||
JP2962586B2 (ja) * | 1991-03-05 | 1999-10-12 | 新光電気工業株式会社 | 半導体装置とその製造方法及びこれに用いる接合体 |
JP2837355B2 (ja) * | 1994-09-09 | 1998-12-16 | 川崎製鉄株式会社 | 半導体icチップのパッケージ及びその製造方法並びにリード・フレーム |
JPH1041432A (ja) * | 1996-07-24 | 1998-02-13 | Dainippon Printing Co Ltd | リードフレーム部材および表面実装型半導体装置 |
JPH1084055A (ja) * | 1996-09-06 | 1998-03-31 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JPH1092967A (ja) * | 1996-09-12 | 1998-04-10 | Nippon Motorola Ltd | 底面突起状端子配列型集積回路装置及びその製造方法 |
-
1998
- 1998-06-01 JP JP15083198A patent/JP3467410B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11345895A (ja) | 1999-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3475306B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
US6078097A (en) | Lead frame | |
KR100381837B1 (ko) | 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및 | |
KR100437436B1 (ko) | 반도체패키지의제조법및반도체패키지 | |
EP1235272B1 (en) | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device | |
US7947598B2 (en) | Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device | |
US7045906B2 (en) | Resin-encapsulated package, lead member for the same and method of fabricating the lead member | |
JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
US8384205B2 (en) | Electronic device package and method of manufacture | |
JP2000150702A (ja) | 半導体装置の製造方法 | |
JP3467410B2 (ja) | リードフレームの製造方法 | |
JP3522403B2 (ja) | 半導体装置 | |
CN107658286B (zh) | 半导体元件安装用基板、半导体装置及它们的制造方法 | |
JPH1070211A (ja) | テープキャリア及びその製造方法 | |
JP4364181B2 (ja) | 半導体装置の製造方法 | |
JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH10154768A (ja) | 半導体装置及びその製造方法 | |
JP2007109914A (ja) | 半導体装置の製造方法 | |
JP3271500B2 (ja) | 半導体装置 | |
JP3336235B2 (ja) | 半導体装置およびその製造方法 | |
KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
JP3383597B2 (ja) | 半導体装置の製造方法 | |
JP2002110858A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
JP2003332495A (ja) | 半導体装置の製造方法 | |
JP3060157B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030819 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |