JP6763607B2 - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP6763607B2
JP6763607B2 JP2017003247A JP2017003247A JP6763607B2 JP 6763607 B2 JP6763607 B2 JP 6763607B2 JP 2017003247 A JP2017003247 A JP 2017003247A JP 2017003247 A JP2017003247 A JP 2017003247A JP 6763607 B2 JP6763607 B2 JP 6763607B2
Authority
JP
Japan
Prior art keywords
lead
inner lead
plating
plating layer
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017003247A
Other languages
English (en)
Other versions
JP2018113351A (ja
Inventor
潤 福崎
潤 福崎
Original Assignee
大口マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大口マテリアル株式会社 filed Critical 大口マテリアル株式会社
Priority to JP2017003247A priority Critical patent/JP6763607B2/ja
Priority to US15/848,550 priority patent/US10181436B2/en
Priority to MYPI2018000012A priority patent/MY196071A/en
Priority to CN201810010459.8A priority patent/CN108305863B/zh
Publication of JP2018113351A publication Critical patent/JP2018113351A/ja
Application granted granted Critical
Publication of JP6763607B2 publication Critical patent/JP6763607B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent

Description

本発明は、リードフレーム及びその製造方法に関する。
従来から、リードフレームは、金属板に対しエッチング加工或いはプレス加工を行い、金属板から所定の形状を形成するとともに、必要なめっきを施すことにより製造されている。
そして、金属板に対しエッチング加工を行う工程を有するリードフレーム製造の場合には、例えば、金属板の表裏両面にドライフィルムレジストを貼付け、所定のパターンが形成されたマスクを用いて露光を行い、現像を行って金属板の表裏両面にエッチング用レジストマスクを形成する。そして、エッチング処理により金属板を所望のリードフレーム形状に形成する。その後、金属板の表裏両面に形成されたエッチング用レジストマスクを除去し、所望のめっき加工を行う。
所望されるめっき加工の仕様には、金属板の全面（表面、裏面、側面）にめっき層を形成するリードフレーム、部分的にめっき層を形成するリードフレーム、表面のみにめっき層を形成するリードフレーム、さらには、表面と裏面で異なるめっき層を形成するリードフレーム等、様々な形態がある。
金属板に部分的にめっき層を形成する場合、従来、めっき治具によりめっき層を形成しない部分をゴム材等で覆い、必要部分にめっきを形成する方法が用いられていた。しかるに、近年、リードフレームが微細形状化したことから、めっき治具の作製が困難な状況となり、レジストによりめっき用マスクを形成し、めっき処理後にレジストマスクを除去する方法が利用されるようになった。
リードフレームを、金属板にエッチング加工を施す工程を経て形成する場合、一般的には、金属板にエッチング用レジストマスクを形成し、エッチング処理後、レジストマスクを除去する。リードフレームの全面に同じめっき層を形成する場合以外は、次に、金属板にめっき用レジストマスクを形成し、めっき処理後にレジストマスクを除去する。このように、一般的なリードフレーム製造においては、レジストマスクを、エッチング用とめっき用とで、それぞれ異なる加工処理ごとに対応させて、別個に形成、除去していた。
ところで、リードフレームのめっき加工の仕様が種々存在することは上述の通りであるが、そのうち、インナーリード先端へ部分めっきを行い、アウターリードには全面的なめっきを行う組み合わせの形態がある。
図８は、そのような形態のめっき加工を行う場合の従来のめっき工程を示した図であり、図９は、図８の従来のめっき工程で形成されためっき層を示した図である。上述のような、インナーリード先端に部分めっきを行い、アウターリードには全面的なめっきを行うリードフレームの製造工程において、レジストマスクをそれぞれ異なる加工処理ごとに対応させて、別個に形成、除去する手法を用いた場合、図８に示す様に、めっき加工時に表面と裏面に形成しためっき用レジストマスク１４０の隙間からめっき液５０が流れ込み、図９に示す様に、インナーリード１１１の側面へのめっき層１２０の付着が回避できない状況にあった。
ところで、従来、リードフレームの製造に際し、レジストマスクを異なる加工処理に兼用する技術が知られている（例えば、特許文献１参照）。
特許文献１に記載のリードフレームの製造方法では、金属板の表面と裏面にそれぞれ異なる材料からなるめっき用レジストマスクを形成し、必要なめっきを施した後に、表面側のレジストマスクのみを溶解除去する。そして、露出した金属板に対して先に形成しためっき層をエッチング用レジストマスクとしてエッチング加工を施すことで、金属板からリードフレーム形状を形成している。
また、特許文献１に記載の技術では溶解除去しなかった裏面のレジストマスクをエッチング加工用に兼用するとともに、表裏両面に形成しためっき層をエッチング用マスクとして用いることで、レジストマスクの形成回数を減らしている。
特開平１１−３４５８９５号公報
しかしながら、特許文献１に記載の金属板の表裏両面に形成するめっき加工用のレジストマスクの材料を異ならせ、溶解除去せずに残った裏面側に形成したレジストマスクをエッチング加工用に兼用するとともに、表裏両面に形成しためっき層をエッチング用マスクとして用いる技術では、めっき層がエッチング液の影響を受けて表面に凹凸が形成され易いという問題がある。
また、めっき層を形成する箇所は端子となる箇所に限定され、インナーリード及びアウターリードの表裏や側面に選択的にめっき箇所を設定する事は出来ない為、所望のめっき特性が得られないという問題もある。
そこで、本発明は、このような問題に鑑みてなされたものであり、インナーリードやアウターリード等の表面と裏面とで、形成するめっき層の構成やめっき層の有無等、めっき加工の仕様を異ならせたリードフレームの製造において、レジストマスクの形成回数を減らし、工程を簡素化して、コストを低減することができるリードフレーム及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係るリードフレームは、連続して延びるインナーリードとアウターリードとを含む複数のリードと、該複数のリードの前記インナーリードと前記アウターリードとの連結点にて交わるように延びるタイバーとを有するリードフレームであって、
前記インナーリード、前記タイバー及び前記アウターリードの表面上にめっき層が連続して設けられ、
前記インナーリードの前記表面のエッジと前記インナーリードの表面上の前記めっき層のエッジとの間には、前記インナーリードが露出した第１の非めっき領域が設けられ、
前記タイバーの前記インナーリード側のエッジと前記タイバーの表面上の前記めっき層の前記インナーリード側のエッジとの間には、前記タイバーが露出した第２の非めっき領域が設けられている。
本発明によれば、金属板の表面と裏面及び側面とで、形成するめっき層の構成やめっき層の有無等、めっき加工の仕様を異ならせたリードフレームの製造において、レジストマスクの形成回数を減らし、工程を簡素化して、コストを低減することができる。
本発明の実施形態に係るリードフレームの一例を示した図である。 図１に示すリードフレーム３０の断面図である。 本発明の実施形態に係るリードフレームの製造方法の一例の前半の工程を示した図である。 本発明の実施形態に係るリードフレームの製造方法の一例の中盤の工程を示した図である。 本発明の実施形態に係るリードフレームの製造方法の一例の後半の工程を示した図である。 本発明の実施形態に係るリードフレームの製造方法の一例のめっき工程を説明するための図である。 図６に示しためっき工程の後に形成されためっき層を示した図である。 従来のめっき工程を示した図である。 図８の従来のめっき工程で形成されためっき層を示した図である。
以下、図面を参照して、本発明を実施するための形態の説明を行う。
図１は、本発明の実施形態に係るリードフレームの一例を示した図である。図１（ａ）は、本発明の実施形態に係るリードフレームの表面側を示した図であり、図１（ｂ）は、本発明の実施形態に係るリードフレームの裏面側を示した図である。なお、表面側とは、半導体素子を搭載する面を意味し、裏面側とは、半導体素子が搭載されない面を意味する。
図１（ａ）、（ｂ）に示されるように、リードフレーム３０は、金属板１０を所定のリードフレーム形状に加工して形成される。金属板１０は、例えば、インナーリード１１と、タイバー１２と、アウターリード１３と、を有するリードフレーム形状に加工される。なお、連続するインナーリード１１とアウターリード１３とでリードを構成する。また、リードフレーム３０は、リードフレーム形状に加工された金属板１０上にめっき層２０を形成することにより構成される。めっき層２０は、インナーリード１１の先端に形成されたインナーリード先端めっき層２１と、インナーリード１１、タイバー１２、アウターリード１３と連続して形成されている連続めっき層２２とを含む。また、リードフレーム３０は、金属板１０の表面にめっき層２０が形成されていない非めっき領域１４を有する。
金属板１０は、リードフレーム３０の基材となる金属材料であり、用途に応じて種々の金属板１０が選択されてよいが、例えば、銅材又は銅合金等の銅を含む材料から構成されてもよい。銅は導電性が高く、比較的安価であるため、リードフレーム材料として一般的に用いられる。
金属板１０の厚さも、用途に応じて種々の厚さとされてよいが、例えば、０．１〜０．２ｍｍの厚さの金属板１０を用いてもよい。具体的には、例えば、０．１５ｍｍの厚さの銅材が用いられてもよい。
金属板１０は、加工前は連続的な平板状（例えば、帯状）の形状を有するが、エッチング加工により不要部分が除去され、インナーリード１１、タイバー１２及びアウターリード１３を有するように加工される。
インナーリード１１は、内側に設けられるリードであり、搭載する半導体素子の電極から直接的に接続される部分である。図１（ａ）、（ｂ）においては、タイバー１２よりも内側の部分がインナーリード１１に相当する。インナーリード１１の先端部には、搭載される半導体素子の電極とインナーリード１１とを電気的に接続するため、内部端子がめっき層２０にて形成される。図１（ａ）においては、インナーリード先端めっき層２１が相当する。半導体素子の電極とインナーリード１１上の内部端子とを接続する場合、半導体素子の電極が上面に位置するように半導体素子を搭載し、ワイヤーを用いてワイヤーボンディングにより接続する場合と、直接インナーリード上に半導体素子の電極面を搭載し、電極と内部端子とを直接接合するフリップチップ接続による場合があるが、図１（ａ）においては、フリップチップ接続の場合が例示されている。ワイヤーボンディングによる場合は、例えば、対向するインナーリード１１同士の間に、半導体素子を搭載するダイパッド等を設け、ダイパッド上に半導体素子を搭載可能な形状とすればよい。なお、ダイパッドも、金属板１０のエッチング加工により形成可能である。
また、インナーリード先端めっき層２１の形状も、図１（ａ）に示されているような円形の他、正方形、長方形等の四角形であってもよい。また、インナーリード先端めっき層２１の大きさは、用途により定められてよく、例えば、０．０５〜０．２ｍｍの直径又は対角線長を有する大きさであってもよい。また、インナーリード先端めっき層２１は、インナーリード１１の両サイドのエッジからは離間して設けられることが好ましく、例えば、インナーリードの両側のエッジから０．０３ｍｍ以上離間して設けられてもよい。
アウターリード１３は、インナーリード１１よりも外側に設けられ、インナーリード１１と連続して外側に向かって延びるように形成される。これにより、半導体素子の電極との電気的接続を外側に引き出すことができる。図１（ａ）、（ｂ）においては、タイバー１２の外側の部分がアウターリード１３に相当する。
タイバー１２は、インナーリード１１とアウターリード１３との連結部に設けられる。タイバー１２は、リードフレーム３０を大きな金属板１０をくり抜くようにして形成する際、インナーリード１１及びアウターリード１３を外側のフレームに繋ぎとめるための支持部としての役割を果たす。最終的に、半導体パッケージとなる段階では除去されているが、リードフレーム３０の状態では、インナーリード１１及びアウターリード１３を支持すべく設けられる。よって、タイバー１２は、各インナーリード１１とアウターリード１３と交わって連結部を構成するとともに、複数のインナーリード１１及びアウターリード１３を横断するように設けられる。
なお、図１（ａ）、（ｂ）においては、インナーリード１１及びアウターリード１３は３本のみ例示されているが、実際には、中央部から、多数のインナーリード１１及びアウターリード１３が放射状に延びて構成される場合が多い。図１（ａ）、（ｂ）においては、そのうちの３本を拡大して示している。
インナーリード先端めっき層２１は、上述のように、搭載される半導体素子の電極と接続される内部端子であり、インナーリード１１の表面側の先端部にのみ設けられている。図１（ｂ）に示されるように、リードフレーム３０の裏面側には半導体素子は搭載されないので、リードフレーム先端めっき層２１は設けられていない。
インナーリード１１の一部、タイバー１２及びアウターリード１３の表面及び裏面には、連続する連続めっき層２２が形成されている。連続めっき層２２は、インナーリード１１に形成されている連続めっき層２２ａと、タイバー１２に形成されているめっき層２２ｂと、アウターリード１３に形成されている連続めっき層２２ｃとを含む。
インナーリード１１上に設けられている連続めっき層２２ａは、インナーリード１１の先端までは到達しておらず、インナーリード１１の先端に非めっき領域１４ａ（第３の非めっき領域）が形成されている。更に、連続めっき層２２ａの両側のエッジと、インナーリード１１の両側のエッジ１１ｅとの間には、非めっき領域１４ｂ（第１の非めっき領域）が形成されている。更に、タイバー１２のインナーリード１１側のエッジ１２ｅと、連続めっき層２２ｂのインナーリード１１側のエッジとの間にも、非めっき領域１４ｃ（第２の非めっき領域）が形成されている。そして、非めっき領域１４ａ、１４ｂ、１４ｃは連続して形成されており、１つの非めっき領域１４を形成している。
このように、インナーリード１１においては、表面及び裏面の両面において、全面を覆うようにではなく、先端及びエッジにインナーリード１１（金属板１０）の露出面を設けている。このような形状の連続めっき層２２ａを形成することにより、めっき工程において、連続めっき層２２ａがインナーリード１１の側面を覆ってしまうことを防止することができる。つまり、このようなインナーリード１１の先端及びエッジに非めっき領域１４を有する連続めっき層２２ａの形状は、めっき工程において、インナーリード１１の長手方向における両側のエッジ及びタイバー１２のインナーリード側のエッジに沿うとともに、インナーリード１１の両エッジを結ぶように短手方向を横切るとともに、インナーリードの先端部を覆うレジストマスクを形成してめっきを行うことにより形成される。インナーリード１１及びタイバー１２のエッジに沿うとともにインなリード１１の先端を覆うように連続的に形成されたレジストマスクが、めっき液の流入を妨げる遮蔽板として機能し、インナーリードの上下（表面及び裏面）からのインナーリードの側面へのめっき液の流入を防ぐことができる（図６参照）。なお、リードフレーム３０の製造方法の詳細については後述する。
図２は、図１に示すリードフレーム３０の断面図である。図２（ａ）は、図１のＡ−Ａラインでインナーリード１１を切断した断面図であり、図２（ｂ）は、図１のＢ−Ｂラインでインナーリード１１を切断した断面図である。図２（ｃ）は、図１のＣ−Ｃラインでアウターリード１３を切断した断面図である。
図２（ａ）、（ｂ）に示されるように、インナーリード１１の側面は、めっき層２０で覆われていない。即ち、図２（ａ）に示されるように、インナーリード１１の先端部のＡ−Ａ断面では、インナーリード１１の表面上にインナーリード先端めっき層２１が設けられているのみであり、それ以外の面にはめっき層２０は形成されていない。また、図２（ｂ）に示されるように、インナーリード１１の根元側のＢ−Ｂ断面では、インナーリード１１の表面及び裏面に連続めっき層２２ａが形成されていが、側面には連続めっき層２２ａは形成されていない。
一方、図２（ｃ）に示されるように、アウターリード１３は、表面及び裏面のみならず、両側面も含めて全面が連続めっき層２２ｃで覆われている。このように、本実施形態に係るリードフレーム３０では、インナーリード１１には選択的にめっき層２１、２２ａを形成し、アウターリード１２には全面的にめっき層２２ｃを形成している。
かかる構成により、インナーリード１１においては、半導体素子実装時の半田ブリード、つまり半田の流出を防止することができる。これにより、短い半導体素子の電極間、隣接するインナーリード１１同士間の短絡を防止することができる。
また、アウターリード１３においては、全面に半田濡れ性が良好な連続めっき層２２ｃを設けることにより、基板への接合強度を確保することができる。更に、側面において、基板接続用の半田の濡れ広がり状態、つまり半田の形状を視覚的に確認することができ、基板接続工程での外観検査が行い易くなり、画像識別による自動検査等が可能となる。
なお、タイバー１２においては、インナーリード１１側には非めっき領域１４ｃを設けるが、アウターリード１３側は、表面、側面及び裏面を連続的にめっきし、連続めっき層２２ｂに覆われた構成とする。
ここで、非めっき領域１４ａ、１４ｂ、１４ｃについては、用途に応じて種々の寸法とすることができるが、インナーリード１１のエッジ１１ｅと連像めっき層２２ａのエッジとの間の非めっき領域１４ｂ、及びタイバー１２のインナーリード側のエッジ１２ｅと連続めっき層２２ｂのインナーリード１１側のエッジとの間の非めっき領域１４ｃの幅は、例えば、０．０３ｍｍ以上０．１ｍｍ以下に設定してもよい。図１（ａ）、（ｂ）に示されるように、非めっき領域１４ａは広い領域であるが、非めっき領域１４ｂ、１４ｃはインナーリード１１の両側のエッジ及びタイバー１２のインナーリード１１側のエッジに沿った細長い領域となるため、半導体素子実装時の半田ブリードを防止すべく、半田がエッジ側に流出しないような適切な間隔を設定することが好ましい。
次に、本発明の実施形態に係るリードフレームの製造方法について説明する。
図３乃至５は、本発明の実施形態に係るリードフレームの製造方法の一例の一連の工程を示した図である。図３は、本発明の実施形態に係るリードフレームの製造方法の一例の前半の工程を示した図である。
図３（ａ）は、金属材料準備工程の一例を示した図である。金属材料準備工程においては、金属板１０が準備される。金属板１０は、上述のように、例えば、銅材からなる０．０１５ｍｍ程度の厚さの金属板１０が準備されてもよい。
図３（ｂ）は、第１のドライフィルムレジストラミネート工程の一例を示した図である。第１のドライフィルムレジストラミネート工程においては、金属板１０の両面にドライフィルムレジスト４０がラミネートされる。
図３（ｃ）は、エッチング用マスク作成工程の一例を示した図である。エッチング用マスク作成工程においては、ドライフィルムレジスト４０のエッチング箇所に開口４１を形成すべく露光が行われ、現像によりドライフィルムレジスト４０の不要部分が除去され、開口４１が形成される。これにより、エッチング用マスク４２が形成される。
図４は、本発明の実施形態に係るリードフレームの製造方法の一例の中盤の工程を示した図である。
図４（ａ）は、エッチング工程の一例を示した図である。エッチング工程においては、エッチング液が金属板１０に供給され、エッチング用マスク４２の開口４１の箇所の金属板１０がエッチング加工され、除去される。これにより、金属板１０に開口１５が形成される。
図４（ｂ）は、第１のレジスト剥離工程の一例を示した図である。第１のレジスト剥離工程においては、所定の剥離剤等を用いて、金属板１０からドライフィルムレジスト４０が剥離除去される。
図４（ｃ）は、第２のドライフィルムレジストラミネート工程の一例を示した図である。第１のドライフィルムレジストラミネート工程においては、開口１５を有する金属板１０の両面にドライフィルムレジスト４３がラミネートされる。なお、ドライフィルムレジスト４３は、第１のドライフィルムレジストラミネート工程で用いたドライフィルムレジスト４０と同一であってもよいし、異なっていてもよい。
図５は、本発明の実施形態に係るリードフレームの製造方法の一例の後半の工程を示した図である。
図５（ａ）は、めっき用マスク作成工程の一例を示した図である。めっき用マスク作成工程においては、ドライフィルムレジスト４３のエッチング箇所に開口４４を形成すべく露光が行われ、現像によりドライフィルムレジスト４３の不要部分が除去され、開口４４が形成される。これにより、めっき用マスク４５、４６が形成される。
図５（ｂ）は、めっき工程の一例を示した図である。めっき工程においては、めっき用マスク４５、４６の開口４４にめっき層２０が形成される。めっき層２０は、単独のめっき層が形成されてもよいし、Ｎｉ／Ｐｄ／Ａｕ等の積層めっき層が形成されてもよい。めっき層２０は、用途により種々のめっき材料を用いることができる。また、めっき加工の仕様に合わせて、種々の形状のめっき層２０を形成することができる。
図５（ｃ）は、第２のレジスト剥離工程の一例を示した図である。第２のレジスト剥離工程においては、所定の剥離剤等を用いて、金属板１０からドライレジストフィルム４３が剥離除去される。これにより、リードフレーム３０が完成する。
次に、図６を用いて、図５（ｂ）で示しためっき工程について、より詳細に説明する。図６は、本発明の実施形態に係るリードフレームの製造方法の一例のめっき工程を説明するための図である。
図６に示されるように、図１、２のようなリードフレーム３０を製造するためには、めっき用マスク４５の形状は、インナーリード１１の先端部全体及び根元の両エッジ部分と、タイバー１２のインナーリード１１側のエッジ部分を覆う形状となる。このように、インナーリード１１からタイバー１２に沿ってエッジ部分を覆うと、インナーリード１１とタイバー１２とめっき用マスク４５とで両面から囲まれる空間が閉じた空間となり、この空間へのめっき液５０の流入を防止することができる。よって、インナーリード１１の側面及びタイバー１２のインナーリード側の側面へのめっき層２０の形成を防止することができる。なお、図６に示されるように、めっき用マスク４５の側面は閉じていないので、めっき用マスク４５で囲まれた空間は完全に閉じた空間とは言えないが、上下方向（金属板１０の厚さ方向）においては閉じた空間を形成している。即ち、めっき用マスク４５は、インナーリード１１及びタイバー１２のインナーリード側の側面への上下方向からのめっき液５０の流入を妨げる遮蔽板として機能している。
図７は、図６に示しためっき工程の後に形成されためっき層２０を示した図である。図７に示されるように、インナーリード１１及びタイバー１２のインナーリード側の側面にはめっき層２０は形成されておらず、インナーリード１１の先端の表面にインナーリード先端めっき層２１、インナーリード１１及びタイバー１２の表面及び裏面に連続めっき層２２ａ、２２ｂ、アウターリード１２の全面に連続めっき層２２ｃが形成された形状となっている。
このように、本発明の実施形態に係るリードフレームの製造方法によれば、インナーリード１１とタイバー１２のエッジまで覆うようなめっき用マスク４５を用いてめっき加工を行うことにより、インナーリード１１の側面にめっき層２０を形成しないリードフレーム３０を簡素な工程で実現することができる。
［実施例］
次に、本発明のリードフレームの製造方法の実施例について説明する。なお、以下の各実施例の製造の各工程において実施される、薬液洗浄や水洗浄等を含む前処理・後処理等は、周知の処理であるので便宜上説明を省略する。
［実施例１］
まず、リードフレームの基材となる金属板として、厚さ０．１５ｍｍの銅材を用いた。半導体素子が搭載される金属板の表及び裏面にレジスト層を形成し、所定のリードフレーム形状を形成するためのパターンが描画されたガラスマスクを用いて露光・現像を行い、レジストマスクを形成した。
次に、レジストマスクから露出している金属板の領域に対してエッチング加工を行い、所定のリードフレーム形状を形成した。
次に、レジストマスクを除去した。
次に、金属板の表及び裏面にレジスト層を形成し、所定のめっき層を形成するためのパターンが描画されたガラスマスクを用いて露光・現像を行い、レジストマスクを形成した。この時のめっき層の範囲は、アウターリード及びタイバーがリードフレームの外周部分（枠状のフレーム部分）に接続される付け根部分までをめっき層の範囲とし、リードフレームの外周部分はめっき層の無い範囲とし、電気めっきの特性を利用して、パッケージ内の所望のめっき層厚みが厚くなる様に狙った。
なお、インナーリードの両エッジ部分とタイバーのインナーリード側のエッジ部分まで覆うようにレジストマスクを形成した。これにより、インナーリードの両側面及びタイバーのインナーリード側の側面と、両面のレジストマスクとで、めっき液の流入を防ぐ閉じた空間を形成することができた。
次に、電気めっきにより設定厚さ１．０〜５．０μｍのＮｉめっきと、設定厚さ０．０２〜０．１μｍのＰｄめっきと、設定厚さ０．００３〜０．０１５μｍのＡｕめっきを順に施し、リードフレーム形状に形成された金属板の表側と裏面と側面に、Ｎｉ/Ｐｄ/Ａｕの順に積層された３層構成のめっき層を形成した。
次に、金属板のレジストマスクを除去した。これにより、図１に示したタイプのリードフレームとして、金属板における半導体素子が搭載されてフリップチップ実装が行われる表面のインナーリード先端の一部に所望のＮｉ/Ｐｄ/Ａｕの順にめっき層が形成され、アウターリードの外部接続される裏側と側面と表面にもＮｉ/Ｐｄ/Ａｕの順にめっき層が形成されたリードフレームを得た。
また、インナーリードの側面及びタイバーのインナーリード側の側面には、めっき層は形成されていなかった。
［実施例２］
まず、リードフレームの基材となる金属板として厚さ０．１５ｍｍの銅材を用いた。半導体素子が搭載される金属板の表及び裏面にレジスト層を形成し、所定のリードフレーム形状を形成するためのパターンが描画されたガラスマスクを用いて露光・現像を行いレジストマスクを形成した。
次に、レジストマスクから露出している金属板の領域に対してエッチング加工を行い、所定のリードフレーム形状を形成した。
次に、レジストマスクを除去した。
次に、金属板の表及び裏面にレジスト層を形成し、所定のめっき層を形成するためのパターンが描画されたガラスマスクを用いて露光・現像を行い、レジストマスクを形成した。この時のめっき層の範囲は、リードフレームの外周部分は、金属板の全面（表面／裏面／側面）をめっき層とし、電気めっきの特性を利用して、パッケージ内の所望のめっき層厚みが薄くなる様に狙った。
なお、インナーリードの両エッジ部分とタイバーのインナーリード側のエッジ部分まで覆うようにレジストマスクを形成した。これにより、インナーリードの両側面及びタイバーのインナーリード側の側面と、両面のレジストマスクとで、めっき液の流入を防ぐ閉じた空間を形成することができた。
次に、電気めっきにより設定厚さ１．０〜５．０μｍのＮｉめっきと、設定厚さ０．０２〜０．１μｍのＰｄめっきと、設定厚さ０．００３〜０．０１５μｍのＡｕめっきを順に施し、リードフレーム形状に形成された金属板の表側と裏面と側面に、Ｎｉ/Ｐｄ/Ａｕの順に積層された３層構成のめっき層を形成した。
次に、金属板のレジストマスクを除去した。これにより、図１に示したタイプのリードフレームとして、金属板における半導体素子が搭載されてフリップチップ実装が行われる表面のインナーリード先端の一部に所望のＮｉ/Ｐｄ/Ａｕの順にめっき層が形成され、アウターリードの外部接続される裏側と側面と表面にもＮｉ/Ｐｄ/Ａｕの順にめっき層が形成されたリードフレームを得た。
また、インナーリードの側面及びタイバーのインナーリード側の側面には、めっき層は形成されていなかった。
［比較例１］
従来のめっき工程でめっき層を形成するとインナーリード側面にめっき層が形成される。そのため形成されためっき層を除去する工程が更に必要であり、インナーリードの側面が露出するよう、インナーリードの形状に倣って表裏面を覆うレジストマスクを形成し、めっき工程を行うと、インナーリードの側面にめっき層が形成されてしまうため、めっき剥離処理工程を経てインナーリード側面のめっき層を剥離し、次にレジストマスクを溶解除去することになる。
以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
本発明のリードフレームの製造方法は、金属板に対しエッチング加工を行う工程を有し、表側の面と裏側の面とでそれぞれ所望のめっき層を形成することが必要とされる分野に有用である。
１０ 金属板
１１ インナーリード
１１ｅ、１２ｅ エッジ
１２ タイバー
１３ アウターリード
１４、１４ａ〜１４ｃ 非めっき領域
２０ めっき層
２１ インナーリード先端めっき層
２２、２２ａ〜２２ｃ 連続めっき層
３０ リードフレーム
４０、４３ レジスト
４１、４４ 開口
４２ エッチング用マスク
４５、４６ めっき用マスク
５０ めっき液

Claims (11)

  1. 連続して延びるインナーリードとアウターリードとを含む複数のリードと、該複数のリードの前記インナーリードと前記アウターリードとの連結点にて交わるように延びるタイバーとを有するリードフレームであって、
    前記インナーリード、前記タイバー及び前記アウターリードの表面上にめっき層が連続して設けられ、
    前記インナーリードの前記表面のエッジと前記インナーリードの表面上の前記めっき層のエッジとの間には、前記インナーリードが露出した第１の非めっき領域が設けられ、
    前記タイバーの前記インナーリード側のエッジと前記タイバーの表面上の前記めっき層の前記インナーリード側のエッジとの間には、前記タイバーが露出した第２の非めっき領域が設けられたリードフレーム。
  2. 前記めっき層及び前記第１及び第２の非めっき領域が表裏両面に設けられた請求項１に記載のリードフレーム。
  3. 前記インナーリードの側面及び前記タイバーの前記インナーリード側の側面には前記めっき層が形成されていない請求項１又は２に記載のリードフレーム。
  4. 前記アウターリードの表面、裏面、側面の総ての面には前記めっき層が連続して設けられた請求項１乃至３のいずれか一項に記載のリードフレーム。
  5. 前記インナーリードの先端部には前記めっき層が設けられず、前記第１の非めっき領域と連続する第３の非めっき領域が設けられた請求項２乃至４のいずれか一項に記載のリードフレーム。
  6. 前記第３の非めっき領域の片面上の所定領域に、前記めっき層と連続しない第２のめっき層が設けられた請求項５に記載のリードフレーム。
  7. 金属板をエッチング加工し、連続して延びるインナーリード及びアウターリードを含む複数のリードと、該複数のリードの前記インナーリードと前記アウターリードとの連結点で交わるように延びるタイバーとを形成するエッチング工程と、
    前記インナーリードの両側エッジの所定領域及び前記タイバーの前記インナーリード側のエッジの所定領域を覆うめっきマスクを用いて、前記インナーリードの両側エッジ及び前記タイバーの前記インナーリード側のエッジの前記所定領域に非めっき領域を形成しつつ、前記インナーリード、前記タイバー及び前記アウターリードにめっき層を形成するめっき工程と、
    前記めっきマスクを除去するめっきマスク除去工程と、を有するリードフレームの製造方法。
  8. 前記めっきマスクは表裏両面に形成され、表裏両面に前記非めっき領域が形成される請求項７に記載のリードフレームの製造方法。
  9. 前記めっきマスクは、前記インナーリードの側面及び前記タイバーの前記インナーリード側の側面を両面から覆う閉じた空間を形成し、前記インナーリードの側面及び前記タイバーの前記インナーリード側の側面に前記めっき層を形成させない請求項８に記載のリードフレームの製造方法。
  10. 前記めっきマスクは、前記インナーリードの所定の先端領域も覆い、前記インナーリードの前記所定の先端領域に前記非めっき領域と連続する第２の非めっき領域を形成する請求項８又は９に記載のリードフレームの製造方法。
  11. 前記めっきマスクの前記インナーリードの前記所定の先端領域内に開口を設け、前記第２の非めっき領域内に第２のめっき層を形成する請求項１０に記載のリードフレームの製造方法。
JP2017003247A 2017-01-12 2017-01-12 リードフレーム及びその製造方法 Active JP6763607B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017003247A JP6763607B2 (ja) 2017-01-12 2017-01-12 リードフレーム及びその製造方法
US15/848,550 US10181436B2 (en) 2017-01-12 2017-12-20 Lead frame and method of manufacturing the same
MYPI2018000012A MY196071A (en) 2017-01-12 2018-01-03 Lead Frame and Method of Manufacturing the Same
CN201810010459.8A CN108305863B (zh) 2017-01-12 2018-01-05 引线框架及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017003247A JP6763607B2 (ja) 2017-01-12 2017-01-12 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018113351A JP2018113351A (ja) 2018-07-19
JP6763607B2 true JP6763607B2 (ja) 2020-09-30

Family

ID=62783420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017003247A Active JP6763607B2 (ja) 2017-01-12 2017-01-12 リードフレーム及びその製造方法

Country Status (4)

Country Link
US (1) US10181436B2 (ja)
JP (1) JP6763607B2 (ja)
CN (1) CN108305863B (ja)
MY (1) MY196071A (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816339B2 (ja) * 1975-04-04 1983-03-30 日本電気株式会社 ハンドウタイソウチ
JPS6113950U (ja) * 1984-06-29 1986-01-27 大日本印刷株式会社 金属部分被覆を施した半導体リ−ドフレ−ム
JPH0247056U (ja) * 1988-09-26 1990-03-30
JPH02172265A (ja) * 1988-12-23 1990-07-03 Mitsubishi Electric Corp 樹脂封止型半導体装置
MY107849A (en) * 1991-09-09 1996-06-29 Hitachi Cable Composite lead frame and method for manufacturing the same.
JP3594724B2 (ja) * 1995-09-29 2004-12-02 大日本印刷株式会社 リードフレームの部分貴金属めっき方法
JP3467410B2 (ja) 1998-06-01 2003-11-17 松下電器産業株式会社 リードフレームの製造方法
US6593643B1 (en) * 1999-04-08 2003-07-15 Shinko Electric Industries Co., Ltd. Semiconductor device lead frame
JP4016637B2 (ja) * 2001-10-24 2007-12-05 松下電器産業株式会社 錫−銀合金めっき皮膜を有する電子部品用リードフレーム及びその製造方法
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
KR100814433B1 (ko) * 2006-11-22 2008-03-18 삼성전자주식회사 리드 프레임 유닛, 이를 갖는 반도체 패키지 및 이의 제조방법, 이를 포함하는 반도체 스택 패키지 및 이의 제조방법
CN103187382B (zh) * 2011-12-27 2015-12-16 万国半导体(开曼)股份有限公司 应用在功率半导体元器件中的铝合金引线框架
US9589906B2 (en) * 2015-02-27 2017-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN108305863B (zh) 2021-03-30
CN108305863A (zh) 2018-07-20
US20180197810A1 (en) 2018-07-12
US10181436B2 (en) 2019-01-15
JP2018113351A (ja) 2018-07-19
MY196071A (en) 2023-03-13

Similar Documents

Publication Publication Date Title
JP6863846B2 (ja) 半導体素子搭載用基板及びその製造方法
JP7426440B2 (ja) 半導体装置用基板および半導体装置
TWI787343B (zh) 半導體元件搭載用基板及其製造方法
JP2017130576A (ja) リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法
JP6763607B2 (ja) リードフレーム及びその製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP2016048784A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6676854B2 (ja) リードフレーム、並びにリードフレーム及び半導体装置の製造方法
WO2020213133A1 (ja) 半導体装置
JP5954871B2 (ja) 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6615654B2 (ja) 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
WO2003002786A1 (fr) Procede d'electrodeposition et procede de fabrication de carte imprimee
TW201826480A (zh) 導線框
JP2017135335A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP6901201B2 (ja) 半導体素子搭載用基板及びその製造方法
JP6476492B2 (ja) リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法
JP6562493B2 (ja) 半導体装置用基板及びその製造方法
CN107112289B (zh) 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法
JP2008153391A (ja) 回路基板とその製造方法
JP6380805B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2016225430A (ja) 半導体装置用基板及びその製造方法、半導体装置及びその製造方法
JP2016213261A (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180315

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200907

R150 Certificate of patent or registration of utility model

Ref document number: 6763607

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350