JP4016637B2 - 錫−銀合金めっき皮膜を有する電子部品用リードフレーム及びその製造方法 - Google Patents

錫−銀合金めっき皮膜を有する電子部品用リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP4016637B2
JP4016637B2 JP2001326292A JP2001326292A JP4016637B2 JP 4016637 B2 JP4016637 B2 JP 4016637B2 JP 2001326292 A JP2001326292 A JP 2001326292A JP 2001326292 A JP2001326292 A JP 2001326292A JP 4016637 B2 JP4016637 B2 JP 4016637B2
Authority
JP
Japan
Prior art keywords
tin
plating
lead frame
silver alloy
alloy plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001326292A
Other languages
English (en)
Other versions
JP2003129284A (ja
Inventor
久裕 田中
松夫 舛田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001326292A priority Critical patent/JP4016637B2/ja
Priority to US10/274,033 priority patent/US6677056B2/en
Priority to MYPI20023967A priority patent/MY122778A/en
Publication of JP2003129284A publication Critical patent/JP2003129284A/ja
Application granted granted Critical
Publication of JP4016637B2 publication Critical patent/JP4016637B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/60—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9335—Product by special process
    • Y10S428/934—Electrical process
    • Y10S428/935—Electroplating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電気・電子部品や回路での鉛を含まないはんだ接合技術に関し、特にはんだ付け性が要求される電気・電子部品等の材料としての錫−銀合金めっき皮膜の製造方法、その製造方法を用いて形成された錫−銀合金めっき皮膜を有する電気・電子部品に関する。
【０００２】
【従来の技術】
錫めっき、並びに錫−鉛、錫−亜鉛等の錫合金めっきは、耐食性やはんだ付け性が良好であるため、弱電部品やリードフレーム等に代表される電子工業用部品などの工業用めっきとして広く利用されている。上記錫めっき、並びに錫−鉛、錫−亜鉛等の合金めっきに使用されるめっき浴には種々のもの開発されている。
【０００３】
近年、環境問題がクローズアップされ、その中でＩＣパッケージに使用される部品についても、環境有害物質を含まない材質が検討されている。電子部品用リードフレームに用いられる材料の中で、特に環境に対して有害とされるものの中にはんだに使用されている鉛がある。鉛は放置すると環境に溶け出し人体に悪影響を及ぼすため、電子業界では鉛フリーのはんだ、または、はんだペースト等の開発が進められているが、現状の鉛含有はんだ以上の特性を持った材料は、まだ実用化の段階にはない。電子部品用リードフレームについて、様々な取り組みがなされている。
【０００４】
以下に従来のリードフレームの一例を示す。図３は従来リードフレームの平面図、図４は従来リードフレームの断面図である。図３、図４において、１はチップ搭載部、２はインナーリード部、３はアウターリード部、４はタイバー部、５は半導体チップ、６は接着剤、７は電極パッド、８はボンディングワイヤー、９はモールド樹脂である。リードフレームは、予めインナーリード部２にＡｇの部分めっき、アウターリード部３に錫合金めっきを施し、チップ搭載部１に半導体チップ５を接合し、半導体チップ５の端子とインナーリード部２をボンディングワイヤー８でボンディングし、さらに、アウターリード部３以外の全体をモールド樹脂９で封止する。
【０００５】
図３に示したリードフレームの平面図は、半導体チップ５の接合、ボンディングワイヤー８によるボンディング、モールド樹脂９による封止を実施する前のリードフレームのみを示したものであり、実際には、半導体チップ５の接合、ボンディングワイヤー８によるボンディング、モールド樹脂９による封止を施した後、対応するインナーリード部２とアウターリード部３とが電気的に接続し、且つ、隣接するインナーリード部２どうし、アウターリード部３どうしが短絡しないような状態になるように、リードフレームを切断する。この後、アウターリード部３は、他の電子部品とはんだで接合され、用いられる。
【０００６】
鉛含有はんだの代替として、パラジウムを全面にめっきしたリードフレームが実用化されているが、パラジウム単体では、ダイアタッチ工程やワイヤボンディング工程での熱がかかるとはんだ濡れ性が劣化し、表面実装時のはんだ付け性の信頼性が低下するという問題がある。このため、パラジウムの表面に金を薄い保護膜としてめっきしたタイプが提案されている。しかし、パラジウム自体の供給国は限られており、供給不足のため価格が高騰し、コスト面、安定供給の面で問題がある。また、パラジウムを全面めっきしたリードフレームでは、パラジウムと生地の材料である金属との間に電位差が生じるため、ニッケルまたはニッケル合金、鉄または鉄合金等では、これらの生地とパラジウムめっき層との間にニッケルやパラジウムニッケル合金を介在させても、腐食により信頼性に問題が出てくるため、パラジウムめっきタイプは、現状では銅または銅合金にしか適用できない。
【０００７】
パラジウム以外の取り組みとしては、現在の錫−鉛系はんだの鉛の代わりに、インジウム、ビスマス、亜鉛等の金属を用いて、鉛フリーのはんだめっきを形成する取り組みがなされている。リフロー用のはんだ合金やはんだペーストでは錫の他に２種類以上の金属を含む３元系、４元系の合金が提案されているが、めっき液では３元系、４元系の合金の組成を制御することは困難なため、錫と他に１種類の金属を用いた２元合金が主流である。しかし、錫とインジウムとの組み合わせでは、インジウムのコストが高いため実用化は困難である。錫とビスマスとの組み合わせでは、融点を低くできるが、硬く脆くなりやすいため加工性が悪く、曲げ加工を含むリードフレームには不向きである。また、錫−ビスマス系は接合強度が低く、熱疲労特性が悪く、実装時に接合部品と基板との界面が剥離するリフトオフ現象が発生しやすいという欠点がある。また、錫と亜鉛との組み合わせでは、従来の錫−鉛系に近い融点を示し、亜鉛のコストも低いが、亜鉛は空気中で酸化しやすいため、ＩＣ等の半導体の組み立て工程で熱がかかると酸化してはんだ濡れ性が著しく低下するという欠点がある。
【０００８】
近年、鉛フリーの最有力候補として、錫と銀の組み合わせた合金が注目され、めっき液の開発が精力的になされている。外観、曲げクラック特性、熱履歴による変色、はんだ濡れ性等の特性向上が図られているが、それらの特性は満足できるレベルにないのが現状である。
【０００９】
そこで、このはんだ付け性を改善するためにはめっき皮膜の光沢性を向上させる方法が有効であるが、皮膜硬度が高くなるために逆に曲げクラック特性が低下してしまう。すなわち、はんだ付け性と曲げクラック特性を両立させることが極めて困難であった。発明者らによって出願された特開２０００−３０７０４６号の特許では、初期ゼロクロスタイムが０．３５〜０．８秒、加熱後（１７５℃２４時間）ゼロクロスタイムが０．４５〜０．９秒と半導体装置に使用するリードフレームとして満足できる特性を有しているが、液寿命の長期化を図るため、更に量産性を高める必要があった。
【００１０】
【発明が解決しようとする課題】
このように従来の技術では、鉛フリーはんだとしての実用的課題を必ずしも充分に解決するものとは言い切れなかった。特に、半導体チップを搭載するインナーリード部の部分Ａｇめっきと、外部電子部品と接合するアウターリード部の錫合金めっきを予め形成した前めっき方式（ＰＰＦ（Ｐｒｅ−Ｐｌａｔｅｄ Ｆｒａｍｅ：前めっきフレーム）のリードフレームでは、半導体チップ搭載時の熱履歴により、錫合金めっきのはんだ付け性が低下し、後工程でのはんだ濡れ性の低下を招き、このことにより、モールド樹脂による封止後に外部に露出するアウターリード部のはんだ付け性能に支障が生じる。
【００１１】
また、外部に露出するアウターリード部が表面実装用に曲げ加工される場合、基板と接合する部分に曲げクラックが存在すると、その部分にはんだが接合し難くなることで、バックフィレットの形成が不十分となり、電子部品と基板との接合強度の低下が発生する可能性が大きくなる。
【００１２】
そのため、これらに用いられる錫合金めっき材料は、より高性能の安定した物性のものでなくてはならず、そのため錫合金めっき浴の改良がなされているが、めっき皮膜だけでは要求される特性を全て満足することが難しい。
【００１３】
本発明では、熱履歴によるはんだ濡れ性の低下と曲げクラック特性の低下を同時に改善することができる錫−銀合金めっき皮膜を容易に作製できる錫−銀合金めっき皮膜の製造方法を提供することを目的とし、はんだ濡れ性と曲げクラック特性を同時に満足する錫−銀合金めっき皮膜を提供することを目的とする。更に、そのめっき皮膜を有する電子部品用リードフレームを用いることによって環境負荷物質の一つである鉛を全く含まない電子部品を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するために本発明の錫−銀合金めっき皮膜の製造方法は、錫−銀合金めっき皮膜をパルス波形を用いた電気めっき方法で、通電期間が３ｍｓ以上５００ｍｓ以下、停止期間が１ｍｓ以上５００ｍｓ以下で、且つ停止期間が通電期間より短いパルス波形を用いることである。好ましくは通電期間が３ｍｓ以上５０ｍｓ以下、停止期間が１ｍｓ以上５００ｍｓ以下で、且つ停止期間が通電期間より短いパルス波形を用いる。通常の電気めっきでは、直流法が多用されるが、本発明のパルス波形を用いた電気めっき方法は、交流を整流器によって整流した直流をミリ秒オーダーのパルス波形としてめっきに用いるものである。
【００１５】
更に、この錫−銀合金めっき皮膜が、反射濃度が１．０以上で、銀と、（２２０）面の結晶の配向指数が０．７以上５．４以下で、（２１１）面の結晶の配向指数が０．８以上３．０以下、（２００）面の結晶の配向指数が０．２以下、且つ（１０１）面の結晶の配向指数が１．４以下である錫を含む合金である。
【００１６】
この構成により、加熱後変色およびはんだ濡れ性が良好で、同時に曲げクラック特性が良好な錫−銀合金めっき皮膜の製造方法、その皮膜およびその皮膜を有する電子部品用リードフレームを提供することができる。
【００１７】
【発明の実施の形態】
本発明の請求項１に記載の発明は、電子部品用リードフレームに錫−銀合金めっき皮膜を電気めっきで形成する際に、印加電流の電流密度を３８〜６０Ａ／ｄｍ 2 にするとともに、通電期間が３ｍｓ以上５０ｍｓ以下、停止期間が１ｍｓ以上５０ｍｓ以下で、且つ停止期間が通電期間より短いパルス波形を用いて、錫−銀合金めっき皮膜が、反射濃度が１．０以上で、銀と、（２２０）面の結晶の配向指数が０．７以上５．４以下で、（２１１）面の結晶の配向指数が０．８以上３．０以下、（２００）面の結晶の配向指数が０．２以下、且つ（１０１）面の結晶の配向指数が１．４以下である錫を含む合金である錫−銀合金めっき皮膜を有する電子部品用リードフレームを作成する電子部品用リードフレームの製造方法であり、この様な印加電流を用いて形成した錫−銀合金めっき皮膜は、めっき皮膜の応力が残留し難いため、曲げ加工時にクラックが発生し難くなると同時に、光沢性も向上するため、はんだ濡れ性、過熱後変色が向上するという作用を有する。
【００２３】
以下、本発明の実施の形態について説明する。
【００２４】
（実施の形態１）
本発明において使用される環境に害を与えないめっきとしては、錫と銀の合金を使用する。錫−銀合金はパラジウムのように資源面でも問題なく、錫−ビスマス、錫−亜鉛、錫−インジウムに比べても、特性的には問題がない。従来の錫−鉛に比べて融点が２２１℃（共晶点）と高いが、リードフレームのアウターリード部のめっきとしては、完全に溶解して濡れる訳ではなく、表面実装時にはんだペーストやリフロー用はんだと界面で反応して接合強度が発生するため、はんだ濡れ性及び接合強度は従来の錫−鉛はんだと同等である。錫−銀合金のめっきにおいては、添加剤を含まない浴からのめっきは海綿状や樹脂状の析出が発生し、被覆力も極端に悪くなる。添加剤はこれらの生成を制御し、白色化及びめっきの被覆力を向上させ、使用電流密度範囲を広げるため、種々添加してめっきを行う。
【００２５】
図１，図２は本発明の電子部品用リードフレームの平面図及び断面図であり、銅または銅合金系、ニッケルまたはニッケル合金及び鉄または鉄合金で形成される。ワイヤーボンディングを行うインナーリード部２には銀または銀合金めっき層１０を設け、アウターリード部３には錫−銀合金めっき層１１を形成する。銀または銀合金めっき層１０と、錫−銀合金めっき層１１は分離しても、接触しても良い。銀または銀合金めっき層１０はインナーリード部のみに形成しても良く、チップ搭載部１にかかっても、チップ搭載部１全体を覆っても良い。
【００２６】
以下本発明の詳細な実施例を説明する。
【００２７】
【実施例】
（実施例１）
半導体装置用リードフレームに使用される基材には、低錫リン青銅または析出硬化型等の銅または銅合金や、鉄にニッケルを約４２ｗｔ％含む鉄・ニッケル合金が用いられる。本実施例ではアロイ１９４を生地として用いた。最初、このアロイ１９４の薄板をリードフレームの形状に加工する。加工する方法としては、リードフレームの形状を打ち抜くための金型を造り、この金型を用いてプレス装置により打ち抜き加工する方法と、感光レジストを表面に塗布しパターンを焼き付けた後、現像し感光レジストをリードフレームのポジパターンとして残し、塩化第二鉄または塩化第二銅等のエッチング液で加工する方法がある。本発明では、プレス法もエッチング法も任意に選択できる。本実施例ではプレス法により、アロイ１９４の板をリードフレーム形状に加工した後、洗浄工程を経て、必要に応じて熱処理工程を通し、プレスで打ち抜いた時に基材に残った応力を除去する。その後、めっき工程に入る。
【００２８】
以下に本発明のめっき工程の詳細を説明する。
【００２９】
洗浄工程により生地に付着したプレス工程や熱処理工程の油成分をアルカリ脱脂剤等により浸漬法または電気的な方法の併用または単独使用により除去した後、銅下地めっきを０．２μｍ以上形成する。銅下地めっき液として、シアン化銅溶液を用いた。その後、銀の部分めっき工程によりインナーリード部２に銀めっきを行う。
【００３０】
銀の部分めっきを行った後、生地と錫−銀合金めっき層の密着性を改善するため塩酸、硝酸、硫酸を１種または２種以上から選択された処理剤によって、アウターリード部３の錫−銀合金めっき層１１を処理する。本実施例では塩酸を含む処理剤により表面の不純物を除去するとともに、表面をエッチングしアンカー効果により錫−銀合金めっき層の密着性を改善した。
【００３１】
この前処理の後に、アウターリード部３に電流密度６０Ａ／ｄｍ 2 により錫−銀合金の部分めっきを行った。めっき液において、酸としてアルカンスルホン酸、アルカノールスルホン酸等、錫塩としてメタンスルホン酸錫、ＳｎＯ等、銀塩としてメタンスルホン酸銀、Ａｇ 2 Ｏ、ＡｇＯ等より、任意に選択できる。めっき液組成としては、酸として５０ｇ／Ｌ〜２００ｇ／Ｌ、錫金属として３０〜７０ｇ／Ｌ、銀金属として０．５〜３．０ｇ／Ｌも範囲を選択することが出来る。また、添加剤として、銀の安定剤として、イオウ化合物、チオアミド化合物、チオール化合物、チオ硫酸塩等を１種または２種以上添加し、結晶調整剤として、芳香族スルホン酸塩、脂肪族スルホン酸塩、カチオン界面活性剤、両性イオン界面活性剤等から１種または２種以上を選択できる。本実施例ではメタンスルホン酸錫、メタンスルホン酸銀、メタンスルホン酸をベースとして、添加剤として２−アミノチオフェノール５ｇ／Ｌ、ナフタレンスルホン酸ポリエチレングリコールエーテル２０ｇ／Ｌ、ビスフェノールＡジポリエチレングリコールエーテル５０ｇ／Ｌを加えて調製しためっき液を使用した。めっき方法はマスクを用いて、噴流による部分めっきを行った。図５は本発明のめっき処理用供給電流波形図である。パルス波形は通電期間（Ｔｏｎ）を３ｍｓ〜５００ｍｓの範囲で任意に選択できる。通電期間が３ｍｓより小さくなると、光沢性が低下し、はんだ濡れ性が低下する。光沢性向上のため電流密度を高くすると、めっき焼けが発生しやすく正常な皮膜が得られ難い。通電期間が５００ｍｓより大きくなり直流に近づく程、限界電流密度が低くなり皮膜のめっき焼けが発生し易くなるため、良好な皮膜を得るためには電流密度を低く設定して遅い電着速度でめっきを行う必要がある。電着速度と皮膜特性とのバランスを考慮すると、好ましくは通電期間が３ｍｓ以上５００ｍｓ以下、更に好ましくは通電期間が３ｍｓ以上５０ｍｓとするのが良い。また、通電期間より停止期間を長くする程、めっき速度が低下し皮膜の光沢性が低下しやすくなるので、好ましくない。本実施例では、通電期間３ｍｓ、停止期間１ｍｓで、６０Ａ／ｄｍ 2 の電流密度で２０秒間めっきした。陽極電極は、白金、イリジウム、タンタル、ロジウム、ルテニウムの金属またはその酸化物のうち一つ以上を含む不溶性電極により任意に選択できる。本実施例ではチタンの生地に酸化イリジウムと酸化タンタルの混合物を被覆した不溶性電極を使用した。はんだ合金を用いた溶解性電極を使用すると、電極交換が頻繁となり、その都度生産ラインを停止する必要があるため、量産性が極端に低下し、好ましくない。
【００３２】
めっき厚さは３〜１５μｍの範囲で任意に選択できる。めっき厚が３μｍより薄くなると、下地の影響ではんだぬれ性が悪くなる。１５μｍ以上厚くなると、モールド樹脂の封止工程で金型の隙間から樹脂が漏れる等の不具合が発生するので好ましくない。本実施例では８μｍの錫−銀合金めっきを行った。また、銀含有比率は１〜８ｗｔ％の間で任意に選択できる。銀が１ｗｔ％より少ないと、錫のウイスカーが発生しやすくなる。８ｗｔ％を越えると錫−銀合金めっき液中のＡｇの溶解安定性が低下し、Ａｇが沈殿しやすくなるため好ましくない。本実施例では銀含有比率は３ｗｔ％とした。
【００３３】
錫−銀合金めっきを行った後、水洗を行いめっき液を充分除去した後、熱風炉にてリードフレーム全体を１５０℃、４０秒加熱した。その後、本実施例では第三リン酸ナトリウム・１２水和物を１２０ｇ／Ｌの濃度で６０℃、３０秒間の浸漬処理によって、錫−銀合金めっき面をエッチング処理した。次に、リード側面に漏れた銀を除去するため電気的にリードフレーム表面の銀を除去した後、有機皮膜による変色防止処理を行った後、水洗後乾燥した。
【００３４】
はんだぬれ性評価は、はんだぬれ性試験器（ソルダーチェッカー：タルチン社製ＳＷＥＴ１００）を用い、得られた錫−銀合金めっき皮膜を８５℃、８５ＲＨ％、１６時間加熱後、リードフレームのアウターリード部のみを切断、装置に装着し、ＪＩＳ Ｃ ００５３規定の平衡法によるはんだ付け試験方法により、はんだ表面と試料が最初に接触する時点の作用力零値が浮力を受けた後に濡れ始めることで再び零値となる時点の時間であるゼロクロスタイムを測定した。フラックスはＲ１００−４０（非ハロゲン）を用い、はんだ槽は２３０℃に保持し、錫−鉛共晶はんだを用いた。本実施例では、ゼロクロスタイムが未加熱の初期状態で０．４５秒、８５℃、８５ＲＨ％で０．５５秒であり、０．７０秒以下の良好なはんだ付け性が得られ、加熱後変色は良好であった。
【００３５】
折り曲げクラックは、アウターリード部をＲ０．２５ｍｍの治具を用いて９０°に曲げ、皮膜状態を観察した。
【００３６】
反射濃度は、微小面色差計（ＭＩＣＲＯ ＣＯＬＯＲ ＤＩＦＦＥＲＥＮＣＥＭＥＴＥＲ：日本電色工業社製ＶＳＲ３００Ａ）により、φ０．０５ｍｍの微小面積を測定した。
【００３７】
結晶相の測定は、Ｘ線回折装置（ＸＲＤ：ＪＥＯＬ社製ＪＤＸ−８０３０）を使用し、走査範囲：３０°〜８０°、計測時間：１ｓｅｃ／ｓｔｅｐ、ステップ幅：０．１°で測定した。配向指数は、Ｗｉｌｌｓｏｎらの方法（Ｋ．Ｓ．Ｗｉｌｌｓｏｎ ａｎｄ Ｊ．Ａ．Ｒｏｇｅｒｓ，ＡＥＳ．Ｔｅｃｈ．Ｐｒｏｃｅｅｄｉｎｇ，９２（１９６４））により算出した。配向指数の算出は、Ｘ線回折により求めた、それぞれの面指数の回折強度Ｉｉ（ｈｉ，ｋｉ，ｌｉ）とすると、求める回折面の強度Ｉｊ（ｈｊ，ｋｊ，ｌｊ）とそれぞれの面指数の回折強度の和ΣＩｉ（ｈｉ，ｋｉ，ｌｉ）の比Ｉ．Ｆ＝Ｉｊ（ｈｊ，ｋｊ，ｌｊ）／ΣＩｉ（ｈｉ，ｋｉ，ｌｉ）となる。次に、ＡＳＴＭカードより求めた各面の強度の和と求める面の比Ｉ．Ｆ．Ｒを同様に求めると、結晶の配向指数はＩ．Ｆ／Ｉ．Ｆ．Ｒとなる。求めた結晶の配向指数が１以上である場合は、その格子面配向性が高く、膜の結晶はその結晶の配向指数に優先的に配向していると判断できる。以上の結果を（表１）にまとめた。
【００３８】
（実施例２）
通電期間を５ｍｓ、停止期間を１ｍｓ、電流密度５０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００３９】
（実施例３）
通電期間を５ｍｓ、停止期間を２ｍｓ、電流密度４３Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００４０】
（実施例４）
通電期間を５ｍｓ、停止期間を５ｍｓ、電流密度４０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００４１】
（実施例５）
通電期間を１０ｍｓ、停止期間を１ｍｓ、電流密度５４Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００４２】
（実施例６）
通電期間を１０ｍｓ、停止期間を２ｍｓ、電流密度５０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００４３】
（実施例７）
通電期間を１０ｍｓ、停止期間を３ｍｓ、電流密度４６Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００４４】
（実施例８）
通電期間を１０ｍｓ、停止期間を５ｍｓ、電流密度５３Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００４５】
（実施例９）
通電期間を１０ｍｓ、停止期間を１０ｍｓ、電流密度４０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００４６】
（実施例１０）
通電期間を２０ｍｓ、停止期間を１０ｍｓ、電流密度４０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００４７】
（実施例１１）
通電期間を２０ｍｓ、停止期間を２０ｍｓ、電流密度５０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００４８】
（実施例１２）
通電期間を３０ｍｓ、停止期間を１０ｍｓ、電流密度５１Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００４９】
（実施例１３）
通電期間を３０ｍｓ、停止期間を２０ｍｓ、電流密度４５Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００５０】
（実施例１４）
通電期間を３０ｍｓ、停止期間を３０ｍｓ、電流密度５０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００５１】
（実施例１５）
通電期間を４０ｍｓ、停止期間を１０ｍｓ、電流密度５０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００５２】
（実施例１６）
通電期間を４０ｍｓ、停止期間を２０ｍｓ、電流密度３８Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００５３】
（実施例１７）
通電期間を４０ｍｓ、停止期間を４０ｍｓ、電流密度５０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００５４】
（実施例１８）
通電期間を５０ｍｓ、停止期間を５０ｍｓ、電流密度３８Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００５５】
（実施例１９）
通電期間を１ｍｓ、停止期間を１ｍｓ、電流密度４０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００５６】
（実施例２０）
通電期間を２ｍｓ、停止期間を１ｍｓ、電流密度４０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００５７】
（実施例２１）
通電期間を６０ｍｓ、停止期間を６０ｍｓ、電流密度４０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００５８】
（実施例２２）
通電期間を１００ｍｓ、停止期間を１００ｍｓ、電流密度２０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００５９】
（実施例２３）
通電期間を５００ｍｓ、停止期間を１００ｍｓ、電流密度４２Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００６０】
（実施例２４）
通電期間を８００ｍｓ、停止期間を５００ｍｓ、電流密度４０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００６１】
次に比較例を説明する。
【００６２】
（比較例１）
三相全波である５％リップル（直流）の波形を用い、電流密度４０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００６３】
（比較例２）
単相全波である４８％リップルの波形を用い、電流密度４０Ａ／ｄｍ2にしためっき条件以外は、実施例１の記載内容と同様に試作を行い、評価を実施した。
【００６４】
以上の結果を（表１）に示す。
【００６５】
【表１】
Figure 0004016637
以上、本実施例で示した様に、錫−銀合金めっき皮膜をパルス波形を用いた電気めっき方法で、通電期間が３ｍｓ以上５００ｍｓ以下、停止期間が１ｍｓ以上５００ｍｓ以下で、且つ停止期間が通電期間以下であるパルス波形を用いて作製した錫−銀合金めっき皮膜及びそのめっき皮膜を有する電子部品用リードフレームは、曲げ加工時にクラックが発生し難くなると同時に、光沢性も向上し、はんだ濡れ性、加熱後変色が向上した。
【００６６】
また、反射濃度が１．０以上で、銀と、（２２０）面の結晶の配向指数が０．以上５．４以下で、（２１１）面の結晶の配向指数が０．８以上３．０以下、（２００）面の結晶の配向指数が０．２以下、且つ（１０１）面の結晶の配向指数が１．４以下である錫を含む合金である錫−銀合金めっき皮膜及びそのめっき皮膜を有する電子部品用リードフレームは、曲げ加工時にクラックが発生し難くなると同時に、光沢性も向上し、はんだ濡れ性、加熱後変色が向上した。
【００６７】
本実施例では、銅素材のリードフレームへの錫−銀合金めっきについて記述したが、４２合金のリードフレームへの錫及び錫合金めっきについても、銅素材と同様な結果を得た。
【００６８】
以上の実施例はリードフレームへの錫−銀合金めっきについて記述したが、本発明はこの用途に限定されるものではない。
【００６９】
【発明の効果】
以上のように本発明の請求項１又は２に記載の錫−銀合金めっき皮膜の製造方法は、通電期間が３ｍｓ以上５００ｍｓ以下、停止期間が１ｍｓ以上５００ｍｓ以下で、且つ停止期間が通電期間より短いパルス波形を用いることによって、両立させることが極めて困難であったはんだ付け性と曲げクラック特性を改善した錫−銀合金めっき皮膜を容易に得ることができるという有利な効果が得られる。
【００７０】
本発明の請求項３又は４に記載の錫−銀合金めっき皮膜は、上記製造方法によって製作されたことにより、めっき皮膜の応力が残留し難いため、曲げ加工時にクラックが発生し難くなると同時に、光沢性も向上するため、はんだ濡れ性と曲げクラック特性を同時に満足することができるという有利な効果が得られる。
【００７１】
本発明の請求項５又は６に記載の錫−銀合金めっき皮膜を有する電子部品用リードフレームは、上記製造方法によって作製されたことにより、両立させることが極めて困難であったはんだ付け性と曲げクラック特性を改善した錫−銀合金めっき皮膜を得ることができるため、環境負荷物質の一つである鉛を全く含まない電子部品を提供することができるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の電子部品用リードフレームの平面図
【図２】本発明の電子部品用リードフレームの断面図
【図３】従来リードフレームの平面図
【図４】従来リードフレームの断面図
【図５】本発明のめっき処理用供給電流波形図
【符号の説明】
１ チップ搭載部
２ インナーリード部
３ アウターリード部
４ タイバー部
５ 半導体チップ
６ 接着剤
７ 電極パッド
８ ボンディングワイヤー
９ モールド樹脂
１０ 銀または銀合金めっき層
１１ 錫−銀合金めっき層

Claims (1)

  1. 電子部品用リードフレームに錫−銀合金めっき皮膜を電気めっきで形成する際に、印加電流の電流密度を３８〜６０Ａ／ｄｍ 2 にするとともに、通電期間が３ｍｓ以上５０ｍｓ以下、停止期間が１ｍｓ以上５０ｍｓ以下で、且つ停止期間が通電期間より短いパルス波形を用いて、錫−銀合金めっき皮膜が、反射濃度が１．０以上で、銀と、（２２０）面の結晶の配向指数が０．７以上５．４以下で、（２１１）面の結晶の配向指数が０．８以上３．０以下、（２００）面の結晶の配向指数が０．２以下、且つ（１０１）面の結晶の配向指数が１．４以下である錫を含む合金である錫−銀合金めっき皮膜を有する電子部品用リードフレームを作成する電子部品用リードフレームの製造方法。
JP2001326292A 2001-10-24 2001-10-24 錫−銀合金めっき皮膜を有する電子部品用リードフレーム及びその製造方法 Expired - Fee Related JP4016637B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001326292A JP4016637B2 (ja) 2001-10-24 2001-10-24 錫−銀合金めっき皮膜を有する電子部品用リードフレーム及びその製造方法
US10/274,033 US6677056B2 (en) 2001-10-24 2002-10-21 Method for producing tin-silver alloy plating film, the tin-silver alloy plating film and lead frame for electronic parts having the plating film
MYPI20023967A MY122778A (en) 2001-10-24 2002-10-23 Method for producing tin-silver alloy plating film, the tin-silver alloy plating film and lead frame for electronic parts having the plating film.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001326292A JP4016637B2 (ja) 2001-10-24 2001-10-24 錫−銀合金めっき皮膜を有する電子部品用リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003129284A JP2003129284A (ja) 2003-05-08
JP4016637B2 true JP4016637B2 (ja) 2007-12-05

Family

ID=19142697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001326292A Expired - Fee Related JP4016637B2 (ja) 2001-10-24 2001-10-24 錫−銀合金めっき皮膜を有する電子部品用リードフレーム及びその製造方法

Country Status (3)

Country Link
US (1) US6677056B2 (ja)
JP (1) JP4016637B2 (ja)
MY (1) MY122778A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003272790A1 (en) * 2002-10-08 2004-05-04 Honeywell International Inc. Semiconductor packages, lead-containing solders and anodes and methods of removing alpha-emitters from materials
JP2004204308A (ja) * 2002-12-25 2004-07-22 Nec Semiconductors Kyushu Ltd 鉛フリー錫合金めっき方法
US20040183166A1 (en) * 2003-03-17 2004-09-23 Abbott Donald C. Preplated leadframe without precious metal
JP4603812B2 (ja) * 2003-05-12 2010-12-22 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 改良されたスズめっき方法
US7192809B2 (en) * 2005-02-18 2007-03-20 Texas Instruments Incorporated Low cost method to produce high volume lead frames
JP4894304B2 (ja) * 2005-03-28 2012-03-14 ソニー株式会社 無鉛Ｓｎベースめっき膜及び接続部品の接点構造
US20060266446A1 (en) * 2005-05-25 2006-11-30 Osenbach John W Whisker-free electronic structures
WO2007002424A1 (en) * 2005-06-24 2007-01-04 Technic, Inc. Silver barrier layer to minimize whisker growth in tin electrodeposits
JP2008274316A (ja) 2007-04-25 2008-11-13 Toyota Motor Corp めっき部材およびその製造方法
JP2009024194A (ja) * 2007-07-17 2009-02-05 Toyota Motor Corp めっき部材
JP2009108339A (ja) * 2007-10-26 2009-05-21 Renesas Technology Corp 半導体装置およびその製造方法
JP5419275B2 (ja) 2009-11-30 2014-02-19 Ｊｘ日鉱日石金属株式会社 リフローＳｎめっき部材
JP5634149B2 (ja) * 2010-07-16 2014-12-03 ルネサスエレクトロニクス株式会社 半導体装置
US9548261B2 (en) * 2013-03-05 2017-01-17 Nichia Corporation Lead frame and semiconductor device
US9847468B1 (en) * 2016-06-20 2017-12-19 Asm Technology Singapore Pte Ltd Plated lead frame including doped silver layer
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
JP6763607B2 (ja) * 2017-01-12 2020-09-30 大口マテリアル株式会社 リードフレーム及びその製造方法
JP6744020B1 (ja) * 2019-03-22 2020-08-19 大口マテリアル株式会社 リードフレーム
JP7195201B2 (ja) * 2019-03-29 2022-12-23 Ｄｏｗａメタルテック株式会社 めっき材およびその製造方法
DE102020006059A1 (de) * 2020-10-05 2022-04-07 Wieland-Werke Aktiengesellschaft Elektrisch leitendes Material mit Beschichtung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5902472A (en) * 1996-01-30 1999-05-11 Naganoken And Shinko Electric Industries Co., Ltd. Aqueous solution for forming metal complexes, tin-silver alloy plating bath, and process for producing plated object using the plating bath
US6210556B1 (en) * 1998-02-12 2001-04-03 Learonal, Inc. Electrolyte and tin-silver electroplating process
JP3402228B2 (ja) * 1998-11-26 2003-05-06 松下電器産業株式会社 鉛を含まない錫ベース半田皮膜を有する半導体装置
US6087714A (en) * 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
JPH11307710A (ja) * 1998-04-27 1999-11-05 Matsushita Electric Ind Co Ltd メッキリードフレーム及びその製造方法及びそれを用いた半導体装置
JP3314754B2 (ja) 1999-04-22 2002-08-12 松下電器産業株式会社 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法
JP3492554B2 (ja) 1999-05-07 2004-02-03 ニシハラ理工株式会社 Ｐｂに代わる接合材料の機能合金メッキ及びその機能合金メッキを施した被実装用電子部品材料
JP3395772B2 (ja) * 2000-11-20 2003-04-14 松下電器産業株式会社 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム

Also Published As

Publication number Publication date
US20030082398A1 (en) 2003-05-01
JP2003129284A (ja) 2003-05-08
US6677056B2 (en) 2004-01-13
MY122778A (en) 2006-05-31

Similar Documents

Publication Publication Date Title
JP4016637B2 (ja) 錫−銀合金めっき皮膜を有する電子部品用リードフレーム及びその製造方法
JP3417395B2 (ja) 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
JP3314754B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法
KR920000592B1 (ko) 주석위스커의 발생을 방지한 주석 또는 주석합금도금물 및 그 제조방법
US6087714A (en) Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
JP2012505307A (ja) 銀表面と樹脂材料間の接着の改良法
JP4159897B2 (ja) ハンダ性に優れた表面処理Ａｌ板、それを用いたヒートシンク、およびハンダ性に優れた表面処理Ａｌ板の製造方法
JP3395772B2 (ja) 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム
WO2017179447A1 (ja) リードフレーム材およびその製造方法
JP2925815B2 (ja) 半導体チップ実装用リードフレームとその製造方法
JP2000265294A (ja) 錫及び錫合金めっき浴、めっき皮膜及び半導体装置用のリードフレーム
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
EP0132596A2 (en) Solderable nickel-iron alloy article and method for making same
JP3276765B2 (ja) チップ固定抵抗器の電極端子形成方法
JP2005105307A (ja) リフローＳｎめっき部材、前記部材の製造方法、および前記部材が用いられた電気電子機器用部品
JP2684631B2 (ja) コンデンサ用リード線
JP2000340733A (ja) 事前処理した半導体デバイス用リードフレームとその製造方法
JPS6340866B2 (ja)
JP7162341B2 (ja) めっき積層体の製造方法及びめっき積層体
JP4645114B2 (ja) 配線基板の製造方法
JPH11307710A (ja) メッキリードフレーム及びその製造方法及びそれを用いた半導体装置
JPS607161A (ja) ニツケル・鉄合金のｉｃ用リ−ドフレ−ムに半田性およびボンデイング性を付与する方法
JPS59219945A (ja) Ｉｃ用リ−ドフレ−ム
JPH0555429A (ja) 半導体装置用リードフレーム
JP2000252402A (ja) 半導体装置、半導体装置の実装方法及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041006

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070628

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees