JP2925815B2 - 半導体チップ実装用リードフレームとその製造方法 - Google Patents
半導体チップ実装用リードフレームとその製造方法Info
- Publication number
- JP2925815B2 JP2925815B2 JP3282608A JP28260891A JP2925815B2 JP 2925815 B2 JP2925815 B2 JP 2925815B2 JP 3282608 A JP3282608 A JP 3282608A JP 28260891 A JP28260891 A JP 28260891A JP 2925815 B2 JP2925815 B2 JP 2925815B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- layer
- thickness
- alloy
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Electroplating Methods And Accessories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体チップ実装用リー
ドフレームとその製造方法に関する。
ドフレームとその製造方法に関する。
【０００２】
【従来の技術】トランジスタ，ＩＣなどの電子部品を実
装するために用いるリードフレームは、通常、図１の平
面図で示したような構造になっている。すなわち、全体
は金属製であり、半導体チップを搭載するパッド部１の
周囲に複数本のインナーリード２が前記パッド部１と離
隔して配置され、このインナーリード２はダイバー部３
を介してアウターリード４と連結されている。
装するために用いるリードフレームは、通常、図１の平
面図で示したような構造になっている。すなわち、全体
は金属製であり、半導体チップを搭載するパッド部１の
周囲に複数本のインナーリード２が前記パッド部１と離
隔して配置され、このインナーリード２はダイバー部３
を介してアウターリード４と連結されている。
【０００３】このリードフレームは、通常、Ｆｅ−Ｎｉ
合金やＣｕ合金から成る板材にプレス加工やエッチング
加工を施して、図１で示した形状のリードフレーム本体
とし、ついで、パッド部１およびインナーリード２に
は、Ａｇなどの貴金属を厚み３〜５μｍ程度スポットめ
っきして、その個所の酸化防止が図られたものである。
このリードフレームへの半導体チップの実装は、概ね、
次のようにして行われる。
合金やＣｕ合金から成る板材にプレス加工やエッチング
加工を施して、図１で示した形状のリードフレーム本体
とし、ついで、パッド部１およびインナーリード２に
は、Ａｇなどの貴金属を厚み３〜５μｍ程度スポットめ
っきして、その個所の酸化防止が図られたものである。
このリードフレームへの半導体チップの実装は、概ね、
次のようにして行われる。
【０００４】すなわち、図２で示したように、まず、パ
ッド部１の上に接着剤５を用いて半導体チップ６がダイ
ボンディングされる。ついで、この半導体チップ６に予
め装荷されている電極パッド７とインナーリード２と
を、Ａｕ，ＡｌまたはＣｕから成るワイヤ８によってワ
イヤボンディングして電気的に接続する。その後、前記
ボンディングした個所の全体を例えばエポキシ樹脂のよ
うな封止樹脂９で封止する。
ッド部１の上に接着剤５を用いて半導体チップ６がダイ
ボンディングされる。ついで、この半導体チップ６に予
め装荷されている電極パッド７とインナーリード２と
を、Ａｕ，ＡｌまたはＣｕから成るワイヤ８によってワ
イヤボンディングして電気的に接続する。その後、前記
ボンディングした個所の全体を例えばエポキシ樹脂のよ
うな封止樹脂９で封止する。
【０００５】ついで、アウターリード４に例えばＳｎ−
Ｐｂ合金めっきを施してその半田付け性を向上させたの
ち、ダイバー部３を切断し、バリ取りを行いアウターリ
ード４に曲げ加工を施す。このようにして製造された部
品は、プリンド配線基板に搭載され、その必要配線とア
ウターリード４とを半田付けして目的とする電子部品に
なる。
Ｐｂ合金めっきを施してその半田付け性を向上させたの
ち、ダイバー部３を切断し、バリ取りを行いアウターリ
ード４に曲げ加工を施す。このようにして製造された部
品は、プリンド配線基板に搭載され、その必要配線とア
ウターリード４とを半田付けして目的とする電子部品に
なる。
【０００６】ところで、前記したアウターリード４への
めっき処理は、通常、溶融めっきまたは電気めっきを適
用して行われている。しかしながら、溶融めっきにおい
ては、その浴温度が２４０〜３００℃と高温であるた
め、半導体チップ実装後の部品をめっき浴中に浸漬した
ときに、大きな熱衝撃を受けて封止樹脂とリードフレー
ム本体との間に微細な間隙が生ずるという問題がある。
めっき処理は、通常、溶融めっきまたは電気めっきを適
用して行われている。しかしながら、溶融めっきにおい
ては、その浴温度が２４０〜３００℃と高温であるた
め、半導体チップ実装後の部品をめっき浴中に浸漬した
ときに、大きな熱衝撃を受けて封止樹脂とリードフレー
ム本体との間に微細な間隙が生ずるという問題がある。
【０００７】また、電気めっきの場合には、用いるめっ
き浴は一般にアルカリ性または酸性であるため、封止樹
脂が部分的に侵食されてめっき浴のイオンが封止樹脂中
に侵入し、その結果、ワイヤや電極パッドの腐食が引き
起こされることがある。このようなことから、溶融めっ
き、電気めっきのいずれの処理においても、得られた電
子部品はその信頼性が低下してしまうという問題が起こ
りやすい。
き浴は一般にアルカリ性または酸性であるため、封止樹
脂が部分的に侵食されてめっき浴のイオンが封止樹脂中
に侵入し、その結果、ワイヤや電極パッドの腐食が引き
起こされることがある。このようなことから、溶融めっ
き、電気めっきのいずれの処理においても、得られた電
子部品はその信頼性が低下してしまうという問題が起こ
りやすい。
【０００８】このため、最近では、アウターリードに予
めＳｎ−Ｐｂ合金を電気めっきしておき、そのリードフ
レームに半導体チップを実装するという方法が行われて
いる。しかしながら、この方法の場合、後工程であるボ
ンディング時に、その熱によってめっきしたＳｎ−Ｐｂ
合金が溶融したり、または、リードフレーム本体がＣｕ
であったときには、めっき層であるＳｎ−Ｐｂ合金とＣ
ｕとが相互拡散してＳｎとＣｕの化合物を生成し、その
結果、アウタリードの半田付け性が低下するという問題
を引き起こしている。
めＳｎ−Ｐｂ合金を電気めっきしておき、そのリードフ
レームに半導体チップを実装するという方法が行われて
いる。しかしながら、この方法の場合、後工程であるボ
ンディング時に、その熱によってめっきしたＳｎ−Ｐｂ
合金が溶融したり、または、リードフレーム本体がＣｕ
であったときには、めっき層であるＳｎ−Ｐｂ合金とＣ
ｕとが相互拡散してＳｎとＣｕの化合物を生成し、その
結果、アウタリードの半田付け性が低下するという問題
を引き起こしている。
【０００９】これらの問題を解決するために、アウター
リードにＰｄを電気めっきしたリードフレームが提案さ
れている（特開昭５９−１６８６５９号公報，特開昭６
３−２３５８号公報，特開平２−４２７５３号公報など
を参照）。Ｐｄは大気中で安定であるため酸化しにく
く、またリードフレーム本体との熱拡散もほとんど起こ
さないので、上記リードフレームは、ワイヤとのボンデ
ィング性も良好で、半田付け性や樹脂との密着性も良好
となる。そのため、パッド部やインナーリードへのＡｇ
のスポットめっきも不要となり、また、アウターリード
へＳｎ−Ｐｂ合金などをめっきすることも不要になる。
リードにＰｄを電気めっきしたリードフレームが提案さ
れている（特開昭５９−１６８６５９号公報，特開昭６
３−２３５８号公報，特開平２−４２７５３号公報など
を参照）。Ｐｄは大気中で安定であるため酸化しにく
く、またリードフレーム本体との熱拡散もほとんど起こ
さないので、上記リードフレームは、ワイヤとのボンデ
ィング性も良好で、半田付け性や樹脂との密着性も良好
となる。そのため、パッド部やインナーリードへのＡｇ
のスポットめっきも不要となり、また、アウターリード
へＳｎ−Ｐｂ合金などをめっきすることも不要になる。
【００１０】しかしながら、Ｐｄは非常に高価である。
したがって、工業的な観点からいえば、リードフレーム
本体にめっきするＰｄの厚みはできるだけ薄くすること
が好ましい。そのために、最近では、リードフレーム本
体とＰｄめっき層との間に下地層としてＮｉめっき層を
介在させ、このＮｉめっき層でリードフレーム本体の腐
食防止を行わせることにより、Ｐｄめっき層の厚みを薄
くするということが行われている。
したがって、工業的な観点からいえば、リードフレーム
本体にめっきするＰｄの厚みはできるだけ薄くすること
が好ましい。そのために、最近では、リードフレーム本
体とＰｄめっき層との間に下地層としてＮｉめっき層を
介在させ、このＮｉめっき層でリードフレーム本体の腐
食防止を行わせることにより、Ｐｄめっき層の厚みを薄
くするということが行われている。
【００１１】
【発明が解決しようとする課題】ところで、Ｎｉめっき
層の場合、その厚みが２μｍ以上になると、曲げ加工を
行ったときに、その加工部分にクラックが顕著に発生す
る。このことは、アウターリードに曲げ加工を行うとき
の不都合な問題になる。したがって、Ｎｉめっき層を薄
くすれば上記不都合は解消できるわけであるが、しか
し、このＮｉめっき層の厚みが薄くなればなるほど、そ
のめっき層にはピンホールが多発するようになり、リー
ドフレーム本体の腐食を防止する機能が低下してしま
う。リードフレーム本体の腐食を完全に防止するために
は、このＮｉめっき層の厚みを５μｍ以上にすることが
必要である。
層の場合、その厚みが２μｍ以上になると、曲げ加工を
行ったときに、その加工部分にクラックが顕著に発生す
る。このことは、アウターリードに曲げ加工を行うとき
の不都合な問題になる。したがって、Ｎｉめっき層を薄
くすれば上記不都合は解消できるわけであるが、しか
し、このＮｉめっき層の厚みが薄くなればなるほど、そ
のめっき層にはピンホールが多発するようになり、リー
ドフレーム本体の腐食を防止する機能が低下してしま
う。リードフレーム本体の腐食を完全に防止するために
は、このＮｉめっき層の厚みを５μｍ以上にすることが
必要である。
【００１２】このようなことから、単にＮｉめっき層を
介在させるだけでは、Ｐｄめっき層の厚みが薄く、しか
も耐食性と曲げ加工性の両者の特性を備えたリードフレ
ームを得ることは極めて困難であった。本発明は、従来
のリードフレームにおける上記した問題を解決し、ワイ
ヤとの優れたボンディング性，良好な半田付け性や樹脂
密着性を備え、アウターリードの曲げ加工時にもクラッ
クがほんど発生しない半導体チップ実装用リードフレー
ムとその製造方法の提供を目的とする。
介在させるだけでは、Ｐｄめっき層の厚みが薄く、しか
も耐食性と曲げ加工性の両者の特性を備えたリードフレ
ームを得ることは極めて困難であった。本発明は、従来
のリードフレームにおける上記した問題を解決し、ワイ
ヤとの優れたボンディング性，良好な半田付け性や樹脂
密着性を備え、アウターリードの曲げ加工時にもクラッ
クがほんど発生しない半導体チップ実装用リードフレー
ムとその製造方法の提供を目的とする。
【００１３】
【課題を解決するための手段】上記した問題を解決する
ために、本発明においては、リードフレーム本体と、前
記リードフレーム本体の上に形成されて成る、Ｚｎ，Ｓ
ｎ，Ｐｂ，Ｉｎ，Ｃｏ，Ｃｄの群から選ばれる少なくと
も１種の金属もしくはそれらの合金または前記金属とＣ
ｕとの合金の厚み０.０１〜０.２μｍの下地層と、前記
下地層の上に形成されて成る、厚み０.０５〜２.０μｍ
のＮｉの中間層と、前記中間層の上に形成されて成る、
Ｐｄ，Ａｕ，Ａｇ，Ｐｔの群から選ばれる少なくとも１
種の金属またはそれらの合金の厚み０.０１〜０.２μｍ
の最上層とを備えていることを特徴とする半導体チップ
実装用リードフレームが提供され、また、リードフレー
ム本体の全面を、Ｚｎ，Ｓｎ，Ｐｂ，Ｉｎ，Ｃｏ，Ｃｄ
の群から選ばれる少なくとも１種の金属もしくはそれら
の合金または前記金属とＣｕとの合金で被覆して厚み
０.０１〜０.２μｍの下地層を形成し、ついで、前記下
地層の表面をＮｉで被覆して厚み０.０５〜２.０μｍの
中間層を形成し、最後に、前記中間層の表面を、Ｐｄ，
Ａｕ，Ａｇ，Ｐｔの群から選ばれる少なくとも１種の金
属またはそれらの合金で被覆して厚み０.０１〜０.２μ
ｍの最上層を形成することを特徴とする半導体チップ実
装用リードフレームの製造方法が提供される。
ために、本発明においては、リードフレーム本体と、前
記リードフレーム本体の上に形成されて成る、Ｚｎ，Ｓ
ｎ，Ｐｂ，Ｉｎ，Ｃｏ，Ｃｄの群から選ばれる少なくと
も１種の金属もしくはそれらの合金または前記金属とＣ
ｕとの合金の厚み０.０１〜０.２μｍの下地層と、前記
下地層の上に形成されて成る、厚み０.０５〜２.０μｍ
のＮｉの中間層と、前記中間層の上に形成されて成る、
Ｐｄ，Ａｕ，Ａｇ，Ｐｔの群から選ばれる少なくとも１
種の金属またはそれらの合金の厚み０.０１〜０.２μｍ
の最上層とを備えていることを特徴とする半導体チップ
実装用リードフレームが提供され、また、リードフレー
ム本体の全面を、Ｚｎ，Ｓｎ，Ｐｂ，Ｉｎ，Ｃｏ，Ｃｄ
の群から選ばれる少なくとも１種の金属もしくはそれら
の合金または前記金属とＣｕとの合金で被覆して厚み
０.０１〜０.２μｍの下地層を形成し、ついで、前記下
地層の表面をＮｉで被覆して厚み０.０５〜２.０μｍの
中間層を形成し、最後に、前記中間層の表面を、Ｐｄ，
Ａｕ，Ａｇ，Ｐｔの群から選ばれる少なくとも１種の金
属またはそれらの合金で被覆して厚み０.０１〜０.２μ
ｍの最上層を形成することを特徴とする半導体チップ実
装用リードフレームの製造方法が提供される。
【００１４】本発明のリードフレームでは、リードフレ
ーム本体の全面に、後述する下地層，中間層，最上層が
順次形成されている。リードフレーム本体の構成材料と
しては、従来から用いられている材料であれば何であっ
てもよく、例えば、Ｆｅ−４２％Ｎｉ合金や、Ｃｕ−0.
３％Ｃｒ−0.２５％Ｓｎ−0.２％Ｚｎ合金などをあげる
ことができる。なお、リードフレーム本体としては、そ
の表面に、更に、厚み0.０２〜0.２μｍ程度のＣｕスト
ライクめっきを施しておくと、上述の下地層との密着性
の向上を図ることができる。
ーム本体の全面に、後述する下地層，中間層，最上層が
順次形成されている。リードフレーム本体の構成材料と
しては、従来から用いられている材料であれば何であっ
てもよく、例えば、Ｆｅ−４２％Ｎｉ合金や、Ｃｕ−0.
３％Ｃｒ−0.２５％Ｓｎ−0.２％Ｚｎ合金などをあげる
ことができる。なお、リードフレーム本体としては、そ
の表面に、更に、厚み0.０２〜0.２μｍ程度のＣｕスト
ライクめっきを施しておくと、上述の下地層との密着性
の向上を図ることができる。
【００１５】このリードフレーム本体の全面に形成され
る下地層は、Ｚｎ，Ｓｎ，Ｐｂ，Ｉｎ，Ｃｏ，Ｃｄの群
から選ばれるいずれか１種の金属もしくはそれらの合金
またはこれらとＣｕとの合金から成り、リードフレーム
本体の腐食を防止するために設けられている層であり、
その厚みは、0.０１〜0.２μｍの範囲に設定される。
る下地層は、Ｚｎ，Ｓｎ，Ｐｂ，Ｉｎ，Ｃｏ，Ｃｄの群
から選ばれるいずれか１種の金属もしくはそれらの合金
またはこれらとＣｕとの合金から成り、リードフレーム
本体の腐食を防止するために設けられている層であり、
その厚みは、0.０１〜0.２μｍの範囲に設定される。
【００１６】この厚みが0.０１μｍより薄い場合は、ピ
ンホールの多発に伴ってリードフレーム本体への充分な
耐食性が確保されず、また、0.２μｍより厚い場合は、
耐食性確保の点では問題はないが、しかし、リードフレ
ーム本体や、この下地層の上に形成される中間層との密
着性が悪くなり、剥離傾向がでてくるからである。とく
に好ましい厚みは、0.０５〜0.１μｍである。
ンホールの多発に伴ってリードフレーム本体への充分な
耐食性が確保されず、また、0.２μｍより厚い場合は、
耐食性確保の点では問題はないが、しかし、リードフレ
ーム本体や、この下地層の上に形成される中間層との密
着性が悪くなり、剥離傾向がでてくるからである。とく
に好ましい厚みは、0.０５〜0.１μｍである。
【００１７】この下地層の上に形成される中間層はＮｉ
から成り、下地層と一緒になってリードフレーム本体の
腐食を防止するとともに、例えばボンディング時の熱に
よって、リードフレーム本体の金属がこの中間層の上に
形成される最上層へ拡散してくることを防止するために
設けられる層である。中間層のこの働きによって、最上
層の厚みは0.２μｍ以下に設定することができるように
なる。
から成り、下地層と一緒になってリードフレーム本体の
腐食を防止するとともに、例えばボンディング時の熱に
よって、リードフレーム本体の金属がこの中間層の上に
形成される最上層へ拡散してくることを防止するために
設けられる層である。中間層のこの働きによって、最上
層の厚みは0.２μｍ以下に設定することができるように
なる。
【００１８】中間層の厚みは、0.０５〜2.０μｍの範囲
に設定される。この厚みが0.０５μｍより薄くなると、
リードフレーム本体への充分な耐食性を確保できなくな
り、また2.０μｍより厚くなると、アウターリードの曲
げ加工時にクラックが発生するようになるからである。
とくに好ましい厚みは、0.２〜1.０μｍである。
に設定される。この厚みが0.０５μｍより薄くなると、
リードフレーム本体への充分な耐食性を確保できなくな
り、また2.０μｍより厚くなると、アウターリードの曲
げ加工時にクラックが発生するようになるからである。
とくに好ましい厚みは、0.２〜1.０μｍである。
【００１９】最上層は、Ｐｄ，Ａｕ，Ａｇ，Ｐｔのいず
れか１種またはそれらの合金から成り、リードフレーム
の保管時または加熱時におけるリードフレーム本体の酸
化を抑制するとともに、ワイヤとのボンディング性，半
田付け性および封止樹脂との密着性を高めるために設け
られる層である。この最上層の厚みは0.０１〜0.２μｍ
の範囲内に設定される。この厚みが0.０１μｍより薄く
なると、上記した機能は充分に発揮されず、また0.２μ
ｍより厚くなると、全体の価格は、従来のＡｇのスポッ
トめっきの場合よりも高価となってしまうからである。
とくに好ましい厚みは0.０２〜0.１５μｍである。
れか１種またはそれらの合金から成り、リードフレーム
の保管時または加熱時におけるリードフレーム本体の酸
化を抑制するとともに、ワイヤとのボンディング性，半
田付け性および封止樹脂との密着性を高めるために設け
られる層である。この最上層の厚みは0.０１〜0.２μｍ
の範囲内に設定される。この厚みが0.０１μｍより薄く
なると、上記した機能は充分に発揮されず、また0.２μ
ｍより厚くなると、全体の価格は、従来のＡｇのスポッ
トめっきの場合よりも高価となってしまうからである。
とくに好ましい厚みは0.０２〜0.１５μｍである。
【００２０】本発明のリードフレームは、リードフレー
ム本体の表面を、下地層，中間層および最上層で順次被
覆して製造することができる。この場合、各層の形成に
は、電気めっき法，無電解めっき法，または、ＰＶＤ
法，ＣＶＤ法のような乾式めっき法を適用することがで
きる。これら方法のうち、電気めっき法は、量産性に優
れているという点で好適である。
ム本体の表面を、下地層，中間層および最上層で順次被
覆して製造することができる。この場合、各層の形成に
は、電気めっき法，無電解めっき法，または、ＰＶＤ
法，ＣＶＤ法のような乾式めっき法を適用することがで
きる。これら方法のうち、電気めっき法は、量産性に優
れているという点で好適である。
【００２１】また、各層を合金で形成する場合には、常
用の合金めっき法を適用してもよいが、次のような熱拡
散処理法を適用することもできる。すなわち、目的とす
る合金組成となるように、各単体金属の層を例えば電気
めっき法で形成したのち、全体を所定の条件下で熱処理
し、各単体金属を相互に拡散させる。この場合の熱処理
条件は、合金組成との関係で変化するが、概ね、温度２
００〜５００℃，時間数秒〜１時間である。
用の合金めっき法を適用してもよいが、次のような熱拡
散処理法を適用することもできる。すなわち、目的とす
る合金組成となるように、各単体金属の層を例えば電気
めっき法で形成したのち、全体を所定の条件下で熱処理
し、各単体金属を相互に拡散させる。この場合の熱処理
条件は、合金組成との関係で変化するが、概ね、温度２
００〜５００℃，時間数秒〜１時間である。
【００２２】また、この熱拡散処理は、各単体金属層の
形成後、所定の熱処理炉で行ってもよいが、半導体チッ
プ実装時におけるワイヤボンディングの熱によって行っ
てもよい。
形成後、所定の熱処理炉で行ってもよいが、半導体チッ
プ実装時におけるワイヤボンディングの熱によって行っ
てもよい。
【００２３】
実施例１ Ｃｕ−0.３％Ｃｒ−0.２５％Ｓｎ−0.２％Ｚｎ合金条を
プレス加工して図１で示した形状のＤＩＰ（デュアルイ
ンラインパッケージ）型リードフレーム本体とした。
プレス加工して図１で示した形状のＤＩＰ（デュアルイ
ンラインパッケージ）型リードフレーム本体とした。
【００２４】このリードフレーム本体に、浴組成：ホウ
フッ化第一すず２００ｇ／ｌ，第一すず濃度８１ｇ／
ｌ，遊離ホウ酸２５ｇ／ｌ，ゼラチン６ｇ／ｌ，βナフ
トール１ｇ／ｌ，浴温：２０℃，電流密度：１Ａ／ｄｍ
2 の条件で電気めっきを行い、厚み0.０７μｍのＳｎめ
っき層（下地層）を形成した。ついで、浴組成：スルフ
ァミン酸ニッケル６００ｇ／ｌ，塩化ニッケル：１０ｇ
／ｌ，ホウ酸４０ｇ／ｌ，浴温：６０℃，電流密度：１
０Ａ／ｄｍ2 の条件下で、前記Ｓｎめっき層の上に、厚
み0.２μｍのＮｉめっき層（中間層）を形成した。
フッ化第一すず２００ｇ／ｌ，第一すず濃度８１ｇ／
ｌ，遊離ホウ酸２５ｇ／ｌ，ゼラチン６ｇ／ｌ，βナフ
トール１ｇ／ｌ，浴温：２０℃，電流密度：１Ａ／ｄｍ
2 の条件で電気めっきを行い、厚み0.０７μｍのＳｎめ
っき層（下地層）を形成した。ついで、浴組成：スルフ
ァミン酸ニッケル６００ｇ／ｌ，塩化ニッケル：１０ｇ
／ｌ，ホウ酸４０ｇ／ｌ，浴温：６０℃，電流密度：１
０Ａ／ｄｍ2 の条件下で、前記Ｓｎめっき層の上に、厚
み0.２μｍのＮｉめっき層（中間層）を形成した。
【００２５】最後に、浴組成：塩化パラジウム１５ｇ／
ｌ，塩化アンモニウム３０ｇ／ｌ，アンモニア（ｐＨ９
に調整），浴温：６０℃，電流密度：２Ａ／ｄｍ2 の条
件下で、前記Ｎｉめっき層の上に、厚み0.１μｍのＰｄ
めっき層を形成した。得られたリードフレームにつき、
下記の仕様で、ボンディング性，樹脂密着性，曲げ加工
時のクラック発生の有無，半田付け性，耐食性，めっき
密着性を調べた。
ｌ，塩化アンモニウム３０ｇ／ｌ，アンモニア（ｐＨ９
に調整），浴温：６０℃，電流密度：２Ａ／ｄｍ2 の条
件下で、前記Ｎｉめっき層の上に、厚み0.１μｍのＰｄ
めっき層を形成した。得られたリードフレームにつき、
下記の仕様で、ボンディング性，樹脂密着性，曲げ加工
時のクラック発生の有無，半田付け性，耐食性，めっき
密着性を調べた。
【００２６】ボンディング性：パッド部に半導体チップ
を実装し、２８０℃，荷重５０ｇのの条件で線径２５μ
ｍのＡｕ線をボンディングし、Ａｕ線をプル強度テスト
を行い、ワイヤ破断率（％）で評価した。 樹脂密着性 ：エポキシ樹脂と熱圧着させてその剪断
強度を測定し、従来のＡｇスポットメッキのものと比較
して高強度である場合を○として評価した。
を実装し、２８０℃，荷重５０ｇのの条件で線径２５μ
ｍのＡｕ線をボンディングし、Ａｕ線をプル強度テスト
を行い、ワイヤ破断率（％）で評価した。 樹脂密着性 ：エポキシ樹脂と熱圧着させてその剪断
強度を測定し、従来のＡｇスポットメッキのものと比較
して高強度である場合を○として評価した。
【００２７】半田付け性 ：２３０℃の共晶半田に３
秒間浸漬してそのときの半田濡れ面積を測定し、この面
積が９５％以上の場合を○，９５％未満の場合を×とし
て判定。 曲げ加工時のクラック発生の有無：アウターリードを、
Ｒ：0.４mmで９０°に曲げ加工し、その加工部分を走査
電顕で観察して、クラックが発生していない場合を○，
クラックが発生している場合を×として判定。
秒間浸漬してそのときの半田濡れ面積を測定し、この面
積が９５％以上の場合を○，９５％未満の場合を×とし
て判定。 曲げ加工時のクラック発生の有無：アウターリードを、
Ｒ：0.４mmで９０°に曲げ加工し、その加工部分を走査
電顕で観察して、クラックが発生していない場合を○，
クラックが発生している場合を×として判定。
【００２８】耐食性 ：５％塩化ナトリウム水溶
液をリードフレームに２４時間噴霧し、リードフレーム
本体に錆が発生しない場合を○，錆が発生した場合を×
として判定。 めっき密着性 ：アウターリードを１８０°密着曲げし
て曲げ戻したときに、めっきの剥離が認められない場合
を○，剥離が認められた場合を×として判定。 以上の結果を表１に示した。
液をリードフレームに２４時間噴霧し、リードフレーム
本体に錆が発生しない場合を○，錆が発生した場合を×
として判定。 めっき密着性 ：アウターリードを１８０°密着曲げし
て曲げ戻したときに、めっきの剥離が認められない場合
を○，剥離が認められた場合を×として判定。 以上の結果を表１に示した。
【００２９】実施例２ Ｆｅ−４２％Ｎｉ合金条にエッチング加工を施して図１
で示した形状のＤＩＰ（デュアルインラインパッケー
ジ）型リードフレーム本体とした。このリードフレーム
本体に、浴組成：硫酸銅２１０ｇ／ｌ，硫酸５２ｇ／
ｌ，浴温：３０℃，電流密度：３Ａ／ｄｍ2 の条件下で
電気めっきを行い、厚み0.２μｍのＣｕめっき層（下地
層）を形成した。
で示した形状のＤＩＰ（デュアルインラインパッケー
ジ）型リードフレーム本体とした。このリードフレーム
本体に、浴組成：硫酸銅２１０ｇ／ｌ，硫酸５２ｇ／
ｌ，浴温：３０℃，電流密度：３Ａ／ｄｍ2 の条件下で
電気めっきを行い、厚み0.２μｍのＣｕめっき層（下地
層）を形成した。
【００３０】ついで、Ｚｎ濃度：８ｇ／ｌ，水酸化ナト
リウム濃度：８０ｇ／ｌのジンケート浴（浴温３０℃）
を用い、電流密度0.５Ａ／ｄｍ2 で、前記Ｃｕめっき層
の上に厚み0.０５μｍのＺｎめっき層（下地層）を形成
した。その後、実施例１と同様の方法で、このＺｎめっ
き層の上に、厚み0.２μｍのＮｉめっき層，厚み0.１μ
ｍのＰｄめっき層を順次形成し、最後に、全体を大気中
において、温度３００℃で３０秒間熱処理して、前記Ｃ
ｕめっき層とＺｎめっき層に熱拡散処理を施し、Ｃｕ−
Ｚｎ合金層を形成した。
リウム濃度：８０ｇ／ｌのジンケート浴（浴温３０℃）
を用い、電流密度0.５Ａ／ｄｍ2 で、前記Ｃｕめっき層
の上に厚み0.０５μｍのＺｎめっき層（下地層）を形成
した。その後、実施例１と同様の方法で、このＺｎめっ
き層の上に、厚み0.２μｍのＮｉめっき層，厚み0.１μ
ｍのＰｄめっき層を順次形成し、最後に、全体を大気中
において、温度３００℃で３０秒間熱処理して、前記Ｃ
ｕめっき層とＺｎめっき層に熱拡散処理を施し、Ｃｕ−
Ｚｎ合金層を形成した。
【００３１】得られたリードフレームにつき、実施例１
と同様にして、各特性を測定し、その結果を表１に示し
た。 実施例３ 実施例２で用いたリードフレーム本体に、浴組成：酸化
すずナトリウム６７ｇ／ｌ，シアン化亜鉛：１０ｇ／
ｌ，シアン化ナトリウム２５ｇ／ｌ，水酸化ナトリウム
６ｇ／ｌ，浴温：６５℃，電流密度：２Ａ／ｄｍ2 の条
件下で厚み0.１μｍのＳｎ−Ｚｎ合金めっき層（下地
層）を形成した。
と同様にして、各特性を測定し、その結果を表１に示し
た。 実施例３ 実施例２で用いたリードフレーム本体に、浴組成：酸化
すずナトリウム６７ｇ／ｌ，シアン化亜鉛：１０ｇ／
ｌ，シアン化ナトリウム２５ｇ／ｌ，水酸化ナトリウム
６ｇ／ｌ，浴温：６５℃，電流密度：２Ａ／ｄｍ2 の条
件下で厚み0.１μｍのＳｎ−Ｚｎ合金めっき層（下地
層）を形成した。
【００３２】ついで、実施例１と同様の方法で、前記Ｓ
ｎ−Ｚｎ合金めっき層の上に、厚み0.７μｍのＮｉめっ
き層（中間層）と厚み0.０５μｍのＰｄめっき層（最上
層）を順次形成した。得られたリードフレームにつき、
実施例１の方法と同様にして各特性を測定した。その結
果を表１に示した。
ｎ−Ｚｎ合金めっき層の上に、厚み0.７μｍのＮｉめっ
き層（中間層）と厚み0.０５μｍのＰｄめっき層（最上
層）を順次形成した。得られたリードフレームにつき、
実施例１の方法と同様にして各特性を測定した。その結
果を表１に示した。
【００３３】実施例４ Ｆｅ−４２％Ｎｉ合金条にプレス加工を施して図１で示
した形状のリードフレーム本体とした。このリードフレ
ーム本体に、実施例２の場合と同じようにして、厚み0.
１μｍのＣｕめっき層（下地層）を形成し、ついで、浴
組成：酸化カドミニウム２５ｇ／ｌ，シアン化ナトリウ
ム１００ｇ／ｌ，浴温：３０℃，電流密度：0.５Ａ／ｄ
ｍ2 で、前記Ｃｕめっき層の上に、厚み0.１μｍのＣｄ
めっき層（下地層）を形成した。
した形状のリードフレーム本体とした。このリードフレ
ーム本体に、実施例２の場合と同じようにして、厚み0.
１μｍのＣｕめっき層（下地層）を形成し、ついで、浴
組成：酸化カドミニウム２５ｇ／ｌ，シアン化ナトリウ
ム１００ｇ／ｌ，浴温：３０℃，電流密度：0.５Ａ／ｄ
ｍ2 で、前記Ｃｕめっき層の上に、厚み0.１μｍのＣｄ
めっき層（下地層）を形成した。
【００３４】その後、実施例１と同様の方法で、前記Ｃ
ｄめっき層の上に、厚み0.３μｍのＮｉめっき層（中間
層）を形成し、更に、浴組成：シアン化金カリウム２０
ｇ／ｌ，シアン化銀カリウム１０ｇ／ｌ，シアン化カリ
ウム５０ｇ／ｌ，チタニウム化合物２ｇ／ｌ，浴温：６
０℃，電流密度：２Ａ／ｄｍ2 の条件下で、前記Ｎｉめ
っき層の上に、厚み0.０５μｍのＡｕ−Ａｇ合金めっき
層（最上層）を形成した。
ｄめっき層の上に、厚み0.３μｍのＮｉめっき層（中間
層）を形成し、更に、浴組成：シアン化金カリウム２０
ｇ／ｌ，シアン化銀カリウム１０ｇ／ｌ，シアン化カリ
ウム５０ｇ／ｌ，チタニウム化合物２ｇ／ｌ，浴温：６
０℃，電流密度：２Ａ／ｄｍ2 の条件下で、前記Ｎｉめ
っき層の上に、厚み0.０５μｍのＡｕ−Ａｇ合金めっき
層（最上層）を形成した。
【００３５】得られたリードフレームにつき、実施例１
と同様にして、各特性を測定し、その結果を表１に示し
た。 実施例５ 実施例２で用いたリードフレーム本体に、浴組成：塩化
インジウム３５ｇ／ｌ，シアン化カリウム：１５０ｇ／
ｌ，水酸化カリウム３５ｇ／ｌ，デキストリン３５ｇ／
ｌ，浴温：２０℃，電流密度：２Ａ／ｄｍ2 の条件下で
厚み0.１５μｍのＩｎめっき層（下地層）を形成した。
と同様にして、各特性を測定し、その結果を表１に示し
た。 実施例５ 実施例２で用いたリードフレーム本体に、浴組成：塩化
インジウム３５ｇ／ｌ，シアン化カリウム：１５０ｇ／
ｌ，水酸化カリウム３５ｇ／ｌ，デキストリン３５ｇ／
ｌ，浴温：２０℃，電流密度：２Ａ／ｄｍ2 の条件下で
厚み0.１５μｍのＩｎめっき層（下地層）を形成した。
【００３６】ついで、実施例１と同様の方法で、前記Ｉ
ｎめっき層の上に、厚み0.２μｍのＮｉめっき層（中間
層）と厚み0.１μｍのＰｄめっき層（最上層）を順次形
成した。得られたリードフレームにつき、実施例１の方
法と同様にして各特性を測定した。その結果を表１に示
した。
ｎめっき層の上に、厚み0.２μｍのＮｉめっき層（中間
層）と厚み0.１μｍのＰｄめっき層（最上層）を順次形
成した。得られたリードフレームにつき、実施例１の方
法と同様にして各特性を測定した。その結果を表１に示
した。
【００３７】実施例６ Ｃｕ−0.３％Ｃｒ−0.２５％Ｓｎ−0.２％Ｚｎ合金条に
エッチング加工を施して図１で示した形状のリードフレ
ーム本体とした。このリードフレーム本体に、実施例１
と同様にして、厚み0.０５μｍのＳｎめっき層（下地
層），厚み1.２μｍのＮｉめっき層（中間層），厚み0.
１μｍのＰｄめっき層（最上層）を順次形成し、つい
で、浴組成：シアン化金カリウム１０ｇ／ｌ，シアン化
カリウム３０ｇ／ｌ，炭酸カリウム３０ｇ／ｌ，第二リ
ン酸カリウム３０ｇ／ｌ，浴温：５５℃，電流密度：0.
５Ａ／ｄｍ2 の条件下で、前記Ｐｄめっき層の上に、厚
み0.０２μｍのＡｕめっき層を形成した。
エッチング加工を施して図１で示した形状のリードフレ
ーム本体とした。このリードフレーム本体に、実施例１
と同様にして、厚み0.０５μｍのＳｎめっき層（下地
層），厚み1.２μｍのＮｉめっき層（中間層），厚み0.
１μｍのＰｄめっき層（最上層）を順次形成し、つい
で、浴組成：シアン化金カリウム１０ｇ／ｌ，シアン化
カリウム３０ｇ／ｌ，炭酸カリウム３０ｇ／ｌ，第二リ
ン酸カリウム３０ｇ／ｌ，浴温：５５℃，電流密度：0.
５Ａ／ｄｍ2 の条件下で、前記Ｐｄめっき層の上に、厚
み0.０２μｍのＡｕめっき層を形成した。
【００３８】得られたリードフレームのパッド部にＳｉ
チップをダイボンディングし、更に、インナーリードと
の間をＡｕ線でワイヤボンディングした。その後、リー
ドフレームの断面を調べたところ、リードフレーム本体
の表面はＣｕ−Ｓｎ合金層であり、その上にＮｉ層，更
にその上にはＡｕ−Ｐｄ合金層が形成されていた。
チップをダイボンディングし、更に、インナーリードと
の間をＡｕ線でワイヤボンディングした。その後、リー
ドフレームの断面を調べたところ、リードフレーム本体
の表面はＣｕ−Ｓｎ合金層であり、その上にＮｉ層，更
にその上にはＡｕ−Ｐｄ合金層が形成されていた。
【００３９】このリードフレームにつき、実施例１と同
様にして、各特性を調べた。その結果を表１に示した。 実施例７ 実施例２で用いたリードフレーム本体に、浴組成：塩基
性炭酸鉛１５０ｇ／ｌ，フッ化水素酸２４０ｇ／ｌ，ホ
ウ酸１０５ｇ／ｌ，にかわ0.２ｇ／ｌ，浴温：２０℃，
電流密度：２Ａ／ｄｍ2 の条件下で厚み0.１５μｍのＰ
ｂめっき層（下地層）を形成した。
様にして、各特性を調べた。その結果を表１に示した。 実施例７ 実施例２で用いたリードフレーム本体に、浴組成：塩基
性炭酸鉛１５０ｇ／ｌ，フッ化水素酸２４０ｇ／ｌ，ホ
ウ酸１０５ｇ／ｌ，にかわ0.２ｇ／ｌ，浴温：２０℃，
電流密度：２Ａ／ｄｍ2 の条件下で厚み0.１５μｍのＰ
ｂめっき層（下地層）を形成した。
【００４０】ついで、実施例１と同様の方法で、前記Ｐ
ｂめっき層の上に、厚み0.１μｍのＮｉめっき層（中間
層）を形成し、更に、浴組成：塩化白金酸アンモニウム
１５ｇ／ｌ，水酸化ナトリウム２０ｇ／ｌ，塩化アンモ
ニウム５ｇ／ｌ，クエン酸９０ｇ／ｌ，浴温：８０℃，
電流密度：0.２Ａ／ｄｍ2 の条件下で、前記Ｎｉめっき
層の上に、厚み0.１５μｍのＰｔめっき層（最上層）を
形成した。
ｂめっき層の上に、厚み0.１μｍのＮｉめっき層（中間
層）を形成し、更に、浴組成：塩化白金酸アンモニウム
１５ｇ／ｌ，水酸化ナトリウム２０ｇ／ｌ，塩化アンモ
ニウム５ｇ／ｌ，クエン酸９０ｇ／ｌ，浴温：８０℃，
電流密度：0.２Ａ／ｄｍ2 の条件下で、前記Ｎｉめっき
層の上に、厚み0.１５μｍのＰｔめっき層（最上層）を
形成した。
【００４１】得られたリードフレームにつき、実施例１
の方法と同様にして、各特性を測定した。その結果を表
１に示した。 実施例８ 実施例１で用いたリードフレーム本体に、浴組成：硫酸
コバルト５０４ｇ／ｌ，塩化ナトリウム１７ｇ／ｌ，ホ
ウ酸４５ｇ／ｌ，浴温：２０℃，電流密度：４Ａ／ｄｍ
2 の条件下で厚み0.１μｍのＣｏめっき層（下地層）を
形成した。
の方法と同様にして、各特性を測定した。その結果を表
１に示した。 実施例８ 実施例１で用いたリードフレーム本体に、浴組成：硫酸
コバルト５０４ｇ／ｌ，塩化ナトリウム１７ｇ／ｌ，ホ
ウ酸４５ｇ／ｌ，浴温：２０℃，電流密度：４Ａ／ｄｍ
2 の条件下で厚み0.１μｍのＣｏめっき層（下地層）を
形成した。
【００４２】ついで、実施例１と同様の方法で、前記Ｃ
ｏめっき層の上に、厚み0.５μｍのＮｉめっき層（中間
層）と厚み0.１μｍのＰｄめっき層（最上層）を順次形
成した。得られたリードフレームにつき、実施例１の方
法と同様にして、各特性を測定した。その結果を表１に
示した。
ｏめっき層の上に、厚み0.５μｍのＮｉめっき層（中間
層）と厚み0.１μｍのＰｄめっき層（最上層）を順次形
成した。得られたリードフレームにつき、実施例１の方
法と同様にして、各特性を測定した。その結果を表１に
示した。
【００４３】比較例１ Ｓｎめっき層を形成することなく、実施例１のリードフ
レーム本体に、直接、実施例１の方法で厚み0.２μｍの
Ｎｉめっき層，厚み0.１μｍのＰｄめっき層を順次形成
してリードフレームとした。このリードフレームにつ
き、実施例１と同様の方法で、各特性を測定した。その
結果を表１に示した。
レーム本体に、直接、実施例１の方法で厚み0.２μｍの
Ｎｉめっき層，厚み0.１μｍのＰｄめっき層を順次形成
してリードフレームとした。このリードフレームにつ
き、実施例１と同様の方法で、各特性を測定した。その
結果を表１に示した。
【００４４】比較例２ 実施例１のリードフレーム本体に、実施例１と同じよう
な方法で、厚み0.５μｍのＳｎめっき層，厚み0.２μｍ
のＮｉめっき層，厚み0.１μｍのＰｄめっき層を順次形
成したのち、全体を、大気中において、温度３００℃で
３０秒間熱処理した。
な方法で、厚み0.５μｍのＳｎめっき層，厚み0.２μｍ
のＮｉめっき層，厚み0.１μｍのＰｄめっき層を順次形
成したのち、全体を、大気中において、温度３００℃で
３０秒間熱処理した。
【００４５】得られたリードフレームにつき、実施例１
と同様の方法で各特性を測定した。その結果を表１に示
した。 比較例３ 実施例２のリードフレーム本体に、実施例２と同じよう
な方法で厚み0.１μｍのＣｕめっき層を形成し、つい
で、実施例１と同じようにして、このＣｕめっき層の上
に、厚み５μｍのＮｉめっき層，厚み0.１μｍのＰｄめ
っき層を順次形成した。
と同様の方法で各特性を測定した。その結果を表１に示
した。 比較例３ 実施例２のリードフレーム本体に、実施例２と同じよう
な方法で厚み0.１μｍのＣｕめっき層を形成し、つい
で、実施例１と同じようにして、このＣｕめっき層の上
に、厚み５μｍのＮｉめっき層，厚み0.１μｍのＰｄめ
っき層を順次形成した。
【００４６】得られたリードフレームにつき、実施例１
と同様にして各特性を測定した。その結果を表１に示し
た。 比較例４ 実施例２のリードフレーム本体に、実施例２と同じよう
な方法で厚み0.１μｍのＣｕめっき層を形成し、つい
で、実施例１と同じようにして、このＣｕめっき層の上
に、厚み0.０３μｍのＮｉめっき層，厚み0.００５μｍ
のＰｄめっき層を順次形成した。
と同様にして各特性を測定した。その結果を表１に示し
た。 比較例４ 実施例２のリードフレーム本体に、実施例２と同じよう
な方法で厚み0.１μｍのＣｕめっき層を形成し、つい
で、実施例１と同じようにして、このＣｕめっき層の上
に、厚み0.０３μｍのＮｉめっき層，厚み0.００５μｍ
のＰｄめっき層を順次形成した。
【００４７】得られたリードフレームにつき、実施例１
と同様にして各特性を測定した。その結果を表１に示し
た。
と同様にして各特性を測定した。その結果を表１に示し
た。
【００４８】
【表１】
【００４９】
【発明の効果】以上の説明で明らかなように、本発明の
リードフレームは、ワイヤボンディング性，半田付け
性，封止樹脂との密着性，耐食性，めっきの密着性がい
ずれも優れており、また、アウターリードの曲げ加工を
行った場合でもクラックは発生しない。
リードフレームは、ワイヤボンディング性，半田付け
性，封止樹脂との密着性，耐食性，めっきの密着性がい
ずれも優れており、また、アウターリードの曲げ加工を
行った場合でもクラックは発生しない。
【００５０】しかも、Ｐｄなどの貴金属から成る最上層
の厚みは、0.２μｍより薄くてもよいので、そのコスト
は低減される。このような優れた効果は、リードフレー
ム本体と中間層との間に下地層を介在させることによ
り、中間層と下地層との共同の働きで耐食性が向上する
とともに、中間層であるＮｉめっき層を薄くすることが
可能になるため、曲げ加工性の向上ももたらされるから
である。そして、中間層と下地層が上記機能を果たすこ
とにより、最上層の貴金属層を薄くすることが可能にな
る。
の厚みは、0.２μｍより薄くてもよいので、そのコスト
は低減される。このような優れた効果は、リードフレー
ム本体と中間層との間に下地層を介在させることによ
り、中間層と下地層との共同の働きで耐食性が向上する
とともに、中間層であるＮｉめっき層を薄くすることが
可能になるため、曲げ加工性の向上ももたらされるから
である。そして、中間層と下地層が上記機能を果たすこ
とにより、最上層の貴金属層を薄くすることが可能にな
る。
【図１】リードフレーム本体の平面図である。
【図２】リードフレーム本体に半導体チップを実装した
状態を示す断面図である。
状態を示す断面図である。
１ パッド部 ２ インナーリード ３ ダイバー部 ４ アウターリード ５ 接着剤 ６ 半導体チップ ７ 電極パッド ８ ワイヤ ９ 封止樹脂
Claims (7)
- 【請求項１】 リードフレーム本体と、前記リードフレ
ーム本体の上に形成されて成る、Ｚｎ，Ｓｎ，Ｐｂ，Ｉ
ｎ，Ｃｏ，Ｃｄの群から選ばれる少なくとも１種の金属
もしくはそれらの合金または前記金属とＣｕとの合金の
厚み０.０１〜０.２μｍの下地層と、前記下地層の上に
形成されて成る、厚み０.０５〜２.０μｍのＮｉの中間
層と、前記中間層の上に形成されて成る、Ｐｄ，Ａｕ，
Ａｇ，Ｐｔの群から選ばれる少なくとも１種の金属また
はそれらの合金の厚み０.０１〜０.２μｍの最上層とを
備えていることを特徴とする半導体チップ実装用リード
フレーム。 - 【請求項２】 リードフレーム本体の全面を、Ｚｎ，Ｓ
ｎ，Ｐｂ，Ｉｎ，Ｃｏ，Ｃｄの群から選ばれる少なくと
も１種の金属もしくはそれらの合金または前記金属とＣ
ｕとの合金で被覆して厚み０.０１〜０.２μｍの下地層
を形成し、ついで、前記下地層の表面をＮｉで被覆して
厚み０.０５〜２.０μｍの中間層を形成し、最後に、前
記中間層の表面を、Ｐｄ，Ａｕ，Ａｇ，Ｐｔの群から選
ばれる少なくとも１種の金属またはそれらの合金で被覆
して厚み０.０１〜０.２μｍの最上層を形成することを
特徴とする半導体チップ実装用リードフレームの製造方
法。 - 【請求項３】 前記各層の被覆形成は電気めっき法で行
われる請求項２の半導体チップ実装用リードフレームの
製造方法。 - 【請求項４】 前記下地層または／および前記最上層
が、合金層である請求項２の半導体チップ実装用リード
フレームの製造方法。 - 【請求項５】 前記合金層が合金めっき法で形成される
請求項４の半導体チップ実装用リードフレームの製造方
法。 - 【請求項６】 前記合金層が、熱拡散処理によって形成
される請求項４の半導体チップ実装用リードフレームの
製造方法。 - 【請求項７】 前記熱拡散処理が、半導体チップの実装
時におけるボンディング過程の熱によって行われる請求
項６の半導体実装用リードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3282608A JP2925815B2 (ja) | 1991-10-29 | 1991-10-29 | 半導体チップ実装用リードフレームとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3282608A JP2925815B2 (ja) | 1991-10-29 | 1991-10-29 | 半導体チップ実装用リードフレームとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05117898A JPH05117898A (ja) | 1993-05-14 |
| JP2925815B2 true JP2925815B2 (ja) | 1999-07-28 |
Family
ID=17654728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3282608A Expired - Fee Related JP2925815B2 (ja) | 1991-10-29 | 1991-10-29 | 半導体チップ実装用リードフレームとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2925815B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4311872C2 (de) * | 1993-04-10 | 1998-07-02 | Heraeus Gmbh W C | Leiterrahmen für integrierte Schaltungen |
| US5650661A (en) * | 1993-12-27 | 1997-07-22 | National Semiconductor Corporation | Protective coating combination for lead frames |
| US6521358B1 (en) | 1997-03-04 | 2003-02-18 | Matsushita Electric Industrial Co., Ltd. | Lead frame for semiconductor device and method of producing same |
| US6593643B1 (en) * | 1999-04-08 | 2003-07-15 | Shinko Electric Industries Co., Ltd. | Semiconductor device lead frame |
| AU2001294526A1 (en) * | 2000-09-20 | 2002-04-02 | Soon Sung Hong | Semiconductor product with a silver and gold alloy |
| JP2006088451A (ja) * | 2004-09-22 | 2006-04-06 | Rikogaku Shinkokai | 耐経年劣化特性に優れたＰｔ基導電性被覆材料 |
| WO2007034921A1 (ja) * | 2005-09-22 | 2007-03-29 | Enplas Corporation | 電気接触子及び電気部品用ソケット |
| US7462926B2 (en) * | 2005-12-01 | 2008-12-09 | Asm Assembly Automation Ltd. | Leadframe comprising tin plating or an intermetallic layer formed therefrom |
| JP2007284762A (ja) * | 2006-04-18 | 2007-11-01 | Sumitomo Metal Mining Co Ltd | スズめっき皮膜の形成方法および半導体装置 |
| JP2012046827A (ja) * | 2011-11-18 | 2012-03-08 | Fujitsu Ltd | めっき皮膜及びその形成方法並びに電子部品 |
-
1991
- 1991-10-29 JP JP3282608A patent/JP2925815B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05117898A (ja) | 1993-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100381302B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| US7148085B2 (en) | Gold spot plated leadframes for semiconductor devices and method of fabrication | |
| CA2118758C (en) | Lead frame for integrated circuits | |
| US6583500B1 (en) | Thin tin preplated semiconductor leadframes | |
| JPH10237691A (ja) | 多層メッキリードフレーム | |
| JP2925815B2 (ja) | 半導体チップ実装用リードフレームとその製造方法 | |
| US20020047186A1 (en) | Semiconductor leadframes comprising silver plating | |
| JPWO2017179447A1 (ja) | リードフレーム材およびその製造方法 | |
| EP1037277B1 (en) | Lead frame and method of fabricating a lead frame | |
| US20050184366A1 (en) | Lead frame and method for manufacturing semiconductor package with the same | |
| US5958607A (en) | Lead frame for semiconductor device | |
| JP2000077593A (ja) | 半導体用リードフレーム | |
| JPH10284667A (ja) | 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法 | |
| JPH11111909A (ja) | 半導体装置用リードフレーム | |
| US20030137032A1 (en) | Pre-finished leadframe for semiconductor devices and method fo fabrication | |
| JP3116332B2 (ja) | はんだダイボンディング用ニッケルめっき銅合金リードフレーム | |
| JPH10313087A (ja) | 電子部品用リード材 | |
| JPH0555429A (ja) | 半導体装置用リードフレーム | |
| JPH09223771A (ja) | 電子部品用リード部材及びその製造方法 | |
| JPH04174546A (ja) | 銅合金製半導体リードフレームの製造方法 | |
| JPH11251503A (ja) | 電子部品およびその製造方法 | |
| JPH08153843A (ja) | 半導体チップ実装用リードフレーム | |
| JP3466498B2 (ja) | 配線基板及びその製造方法 | |
| JPS63304654A (ja) | リ−ドフレ−ム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |