JPH09223771A - 電子部品用リード部材及びその製造方法 - Google Patents

電子部品用リード部材及びその製造方法

Info

Publication number
JPH09223771A
JPH09223771A JP8076412A JP7641296A JPH09223771A JP H09223771 A JPH09223771 A JP H09223771A JP 8076412 A JP8076412 A JP 8076412A JP 7641296 A JP7641296 A JP 7641296A JP H09223771 A JPH09223771 A JP H09223771A
Authority
JP
Japan
Prior art keywords
plating
alloy
layer
lead member
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8076412A
Other languages
English (en)
Inventor
Takafumi Morikawa
貴文 森川
Akira Matsuda
晃 松田
Toshio Tani
俊夫 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Furukawa Precision Engineering Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Furukawa Precision Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Furukawa Precision Engineering Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP8076412A priority Critical patent/JPH09223771A/ja
Publication of JPH09223771A publication Critical patent/JPH09223771A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 劣悪な環境下においても腐食せず良好な半田
付性が得られる電子部品用リード部材、中でも、組立工
程後の半田付けが半田めっきなしで良好に行える半導体
チップ実装用Ｐｄめっきリードフレームを提供する。 【解決手段】 導電性基体上に、Ｎｉ、Ｃｏ、或いはこ
れらの合金を主成分とする下地層と、前記下地層の上に
Ａｕ、Ａｇ、Ｐｔ、Ｒｕ、Ｒｈ、Ｉｎ、Ｓｎ、Ｓｂ、Ｂ
ｉ、Ｐｂ、Ｚｎ、Ｃｄ、又はこれらの合金を主成分とす
る中間層と、前記中間層の上に 0.001〜0.5 μｍ厚さの
Ｐｄ又はＰｄ合金層を主成分とする表面層とを有する電
子部品用リード部材。 【効果】 劣悪な環境下でも腐食し難く半田付性に優れ
る。特にリードフレームの場合は組立工程後の半田付け
が、半田めっきなしで良好になされる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、耐熱性、耐酸化
性、耐食性が良好で、半田付性に優れる電子部品用リー
ド部材、特に、組立工程後の半田付けが、半田めっきな
しで良好に行える半導体チップ実装用Ｐｄめっきリード
フレーム、及びその製造方法に関する。
【０００２】
【従来の技術】ダイオードやトランジスタ等の半導体、
コンデンサー、抵抗、コネクタ等の各種電子部品には、
各々の素子や部品をプリント基板等の外部回路に接続す
る為のリード部が形成されている。このリード部の材料
には、従来より、Cu、 Cu-FeやCu-Sn 等のCu合金、又は
Cu被覆鋼（ＳＰＣＣ）等の導電性基体にAu、Ag、Sn、 S
n-Pb、Ni等をメッキした複合材が用いられている。前記
導電性基体には、例えば、高強度を要する用途にはCu合
金材やCu被覆鋼材が、高導電率を要する用途には純Cu系
材料が用いられている。前記めっき材は、電子部品の製
造工程に応じて選定されることが多い。即ち、製造工程
にエッチング工程が含まれる場合は耐酸性に富むめっき
材が選ばれ、溶接、半田付け、樹脂モールド、熱処理等
の工程が含まれる場合は耐熱性、耐酸化性、耐食性に優
れるメッキ材が用いられる。因みに半導体のSiチップと
リード部材との半田付けは 300℃前後の高温で、樹脂モ
ールドのキュアは 180〜250 ℃に加熱して、いずれも大
気中で行なわれる。
【０００３】又リード部材の中でも、トランジスタやＩ
Ｃ等の電子部品を実装する為のリードフレームは、図１
にその平面図を示すように、半導体チップを搭載するダ
イパッド１の周囲に複数本のインナーリード２が互いに
離隔して配置され、このインナーリード２はダムバー部
３を介してアウターリード４と連結して構成されてい
る。 前記リードフレームは、Ｃｕ合金や４２アロイ
（Fe-42wt%Ni合金）の板条材をプレス又はエッチングし
て加工される。
【０００４】次にリードフレームに半導体チップを実装
する例を図２を参照して説明する。 リードフレームのダイパッド１及びインナーリード２
にボンディング性を高める為Ａｇ等の貴金属を３〜５μ
ｍの厚さにスポットめっきする。ダイパッド１上に半
導体チップ６をＡｇペースト５を介してダイボンディン
グする。この半導体チップ６上の電極パッド７とイン
ナーリード２とを金又はアルミ等のワイヤー８をボンデ
ィングして接続する。前記ボンディング箇所の全体を
エポキシ樹脂９で封止する。アウターリード４に、半
田付性を良くする為に、半田（Sn-10wt%Pb合金）をめっ
きしたのち、ダムバーを切断し、アウターリード４を直
角に曲げ、その先をプリント配線基板に半田付けする。
【０００５】ところで、前記アウターリード４への半田
（Sn−10wt%Pb)めっきは、溶融めっき又は電気めっきに
より行われる為、半導体チップ等の電子部品が加熱雰囲
気やめっき液に晒されて劣化し信頼性が低下するという
問題があった。そこで、リードフレーム全面にＮｉを下
地めっきし、更にその上にＰｄ層を 0.1μｍ以下の厚さ
にめっきしたリードフレームが提案された。このリード
フレームは、Ｐｄは大気中で安定で酸化し難い為、ワイ
ヤーボンディング性や半田付性が良好で、アウターリー
ドへの半田めっきが不要になるばかりでなく、パッド部
やインナーリードへのＡｇのスポットめっきも不要にな
るといった効果が期待された。
【０００６】
【発明が解決しようとする課題】リード部材全般につい
て言えば、前記のAuやAgは電気接続性に優れる。しか
し、AuめっきはAuが高価でめっき厚さを薄くする（0.01
〜１μｍ程度）為ピンホールが多数存在し、この為外気
に曝されると塩化腐食等を起こし易い。又Agめっきは外
気に曝されると硫化する。この為両者とも半田付性に問
題がある。これを防止する為防錆剤を塗布するが、東南
アジア等の電子部品工場が密集する環境が劣悪な地域で
はその効果が十分に得られない。他方、SnやSn−Pbメッ
キは半田付性は良好であるが耐熱性に劣り、Niメッキは
耐熱性は良好だが耐酸化性に劣る。このようなことか
ら、本発明者等は、耐熱性、耐酸化性、耐食性に優れる
電子部品用リード部材について研究を行い、電気接続性
がＡｕやＡｇ等に比べて遜色無く、耐食性等にも優れ、
且つＡｕより廉価なめっき材としてＰｄ又はＰｄ合金を
見出し、更に研究を進めて本発明を完成させるに到っ
た。
【０００７】又リード部材がリードフレームの場合は、
前記のＰｄをめっきしたリードフレームでも、Ｐｄ層の
厚さが 0.1μｍ以下では緻密性に劣り下地のリードフレ
ームが酸化すること、Ｐｄ自身も 300℃以上の加熱で酸
化し始めること、表面が活性となり有機物が吸着し易い
こと等の為、組立工程後の半田付性が低下することが判
った。これを改善する為に、Ｐｄ層の上にＡｕをオング
ストロームオーダーの厚さでフラッシュめっきする方法
が提案された。これにより、組立工程後の半田付性はあ
る程度改善されたが、Ａｕは柔らかい為、リードフレー
ム同士が擦れたり、めっき設備のロールやワイパー等と
接触すると、下地層が局部的に露出して半田付性が低下
すること、更に金が表面に露出しているとガルバニック
腐食が加速して耐食性が劣化することが判明した。又こ
の方法は、めっき厚さの制御や液の管理が困難であっ
た。本発明の目的は、劣悪な環境下においても腐食せず
良好な半田付性が得られる電子部品用リード部材、中で
も、組立工程後の半田付けが半田めっきなしで良好に行
える半導体チップ実装用Ｐｄめっきリードフレーム、及
びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
導電性基体上に、Ｎｉ、Ｃｏ、或いはこれらの合金を主
成分とする下地層と、前記下地層の上にＡｕ、Ａｇ、Ｐ
ｔ、Ｒｕ、Ｒｈ、Ｉｎ、Ｓｎ、Ｓｂ、Ｂｉ、Ｐｂ、Ｚ
ｎ、Ｃｄ、又はこれらの合金を主成分とする中間層と、
前記中間層の上に 0.001〜0.5 μｍ厚さのＰｄ又はＰｄ
合金層を主成分とする表面層とを有することを特徴とす
る電子部品用リード部材である。
【０００９】この発明のリード部材は、表面層に、電気
接続性、耐酸化性、耐熱性に優れたＰｄ又はＰｄ合金層
を薄くめっきし、この薄いＰｄ又はＰｄ合金層に存在す
るピンホールによる耐食性の低下を中間層により防止し
たものである。
【００１０】請求項２記載の発明は、導電性基体上に、
Ａｕ、Ａｇ、Ｐｔ、Ｒｕ、Ｒｈ、Ｉｎ、Ｓｎ、Ｓｂ、Ｂ
ｉ、Ｐｂ、Ｚｎ、Ｃｄ、又はこれらの合金を主成分とす
る中間層と、前記中間層の上に 0.001〜0.5 μｍ厚さの
Ｐｄ又はＰｄ合金層を主成分とする表面層とを有するこ
とを特徴とする電子部品用リード部材である。
【００１１】請求項３記載の発明は、Ｐｄ合金層がＰｄ
を50wt％以上含む合金であることを特徴とする請求項１
又は請求項２記載の電子部品用リード部材である。
【００１２】請求項４記載の発明は、中間層の厚さが
0.001〜2.0 μｍであることを特徴とする請求項１又は
請求項２記載の電子部品用リード部材である。
【００１３】請求項５記載の発明は、電子部品用リード
部材がリードフレームであることを特徴とする請求項１
記載の電子部品用リード部材である。
【００１４】請求項６記載の発明は、リードフレームの
ボンディングエリアと半田付部にＮｉ、Ｃｏ、又はこれ
らの合金を主成分とする下地層と、前記下地層の上にＡ
ｇ、Ａｕ、又はこれらの合金を主成分とする中間層と、
前記中間層の上にＰｄ、又はＰｄ合金を主成分とする表
面層とを有することを特徴とする請求項５記載の電子部
品用リード部材である。
【００１５】請求項７記載の発明は、下地層の厚さが
0.1〜2.0 μｍ、中間層の厚さが0.01μｍ以上、表面層
の厚さが0.01μｍ以上、 0.5μｍ以下であることを特徴
とする請求項５又は請求項６記載の電子部品用リード部
材である。
【００１６】請求項８記載の発明は、導電性基体上に、
直接、又は導電性基体上にＮｉ、Ｃｏ、或いはこれらの
合金を下地層としてめっきしたのち、Ａｕ、Ａｇ、Ｐ
ｔ、Ｒｕ、Ｒｈ、Ｉｎ、Ｓｎ、Ｓｂ、Ｂｉ、Ｐｂ、Ｚ
ｎ、Ｃｄ、又はこれらの合金の少なくとも１種を中間層
としてめっきし、その上にＰｄ又はＰｄ合金を 0.001〜
0.5 μｍの厚さに層状にめっきすることを特徴とする電
子部品用リード部材の製造方法である。
【００１７】請求項９記載の発明は、導電性基体上に、
直接、又は導電性基体上にＮｉ、Ｃｏ、或いはこれらの
合金を下地層としてめっきしたのち、Ａｕ、Ａｇ、Ｐ
ｔ、Ｒｕ、Ｒｈ、Ｉｎ、Ｓｎ、Ｓｂ、Ｂｉ、Ｐｂ、Ｚ
ｎ、Ｃｄ、又はこれらの合金の少なくとも１種を中間層
としてめっきし、その上にＰｄ又はＰｄ合金を 0.001〜
0.5 μｍの厚さに層状にめっきし、このめっきした導電
性基体に 300〜800 ℃での熱処理又は／及び減面加工を
施すことを特徴とする電子部品用リード部材の製造方法
である。
【００１８】
【発明の実施の形態】請求項１記載の発明において、導
電性基体には、銅、ニッケル、鉄、或いはこれらの合
金、又は鋼材やアルミニウム材等に銅又は銅合金を被覆
した複合素材等が適用される。
【００１９】この発明のリード部材の表面層に形成され
るＰｄ又はＰｄ合金層は、電気接続性、耐熱性、耐酸化
性、耐食性に優れ、しかもＡｕに較べて廉価である。前
記Ｐｄ合金にはＰｄ−Ｎｉ系、Ｐｄ−Ｃｏ系、Ｐｄ−Ａ
ｇ系等の合金が適用される。Ｐｄ合金層におけるＰｄ濃
度が50wt％未満ではＰｄの効果が十分に発揮されなくな
る。従って前記Ｐｄ濃度は50wt％以上、特には70wt％以
上が望ましい。Ｐｄ又はＰｄ合金層の厚さを 0.001〜0.
5 μｍに限定した理由は、 0.001μｍ未満ではその効果
が十分に得られず、 0.5μｍを超えて厚くしてもその効
果が飽和して不経済な為である。特に望ましい厚さは
0.005〜0.1 μｍである。
【００２０】リード部材がリードフレームの場合は、Ｐ
ｄ又はＰｄ合金を主成分とする表面層は、半田付性、ボ
ンディング性、耐食性、耐マイグレーション性等の諸特
性を改善する。その厚さが0.01μｍ未満では前記諸特性
が十分に改善されず、 0.5μｍを超えると中間層からＡ
ｕやＡｇが十分な量拡散されなくなり、表面層の酸化や
活性化の抑制が不十分となり、半田付性が低下する。従
って、表面層の厚さは0.01μｍ以上、 0.5μｍ以下が望
ましい。
【００２１】この発明において、中間層は、ピンホール
が存在するような薄いＰｄ又はＰｄ合金層の耐食性の低
下を防止する。中間層の厚さは 0.001μｍ未満ではその
効果が十分に得られず、 2.0μｍを超えてはその効果が
飽和し不経済である。従って中間層は 0.001〜 2.0μｍ
の厚さに限定する。特に望ましい厚さは、Ａｕ、Ｐｔ、
Ｒｕ、Ｒｈ、Ｉｎ等の高価な金属では 0.003〜0.05μ
ｍ、その他のＡｇ、Ｓｎ、Ｓｂ、Ｂｉ、Ｐｂ、Ｚｎ、Ｃ
ｄでは0.01〜1.0 μｍがそれぞれ適当である。中間層
は、Ａｇ、Ｓｎ、Ｓｂ、Ｂｉ、Ｐｂ、Ｚｎ、Ｃｄ等を１
層だけ形成しても、これらを多層に形成しても良い。
【００２２】リード部材がリードフレームの場合は、中
間層は、組立工程時の半田付性の劣化を防止する、
下地層と表面層（Ｐｄ層等）との密着性を向上させる、
Ｐｄ層を緻密化して下地層の劣化を防止する、組立
工程時の熱によりＡｇ又はＡｕがＰｄ層中に拡散して表
面層の酸化を抑制すると共に表面層の活性度を低下させ
て有機物の吸着を抑制する、等の効果を発現する。これ
らの効果を得るには、Ａｇ、Ａｕ、又はこれらの合金を
主成分とする中間層が望ましく、その厚さは0.01μｍ以
上が望ましい。Ａｇ又はＡｕの合金としては、Ａｕ−Ａ
ｇ系、Ａｇ−Ｐｄ系、Ａｇ−Ｉｎ系、Ａｇ−Ｂｉ系、Ａ
ｇ−Ｎｉ系、Ａｕ−Ｐｄ系、Ａｕ−Ｎｉ系、Ａｕ−Ｃｏ
系等の合金が挙げられる。この発明において、Ｐｄ層／
Ａｇ層／Ｐｄ層／Ａｇ層／Ｐｄ層のように、中間層と表
面層を交互に複数積層させても良い。又表面層（Ｐｄ層
等）や中間層（Ａｇ層等）は必要箇所にのみ局部的に形
成すると経済的である。
【００２３】この発明において、導電性基体上に、Ｎ
ｉ、Ｃｏ、或いはこれらの合金を主成分とする下地層を
形成しておくと、導電性基体の成分が拡散して中間層や
Ｐｄ層を汚染するのが防止される。従って比較的高価な
Ｐｄ又はＰｄ合金層の厚さを薄くすることができる。又
基体の腐食も防止される。Ｎｉ、Ｃｏ、或いはこれらの
合金はそれ自体が耐熱性及び耐食性に優れるのでリード
部材の特性を低下させるようなことがない。
【００２４】リード部材がリードフレームの場合は、前
記下地層の厚さが 0.1μｍ未満ではその効果が十分に得
られず、 2.0μｍより厚くなるとアウターリードの曲げ
加工時にクラックが発生することがある。従って下地層
の厚さは 0.1〜2.0 μｍが望ましい。又リードフレーム
本体上に、厚さ0.02〜0.2 μｍ程度のＣｕ又はＮｉをス
トライクめっきしておくと、リードフレーム本体への下
地層の密着性が向上し、又ピンホール等の欠陥が減少す
る。更に下地層又は中間層の上にＰｄをストライクめっ
きしておくと下地層と中間層、或いは中間層と表面層と
の密着性が一層向上し、又ピンホールも減少する。リー
ドフレーム本体には４２アロイやＣｕ合金等が適用でき
る。この発明のリードフレームは、リードフレーム本体
上に下地層（Ｎｉ等）、中間層（Ａｕ等）、表面層（Ｐ
ｄ等）を順次形成することにより容易に製造できる。下
地層、中間層、表面層の形成箇所は、リードフレーム本
体全体でも良いが、金線等をボンディングするボンディ
ングエリアやアウターリード部等の半田付部にだけ形成
しても、全体に形成した場合と同様の効果が得られる。
【００２５】請求項８記載の発明において、下地層、中
間層、表面層（Ｐｄ層等）のめっきには、電気めっき法
が厚さを精密に制御でき、量産性に優れ、経済的で最適
である。
【００２６】請求項９記載の発明で、めっき層形成後に
熱処理を施す理由は、めっき層相互の密着性を高め、Ｐ
ｄ又はＰｄ合金層と中間層との相互拡散により双方を合
金化して耐食性、耐熱性、耐酸化性を向上させ、めっき
層に吸蔵されていためっき添加剤成分や水素を分解又は
放出して耐食性を更に向上させる等の為である。前記熱
処理の温度を 300〜800 ℃に限定した理由は、 300℃未
満では、その効果を発現するのに長時間を要して生産性
に劣り、 800℃を超えては表面層のＰｄ濃度が50wt％未
満に低下してＰｄの効果が十分に発揮されなくなる為で
ある。前記熱処理雰囲気は特に限定しないが、非酸化性
雰囲気が望ましい。めっき層形成後に減面加工を施す理
由は、各めっき層の相互の密着性を高め、又表面を平滑
化して耐食性、耐熱性、半田付性を向上させる為であ
る。
【００２７】
【実施例】本発明を実施例により詳細に説明する。 （実施例１）厚さ 0.3mm、幅30mmの無酸素銅板、又はCu
被覆鋼板上に種々めっき層を形成して電子部品用リード
部材を製造した。めっきは、前処理、各層のめっき、巻
取りを連続的に行うめっき設備を用いて行った。めっき
は、下地層、中間層、表面層を順にめっきした。 （実施例２）実施例１で得られたリード部材の一部につ
いて、熱処理又は／及び減面加工を施した。 （比較例１）中間層をめっきしなかった他は、実施例１
と同じ方法によりリード部材を製造した。
【００２８】メッキ条件は下記に示す。 〔Ｎｉめっき〕 めっき液：NiSO4 240g/l、NiCl2 45g/l、H3BO3 30g/
l。 めっき条件：電流密度 5A/dm2、温度 50℃。 〔Ｃｏめっき〕 めっき液：CoSO4 400g/l、NaCl 20g/l、H3BO3 40g/l。 めっき条件：電流密度 5A/dm2、温度 30℃。 〔Pd-Ni 合金めっき：Pd/Ni(%) 80/20〕 めっき液：Pd(NH3)2Cl2 40g/l、NiSO4 45g/l、NH4OH
90ml/l、(NH4)2SO4 50g/l。 めっき条件：電流密度 1A/dm2、温度 30℃。 〔Ａｇストライク めっき〕 めっき液：AgCN 5g/l、 KCN 60g/l、K2CO3 30g/l。 めっき条件：電流密度 2A/dm2、温度 30 ℃。 〔Ａｇめっき〕 めっき液：AgCN 50g/l、KCN 100g/l 、K2CO3 30g/l。 めっき条件：電流密度 1A/dm2、温度 30℃。 〔Ｐｔめっき〕 めっき液：Pt(NH3)2(NO2)2 10g/l、硝酸アンモニウム 100g/
l、亜硝酸アンモニウム 10g/l、水酸化アンモニウム 55ml/l。 めっき条件：電流密度 1A/dm2、温度 90℃。 〔Ｒｕめっき〕 めっき液：RuNOCl3-5H2O 10g/l 、 NH2SO3H 15g/l。 めっき条件：電流密度 1A/dm2、温度 60℃。 〔Ｉｎめっき〕 めっき液：In(BF4)3 250g/l、H3PO4 15g/l、 NH4BF4
50g/l。 めっき条件：電流密度 5A/dm2、温度 20℃。 〔Ｓｎめっき〕 めっき液：SnSO4 100g/l、H2SO4 50g/l、β-ナフトール 1g
/l、ニカワ 2g/l。 めっき条件：電流密度 2A/dm2、温度 20℃。 〔Ｓｂめっき〕 めっき液：酒石酸アンチモニルカリ 100g/l、酒石酸カリウムナトリウム
25g/l、KOH 15g/l。 めっき条件：電流密度 4A/dm2、温度 20 ℃。 〔Ｂｉめっき〕 めっき液：酸化ヒ゛スマス 40g/l、 アルカノールスルフォン酸 100g/
l。 めっき条件：電流密度 2A/dm2、温度 30℃。 〔Ｐｂめっき〕 めっき液：Pb(BF4)2 150g/l、HBF4 150g/l、ヘ゜フ゜トン
3g/l。 めっき条件：電流密度 5A/dm2、温度 20℃。 〔Sn-Pb 合金めっき〕 めっき液：Sn2+ 50g/l、Pb 10g/l、Free HBF4 100g/l
、ヘ゜フ゜トン 3g/l。 めっき条件：電流密度 5A/dm2、温度 20℃。 〔Ｚｎめっき〕 めっき液：硫酸亜鉛 350g/l、硫酸アンモニウム 30g/l。 めっき条件：電流密度 4A/dm2、温度 40℃。 〔Ｃｄめっき〕 めっき液：硼弗化カト゛ミウム 250g/l、硼弗酸 90g/l。 めっき条件：電流密度 3A/dm2、温度 25℃。 〔Ｐｄめっき〕 めっき液：Pd(NH3)2Cl2 40g/l、NH4OH 90ml/l、(NH4)2
SO4 50g/l。 めっき条件：電流密度 1A/dm2、温度 30℃。
【００２９】得られたリード部材について半田付性を試
験した。試験材には、メッキ上がりのままのもの、硫化
試験後のもの、半導体製造工程に準じる加熱処理を施し
たものの３種を用いた。従来品についても同様の試験を
行った。結果を表１に示す。 半田付性試験法、硫化試験法、加熱処理条件を下
記に示す。 半田付性：メニスコグラフにより、濡れ時間と濡れ荷
重を求めた。使用半田 60Sn-Pb、温度 230℃、浸漬速度
25mm/sec、浸漬深さ 8mm、浸漬時間 10sec、フラック
ス 25%ロジン／IPA、サンプル幅 10mm。 硫化試験：Ｈ2Ｓ３ｐｐｍ、温度４０℃、試験時間８
時間 加熱処理：Ｈ2 雰囲気中 300℃×10分加熱後大気中 2
00℃×８時間。 尚、めっき層の組成分析はオージェ電子分析法により行
った。
【００３０】
【表１】
【００３１】表１より明らかなように、本発明の電子部
品用リード部材 (No.1〜23) は、従来のAu、Ag、Ni、Sn
-Pb 等をめっきしたもの(No.25〜28) に比べ、硫化試験
後や加熱処理後の半田付性が向上した。特にめっき後、
熱処理又は／及び減面加工を施したもの( No.21 〜23)
は半田付性が大幅に向上した。これに対し比較例品のNo
24は中間層を形成しなかった為腐食し易く、硫化試験し
たものは半田付性が低下した。
【００３２】（実施例３）Ｃｕ-0.3wt％Ｃｒ- 0.25wt％
Ｓｎ-0.2wt％Ｚｎ合金条をプレス加工して、図１に示す
リ−ドフレ−ム本体を得た。次にこのリードフレーム本
体に電解脱脂と酸洗処理を施した後、リードフレーム本
体全面に厚さ 0.2μｍのＣｕストライクめっきを施し、
その上にＮｉ下地層を、その上にＡｇ、Ａｕ、又はこれ
らの合金の中間層を、更にその上にＰｄ表面層をそれぞ
れ電気めっきしてリードフレームを製造した。各めっき
層の厚さは種々に変化させた。
【００３３】（従来例１）実施例１で用いたのと同じリ
ードフレーム本体に電解脱脂と酸洗処理を施した後、リ
ードフレーム本体全面にＮｉ下地層を、その上にＰｄ層
をそれぞれ電気めっきしてリードフレームを製造した。
【００３４】（従来例２）実施例１で用いたのと同じリ
ードフレーム本体に電解脱脂と酸洗処理を施した後、リ
ードフレーム本体全面にＮｉ下地層を、その上にＰｄ層
をそれぞれ電気めっきし、更にＰｄ層の上にＡｕ層をフ
ラッシュめっきしてリードフレームを製造した。
【００３５】このようにして得られた各々のリードフレ
ームについて、半田付性、ボンディング性、曲げ加工
性、耐食性、耐マイグレーション性を試験した。結果を
表２と表３に示す。
【００３６】尚、めっき液とめっき条件は次の通りであ
る。 〔Ｃｕストライクめっき〕 めっき液： シアン化第一銅 25g/l、 シアン化ナトリウム 40g/l 、
炭酸ナトリウム 12g/l 。 めっき条件：電流密度 5A/dm2 、温度 45 ℃。 〔Ｎｉめっき〕 めっき液：スルファミン酸ニッケル 500g/l 、塩化ニッケル 30g/l、ほ
う酸 30g/l。 めっき条件：電流密度 10A/dm2、温度 50℃。 〔Ａｇめっき〕 めっき液： シアン化銀 45g/l、 シアン化カリウム 115g/l 、炭酸
カリウム 30g/l。 めっき条件：電流密度 1A/dm2 、温度 室温。 〔Ａｕめっき〕 めっき液： シアン化金カリウム 2g/l 、 クエン酸カリウム 40g/l、 ク
エン酸 40g/l。 めっき条件：電流密度 0.5A/dm2 、温度 50℃。 〔Ａｕ−Ａｇ合金めっき〕 めっき液： シアン化金カリウム 10g/l、 シアン化銀カリウム 25g/l、
シアン化カリウム 50g/l、チタン化合物 1g/l 、 セレン化合物 1g/l
。 めっき条件：電流密度 0.5A/dm2、温度 室温。 〔Ｐｄめっき〕 めっき液：塩化ハ゜ラシ゛ウムアンモニウム 15g/l、塩化アンモニウム 30
g/l 。 めっき条件：電流密度 0.5A/dm2、温度 室温。 〔Ａｕフラッシュめっき〕 めっき液： シアン化金カリウム 2g/l、 クエン酸カリウム 40g/l 、
クエン酸 40g/l 。 めっき条件：電流密度 0.5A/dm2、温度 室温。
【００３７】次に、試験方法を説明する。半田付性は、
めっきしたリードフレームをホットプレート上で 350
℃、１分間加熱後、 230℃の共晶半田融液に３秒間浸漬
してそのときの半田濡れ面積を測定して評価した。フラ
ックスは非活性ロジン系のものを使用した。試験結果は
半田濡れ面積の全面積に対する百分率で示した。ボンデ
ィング(bonding) 性は、ダイパッドに半導体チップを実
装し、 280℃、荷重50ｇの条件で線径25μｍのＡｕ線を
ボンディングし、ボンディング後のＡｕ線にフックを掛
けてプル試験を行って評価した。Ａｕ線部分で破断した
ものを良品、接合部で破断したものを不良品とした。ボ
ンディング性は良品率で示した。曲げ加工性は、アウタ
ーリードを半径 0.3mmで90゜曲げ加工し、その曲げ部の
クラック発生の有無を顕微鏡観察して調べた。判定はク
ラックが全く無かったものを◎、微小クラックが極めて
僅か発生したものを○、クラックが発生したが実用上問
題ない程度のものを△とした。耐食性は、 H2S濃度３pp
m 、温度40℃、湿度90％R.H.の雰囲気中で96時間保持す
る硫化水素試験により調べた。錆が全く発生しなかった
ものを◎、錆が極めて僅か発生したものを○、錆が発生
したが実用上問題ない程度のものを△とした。耐マイグ
レーション(migration) 性は、ＰＰ板上に1.5 mmの間隔
を開けて配置しためっき後の２枚の銅片（10mm×50mm×
0.15mm）にイオン交換水中で５Ｖの電圧を 300秒印加
し、その後1200秒乾燥する試験を６時間行い、その間の
最大リーク電流で評価した。
【００３８】
【表２】
【００３９】
【表３】 ＊Ｐｄ層の上にＡｕを0.005 μｍフラッシュメッキ。
【００４０】表１と表２より明らかなように、本発明例
品（No.1〜21) は、いずれも、半田付性、ボンディング
性、曲げ加工性、耐食性、耐マイグレーション性が実用
上支障のない程度に良好なものであった。但し、No.12
は下地層が薄い為、リードフレーム本体からＣｕがＰｄ
層に拡散し、半田付性、ボンディング性、耐食性が若干
低下した。No.13 は下地層が厚い為、曲げ加工性が若干
劣った。No.9,19 は中間層が薄い為、Ｐｄ層へのＡｇ又
はＡｕの拡散が不十分となり半田付性が幾分低下した。
No.10,20はＰｄ層が薄い為、Ｐｄ層の効果が十分に得ら
れず、半田付性、ボンディング性、耐食性が若干低下し
た。特にNo.10 は中間層のＡｇが表面に多量に拡散して
耐マイグレーション性がやや低下した。No.11,21はＰｄ
層の厚さが 0.5μｍを超えた為、Ｐｄ層表面へのＡｇ又
はＡｕの拡散が十分になされず半田付性が低下した。従
来品のNo.22 はＮｉ下地層の上に直接Ｐｄ層をめっきし
た為、Ｐｄ表面層の酸化や活性化が抑制されず、半田付
性が著しく低下した。又No.23 はNo.22 のＰｄ層の上に
Ａｕをフラッシュめっきしたものであるが、Ａｕが部分
的に剥離し、半田付性の信頼性が低下した。
【００４１】（実施例４）実施例１において、Ｎｉ下地
層を 1.0μｍの厚さめっきしたのち、ボンディングエリ
アと半田付部のみにＡｇを 0.1μｍ、更にその上にＰｄ
を 0.1μｍの厚さめっきした他は、実施例１と同じ方法
によりリードフレームを製造した。得られたリードフレ
ームについて実施例１の場合と同じ試験を行った。その
結果、表１のNo.4と略同じ良好な特性が得られた。
【００４２】
【発明の効果】以上に述べたように、本発明の電子部品
用リード部材は、劣悪な環境下でも腐食し難く半田付性
に優れ、且つAuめっきした従来材に較べて安価である。
特にリード部品がリードフレームの場合は、Ｎｉ等の下
地層と、前記下地層の上にＡｇ等の中間層と、前記中間
層の上にＰｄ等の表面層とを有するものなので、Ｐｄ等
の表面層にＡｇ等が拡散してＰｄ表面層の酸化や活性化
が抑制され、組立工程後の半田付けが、半田めっきなし
で良好になされ、電子部品の劣化が防止される。又通常
のめっき法、或いは通常のめっき法と通常の熱処理法や
減面加工法により容易に製造できる。依って工業上顕著
な効果を奏する。
【図面の簡単な説明】
【図１】リードフレーム本体の平面図。
【図２】リードフレーム本体に半導体チップを実装した
状態を示す側断面図。
【符号の説明】
１ パッド部 ２ インナーリード ３ ダムバー ４ アウターリード ５ Ａｇペースト ６ 半導体チップ ７ 電極パッド ８ ボンディングワイヤー ９ 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷 俊夫 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 導電性基体上に、Ｎｉ、Ｃｏ、或いはこ
    れらの合金を主成分とする下地層と、前記下地層の上に
    Ａｕ、Ａｇ、Ｐｔ、Ｒｕ、Ｒｈ、Ｉｎ、Ｓｎ、Ｓｂ、Ｂ
    ｉ、Ｐｂ、Ｚｎ、Ｃｄ、又はこれらの合金を主成分とす
    る中間層と、前記中間層の上に 0.001〜0.5 μｍ厚さの
    Ｐｄ又はＰｄ合金層を主成分とする表面層とを有するこ
    とを特徴とする電子部品用リード部材。
  2. 【請求項２】 導電性基体上に、Ａｕ、Ａｇ、Ｐｔ、Ｒ
    ｕ、Ｒｈ、Ｉｎ、Ｓｎ、Ｓｂ、Ｂｉ、Ｐｂ、Ｚｎ、Ｃ
    ｄ、又はこれらの合金を主成分とする中間層と、前記中
    間層の上に 0.001〜0.5 μｍ厚さのＰｄ又はＰｄ合金層
    を主成分とする表面層とを有することを特徴とする電子
    部品用リード部材。
  3. 【請求項３】 Ｐｄ合金層がＰｄを50wt％以上含む合金
    であることを特徴とする請求項１又は請求項２記載の電
    子部品用リード部材。
  4. 【請求項４】 中間層の厚さが 0.001〜2.0 μｍである
    ことを特徴とする請求項１又は請求項２記載の電子部品
    用リード部材。
  5. 【請求項５】 電子部品用リード部材がリードフレーム
    であることを特徴とする請求項１記載の電子部品用リー
    ド部材。
  6. 【請求項６】 リードフレームのボンディングエリアと
    半田付部にＮｉ、Ｃｏ、又はこれらの合金を主成分とす
    る下地層と、前記下地層の上にＡｇ、Ａｕ、又はこれら
    の合金を主成分とする中間層と、前記中間層の上にＰ
    ｄ、又はＰｄ合金を主成分とする表面層とを有すること
    を特徴とする請求項５記載の電子部品用リード部材。
  7. 【請求項７】 下地層の厚さが 0.1〜2.0 μｍ、中間層
    の厚さが0.01μｍ以上、表面層の厚さが0.01μｍ以上、
    0.5μｍ以下であることを特徴とする請求項５又は請求
    項６記載の電子部品用リード部材。
  8. 【請求項８】 導電性基体上に、直接、又は導電性基体
    上にＮｉ、Ｃｏ、或いはこれらの合金を下地層としてめ
    っきしたのち、Ａｕ、Ａｇ、Ｐｔ、Ｒｕ、Ｒｈ、Ｉｎ、
    Ｓｎ、Ｓｂ、Ｂｉ、Ｐｂ、Ｚｎ、Ｃｄ、又はこれらの合
    金の少なくとも１種を中間層としてめっきし、その上に
    Ｐｄ又はＰｄ合金を 0.001〜0.5 μｍの厚さに層状にめ
    っきすることを特徴とする電子部品用リード部材の製造
    方法。
  9. 【請求項９】 導電性基体上に、直接、又は導電性基体
    上にＮｉ、Ｃｏ、或いはこれらの合金を下地層としてめ
    っきしたのち、Ａｕ、Ａｇ、Ｐｔ、Ｒｕ、Ｒｈ、Ｉｎ、
    Ｓｎ、Ｓｂ、Ｂｉ、Ｐｂ、Ｚｎ、Ｃｄ、又はこれらの合
    金の少なくとも１種を中間層としてめっきし、その上に
    Ｐｄ又はＰｄ合金を 0.001〜0.5 μｍの厚さに層状にめ
    っきし、このめっきした導電性基体に 300〜800 ℃での
    熱処理又は／及び減面加工を施すことを特徴とする電子
    部品用リード部材の製造方法。
JP8076412A 1995-12-15 1996-03-29 電子部品用リード部材及びその製造方法 Pending JPH09223771A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8076412A JPH09223771A (ja) 1995-12-15 1996-03-29 電子部品用リード部材及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32713195 1995-12-15
JP7-327131 1995-12-15
JP8076412A JPH09223771A (ja) 1995-12-15 1996-03-29 電子部品用リード部材及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09223771A true JPH09223771A (ja) 1997-08-26

Family

ID=26417558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8076412A Pending JPH09223771A (ja) 1995-12-15 1996-03-29 電子部品用リード部材及びその製造方法

Country Status (1)

Country Link
JP (1) JPH09223771A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002017396A1 (en) * 2000-08-23 2002-02-28 Acqutek Semiconductor & Technology Co., Ltd. Substrate for manufacturing a semiconductor device with three element alloy
JP2009141180A (ja) * 2007-12-07 2009-06-25 Sumitomo Metal Mining Co Ltd 半導体装置製造用基板とその製造方法
JP2011146741A (ja) * 2008-12-26 2011-07-28 Furukawa Electric Co Ltd:The 光半導体装置用リードフレーム、その製造方法および光半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002017396A1 (en) * 2000-08-23 2002-02-28 Acqutek Semiconductor & Technology Co., Ltd. Substrate for manufacturing a semiconductor device with three element alloy
EP1184904A2 (en) * 2000-08-23 2002-03-06 Acqutek Semiconductor & Technology Co. Ltd. Substrate for manufacturing a semiconductor device with three element alloy
KR100379128B1 (ko) * 2000-08-23 2003-04-08 주식회사 아큐텍반도체기술 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질
EP1184904A3 (en) * 2000-08-23 2006-05-17 Acqutek Semiconductor & Technology Co. Ltd. Substrate for manufacturing a semiconductor device with three element alloy
JP2009141180A (ja) * 2007-12-07 2009-06-25 Sumitomo Metal Mining Co Ltd 半導体装置製造用基板とその製造方法
JP2011146741A (ja) * 2008-12-26 2011-07-28 Furukawa Electric Co Ltd:The 光半導体装置用リードフレーム、その製造方法および光半導体装置

Similar Documents

Publication Publication Date Title
JP3417395B2 (ja) 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
KR100381302B1 (ko) 반도체 장치 및 그 제조방법
US4529667A (en) Silver-coated electric composite materials
US5454929A (en) Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
US5360991A (en) Integrated circuit devices with solderable lead frame
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
CA2118758C (en) Lead frame for integrated circuits
JPH11350188A (ja) 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
JPH0978287A (ja) 電気接点用材料又は電気接点部品
WO2017179447A1 (ja) リードフレーム材およびその製造方法
JPH09330629A (ja) 電気接点材料、及びその製造方法、及び前記電気接点材料を用いた操作スイッチ
JP2925815B2 (ja) 半導体チップ実装用リードフレームとその製造方法
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
JPH07326701A (ja) 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路
JPH09223771A (ja) 電子部品用リード部材及びその製造方法
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
JPH048883B2 (ja)
JPH1084065A (ja) 電子部品用導電材料
JP3767169B2 (ja) はんだコーティング材の製造方法
JPH08153843A (ja) 半導体チップ実装用リードフレーム
JPH0373962B2 (ja)
JPS6153434B2 (ja)
JP2899549B2 (ja) ２層メッキのリード線とリードフレーム
JPH09291375A (ja) 鉄基材に被膜を備えた物品
GB2138025A (en) Silver-coated electric materials and a method for their production

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040720