KR100379128B1 - 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질 - Google Patents

삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질 Download PDF

Info

Publication number
KR100379128B1
KR100379128B1 KR10-2000-0048799A KR20000048799A KR100379128B1 KR 100379128 B1 KR100379128 B1 KR 100379128B1 KR 20000048799 A KR20000048799 A KR 20000048799A KR 100379128 B1 KR100379128 B1 KR 100379128B1
Authority
KR
South Korea
Prior art keywords
silver
gold
substrate
layer
nickel
Prior art date
Application number
KR10-2000-0048799A
Other languages
English (en)
Other versions
KR20010088882A (ko
Inventor
홍순성
이지용
박병준
Original Assignee
주식회사 아큐텍반도체기술
권혁원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아큐텍반도체기술, 권혁원 filed Critical 주식회사 아큐텍반도체기술
Priority to KR10-2000-0048799A priority Critical patent/KR100379128B1/ko
Priority to JP2001238432A priority patent/JP2002173796A/ja
Priority to CNB011242108A priority patent/CN1245756C/zh
Priority to EP01870177A priority patent/EP1184904A3/en
Priority to AU2001278818A priority patent/AU2001278818A1/en
Priority to PCT/KR2001/001400 priority patent/WO2002017396A1/en
Priority to TW090120590A priority patent/TW529126B/zh
Priority to US09/934,793 priority patent/US6424046B1/en
Publication of KR20010088882A publication Critical patent/KR20010088882A/ko
Application granted granted Critical
Publication of KR100379128B1 publication Critical patent/KR100379128B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/927—Electromigration resistant metallization

Abstract

본 발명은 삼원합금을 이용한 환경친화적 반도체장치 제조용 기질에 관한 것으로서, 패터닝된 구리계 및 니켈 합금계 기질과; 적어도 상기 패터닝된 구리계 및 니켈 합금계기판의 리드부 상부면에 10~300μin의 두께로 형성된 니켈층을 포함하는 제1층; 및 상기 니켈층과 상부면에 3~50μin의 두께로 형성된 금/은/셀리늄을 포함하는 삼원합금층을 갖는 최종층으로 이루어지는 것을 특징으로 한다. 본 발명의 반도체 장치 제조용 기질은 종래와 같이 주석/납을 사용하지 낳고 결착시킨 것으로서, 높은 인장성과 환경친화성을 가지고, 전자공학 및 관련 부품산업 분야에서 구조 결합부로서 사용될 수 있도록 하였다.

Description

삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질{SUBSTRATE FOR MANNFACTURING THE ENVIRONMENTALLY FAVORABLE SEMICONDUCTOR DEVICE USING THREE ELEMENT ALLOY}
본 발명은 삼원합금을 이용한 환경친화적 반도체장치 제조용 기질에 관한 것으로서, 특히, 본 발명은 구리 또는 구리합금 (이하 '구리계'라 한다.) 및 니켈 또는 니켈 합금의 표면상에 하부로부터 순차적으로 니켈층, 금/은/셀리늄을 포함하는 삼원합금층을 적층하여 반도체 제조용 기판 표면의 부식을 방지하고, 와이어 본딩시 결합력 증가 및 몰딩화합물과의 접착성을 개선하도록 한 반도체 제조용 기질에 관한 것이다.
일반적으로, 반도체장치 제조용 기질 일예로, 리드프레임은, 반도체 칩과, 인쇄회로 기판과 같은 전기, 전자장치를 전기적으로 연결하여 주는 매개수단으로 활용된다. 이와 같은 반도체장치 제조용 기질의 재질은 통상적으로 구리 또는 구리합금 및 니켈 또는 니켈 합금으로서 표면의 산화를 방지하고 각종 전기, 전자 장치와의 용접성을 개선하기 위하여 반도체장치 제조용 기질의 표면에 다양한 도금층을 형성하여 사용하였다.
또 종래, 이러한 목적을 구현하기 위한 방법으로 구리계 기질의 표면상에 주석/납 합금을 도금하여 사용하였으나, 납의 환경 비친화적 물질로서 규제됨에 따라 이를 대체하기 위한 기법의 필요성이 극력 대두되었다.
따라서, 본 발명은 상술한 문제점을 감안하여 이루어진 것으로서, 반도체 장치의 조립공정 전에 반도체장치 제조용 기판에 금/은/셀리늄과 같은 삼원합금을 도금함으로써, 추후 반도체 조립공정 후에 진행될 주석/납 합금도금을 배제하는 등의 환경친화적 반도체 제조용 기질을 제공함에 있다.
본 발명의 다른 목적 및 효과는 이하의 상세한 설명으로부터 명확하게 될 것이다.
도1은 본 발명에 따른 삼원합금층이 적용된 기판의 일예를 도시한 단면도,
이와 같은 목적을 달성하기 위하여 본 발명에 의한 삼원합금을 이용한 환경친화적 반도체장치 제조용 기질은,
패터닝(Patterning)된 구리계 기판과;
상기 패터닝된 구리계 기판의 리드부 상부면에 10~300μin의 두께로 형성된 니켈층을 포함하는 제1층; 및
상기 제1층의 상부면에 3~50μin의 두께로 형성된 금/은/셀리늄 삼원합금층을 포함하는 제2층을 포함하는 것을 특징으로 한다.
본 발명의 삼원합금층은 은 50-95중량%, 금 4-49중량% 및 그레인 원소로서 금속조직을 보다 치밀하게 할 수 있는 원소, 1중량% 이하로 이루어진다. 그레인 원소로는 셀라늄, 인티모니, 비스무스, 니켈, 코발트, 인듐을 포함하는데 가장 바람직하게는 셀리늄이다. 이 그레인 원소는 은과 금의 합금 조직이 보다 치밀한 구조를 갖도록 한다.
본 발명에서, 니켈층은 구리의 확산을 방지함과 더불어, 제조된 반도체 칩 패키지를 인쇄회로기판 등에 실장시 용접성을 개선한다. 또, 최상위층의 삼원합금층은 하위층의 열에 의한 확산을 방지하고, 최상층의 산화를 방지하는 역할과 실리콘 칩과의 와이어 본딩시 금 와이어와의 결합력을 증가시키는 효과가 있다.
또한, 반도체 패키징후 각종 전기, 전자장치등의 실장시 납/주석 합금도금 없이 바로 실장할수 있는 특징이 있다. 또한, 기존에 발표된바와 같이 은은 흡습성 때문에 몰딩시 몰딩 결합력을 저하시키는 문제점을 상존하고 있으나 본 발명은 이를 개선하는 특징이 있다.
본 발명의 반도체 장치 제조용 기질은 전자부품, 인쇄회로기판, 볼그리드 어레이 기판 및 리드프레임등의 제조에 사용될 수 있다.
실시예
하기의 실시예는 본 발명을 예시하는 것으로, 본 발명을 한정하는 것은 아니다. 또한, 본 실시예는 가장 바람직한 그레인 원소인 셀리늄을 사용한 금/은/셀리늄의 삼원합금층을 최종층으로 사용하였다.
(1) 시료제작
먼저, 패터닝된 구리계 기판을 탈지산세하여 마련한다.
다음에, 구리계 기판의 상부면에 하부로부터 다양한 도금, 일예로 니켈층, 금/은/셀리늄 합금도금을 순차적으로 전기도금하여 시료를 제작한다. 여기서, 각 단계별 수세는 종래 기법과 동일하여 생략한다.
(2) 금 와이어 본딩 실험
시료를 와이어본딩 장비를 이용하여 와이어 본딩을 한후, 본딩 풀 테스터(Bonding Pull Tester)를 이용하여 금 와이어 본딩 실험을 한다.
(3) 용접성 실험
시료를 175℃에서 7시간30분 동안 열처리한 후, 온도95℃ 상대습도 95%의 조건하에서 8시간동안 강제노화시킨다. 그런다음, MIL-STD-883D방법에 따라 용접성 실험을 실시한다.
(4) 몰딩화합물과의 접착성 실험
시료를 몰딩온도170℃에서 90초 동안 몰딩한후, 175℃에서 6시간동안 열처리한후 에폭시 몰딩화합물과 반도체 장치 제조용 기판과의 접착성 실험을 MRT(Moisture Resistance Test)에 의해 실시한 후 SAT(Scanning Acoustic Tomograph) 검사한다.
단, MRT 에서 온도 주기는 55℃/125℃에서 5주기를 하였으며, 125℃에서 24시간 열처리후에 SAT검사를 실시한다.
실시예 1 및 비교예 1. 본딩 인장강도
본 발명에 따른 최종층을 도금한 도금층 및 도금두께에 따른 시료의 표면분석 및 와이어본딩의 결합성을 시험하여 하기 표 1에 나타냈으며, 비교예로서 최종층으로 은 단독, 금 단독 및 금과 은 합금을 사용한 경우의 표면 분석 및 와이어 본딩 결합성을 하기 표 2에 나타내었다. 표 2에서 시편 13-18은 은 단독, 시편 19-24는 금 단독 그리고 시편 25-30은 금과 은의 합금을 사용한 경우이다.
상기표에서 알수 있는 바와같이 와이어본딩 결합성을 실험한 결과 은/금/셀리늄 합금을 형성한 후의 결합성이 최종층을 금이나 은으로 도금하였을 때보다 더 높은 인장력을 나타냄을 알 수 있다. 최종층으로 은을 도금하여 와이어본딩을 할 경우 은의 두께가 5~15μin 인 경우 최종층인 은이 산화되어 본딩이 되지 않으며, 은/금 합금도금만으로도 본딩이 되나 은/금/셀리늄 합금도금층을 형성한 후 본딩의 인장강도를 비교해보면 본 발명의 합금층이 더 좋은 인장력을 나타냄을 알 수 있다. EDS 분석에서 셀리늄이 나타나지 않는 것은 함량이 미세하기 때문이다.
실시예 2 및 비교예 2. 납땜성 검사
시편의 조건을 실시예 1과 같이 하여 도금층 및 도금 두께에 따른 시편의 강제노화후 표면 분석 및 용접성을 시험하여 본 발명에 따른 시편에 대한 결과를 표 3에, 기타 시편에 대한 결과를 표 4에 나타내었다. 셀리늄의 함량은 역시 미량이므로 EDS분석에서는 나타나지 않았다.
상기 표에서 알 수 있는 바와같이, 종래 기술에서 언급된 바와 같이 니켈층의 상부면에 직접 금이나 은이 도금 형성된 시편 13~24은 강제 노화후 금이나 은층의 표면을 EDS표면 분석한 결과, 구리와 니켈이 선택적으로 금이나 은층의 상부면에 다량 검출됨이 확인 되었고, 그에 따라 덮힘정도(%)에 따른 용접성 검사결과 모두 불량한 것으로 판정되었다. 또한, 시편 25~30은 은/금 합금도금을 하여 납땜성 실험을 한 결과이다. 표 3의 실험결과에서 알 수 있는 바와같이 은/금/셀리늄 합금층을 최상층으로서 형성하여 실험한 결과에서는 최상층을 미세하고 치밀하게 조직을 형성하여 월등히 좋은 결과를 얻음을 알 수 있다. 통상적으로, 용접성 검사의 합격판정여부는 95%이상이어야 한다.
결과적으로, EDS표면분석과 용접성 검사에서 확인된 바와 같이, 금이나 은층의 표면에 확산된 구리와 니켈은 용접성을 극도로 저하시킴을 알 수 있다. 또한, 금과 은의 합금도 니켈의 확산이 발결되었으며 용접성도 기대에 미치지 못함을 알 수 있다.
본 발명의 실시예인 시편1~12에 있어서 니켈의 도금두께 30~70μin와 금/은/셀리늄 합금도금의 두께 5~15μin에서 EDS표면분석결과 구리 또는 니켈이 전혀 검출되지 않아 그에 따른 용접성 검사 결과 99~100%의 매우 만족스러운 용접성을 나타내는 것으로 확인 되었다.
실시예 3 및 비교예 3. 몰딩 화합물과의 결합력
시편의 조건을 실시예 1과 같이하여 몰딩 화합물과의 결합력을 시험하였다. 본 발명에 따른 실시예 3의 결과를 표 5에, 비교예의 결과를 표 6에 나타내었다. 본 비교예 3에서는 금과 은의 합금층은 사용하지 않았다.
상기 표 5 및 6에서 알 수 있는 바와같이, 니켈층상부면에 본 발명의 금/은/셀리늄 합금도금층을 형성한 시편1~12와 니켈상부면에 금도금층을 형성한 비교예 시편19~24은 몰딩화합물과의 결합력에서 아주 만족할 만한 결과를 얻었으나, 니켈상부면에 은도금층을 형성한 시편 13~18는 몰딩화합물과의 결합력에 문제가 있어 불합격되었다. 여기서, 합격 또는 불합격 판정 기준은 에폭시 몰딩 화합물과 반도체장치 제조용 기판과의 들뜸 현상이 있으면 불합격으로 했다.
앞에서 설명한 바와 같이 본 발명에 의한 에 의하면, 본 발명의 삼원합금 복합물층은 종래와 같이 주석/납을 사용하지 낳고 결착시킨 것으로서, 높은 인장성과 환경친화성을 가지고, 전자공학 및 관련부품 산업분야에서 구조 결합부로서 사용될 수 있다는 매우 뛰어난 효과가 있는 것이다.

Claims (4)

  1. 패터닝된 구리계 및 니켈 합금계 기판과;
    적어도 상기 패터닝된 구리계 및 니켈 합금계기판의 리드부 상부면에 10~300μin의 두께로 형성된 니켈층을 포함하는 제1층; 및
    상기 니켈층과 상부면에 3~50μin의 두께로 형성된 금/은/셀리늄, 금/은/안티모니, 금/은/비스무스, 금/은/니켈, 금/은/코발트, 또는 금/은/인듐으로 이루어진 그룹으로부터 선택되는 삼원합금층을 포함하는 최종층으로 이루어진 것을 특징으로 하는 반도체장치 제조용 기질.
  2. 삭제
  3. 제1항에 있어서,
    상기 금/은/셀리늄으로 이루어진 삼원합금층은 은 50-95중량%, 금 4-49중량% 및 셀리늄 1중량% 이하를 함유하는 것을 특징으로 하는 반도체장치 제조용 기질.
  4. 전자부품, 인쇄회로기판, 볼 그리드 어레이 기판 및 리드프레임 제조시에 사용되는 제 1 항 또는 제 3 항의 반도체장치 제조용 기질.
KR10-2000-0048799A 2000-08-23 2000-08-23 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질 KR100379128B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR10-2000-0048799A KR100379128B1 (ko) 2000-08-23 2000-08-23 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질
JP2001238432A JP2002173796A (ja) 2000-08-23 2001-08-06 ３元合金を利用した環境親和的な半導体装置の製造用基質
CNB011242108A CN1245756C (zh) 2000-08-23 2001-08-15 用三元素合金制作半导体器件的衬底
EP01870177A EP1184904A3 (en) 2000-08-23 2001-08-16 Substrate for manufacturing a semiconductor device with three element alloy
AU2001278818A AU2001278818A1 (en) 2000-08-23 2001-08-17 Substrate for manufacturing a semiconductor device with three element alloy
PCT/KR2001/001400 WO2002017396A1 (en) 2000-08-23 2001-08-17 Substrate for manufacturing a semiconductor device with three element alloy
TW090120590A TW529126B (en) 2000-08-23 2001-08-21 Substrate for manufacturing a semiconductor device with three element alloy
US09/934,793 US6424046B1 (en) 2000-08-23 2001-08-22 Substrate for manufacturing a semiconductor device with three element alloy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0048799A KR100379128B1 (ko) 2000-08-23 2000-08-23 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질

Publications (2)

Publication Number Publication Date
KR20010088882A KR20010088882A (ko) 2001-09-29
KR100379128B1 true KR100379128B1 (ko) 2003-04-08

Family

ID=19684599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0048799A KR100379128B1 (ko) 2000-08-23 2000-08-23 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질

Country Status (8)

Country Link
US (1) US6424046B1 (ko)
EP (1) EP1184904A3 (ko)
JP (1) JP2002173796A (ko)
KR (1) KR100379128B1 (ko)
CN (1) CN1245756C (ko)
AU (1) AU2001278818A1 (ko)
TW (1) TW529126B (ko)
WO (1) WO2002017396A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10103294C1 (de) * 2001-01-25 2002-10-31 Siemens Ag Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter
KR100422271B1 (ko) * 2001-05-02 2004-03-10 이규한 마이크로 비지에이 방식 반도체 패키지의 빔 리드
TW200414453A (en) * 2002-03-26 2004-08-01 Sumitomo Electric Wintec Inc Bonding wire and IC device using the bonding wire
US7021346B2 (en) * 2004-01-26 2006-04-04 Ao Yu Chang Bamboo mat board and method for producing the same
JP4640802B2 (ja) 2005-07-07 2011-03-02 日東電工株式会社 回路付サスペンション基板
CN100468845C (zh) * 2005-08-12 2009-03-11 鸿富锦精密工业（深圳）有限公司 集电板及其制作方法
JP4615427B2 (ja) 2005-12-01 2011-01-19 日東電工株式会社 配線回路基板
JP4865453B2 (ja) 2006-08-30 2012-02-01 日東電工株式会社 配線回路基板およびその製造方法
JP2008282995A (ja) 2007-05-10 2008-11-20 Nitto Denko Corp 配線回路基板
CN102312120A (zh) * 2011-09-01 2012-01-11 王一平 耐电迁移银铟合金键合丝及其制备方法
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
WO2017003782A1 (en) 2015-06-30 2017-01-05 Hutchinson Technology Incorporated Disk drive head suspension structures having improved gold-dielectric joint reliability

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223771A (ja) * 1995-12-15 1997-08-26 Furukawa Seimitsu Kinzoku Kogyo Kk 電子部品用リード部材及びその製造方法
JPH1027873A (ja) * 1996-07-11 1998-01-27 Nippon Koujiyundo Kagaku Kk 半導体装置用リードフレーム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1508634A (fr) * 1966-01-21 1968-01-05 Engelhard Ind Dorure électrolytique
GB1461474A (en) * 1974-07-03 1977-01-13 Fulmer Res Inst Ltd Electrical connectors and a method of preparing stable electro platings
JPS5716193A (en) * 1980-05-23 1982-01-27 Furukawa Electric Co Ltd:The Silver coating material for electronic parts
EP0250146A1 (en) 1986-06-16 1987-12-23 Texas Instruments Incorporated Palladium plated lead frame for integrated circuit
JPH06184789A (ja) * 1992-12-22 1994-07-05 Asahi Glass Co Ltd 耐酸化性金属部材、メッキ液、及び回路装置
JPH09275182A (ja) * 1996-04-02 1997-10-21 Seiichi Serizawa 半導体装置用リ−ドフレ−ム
JPH118341A (ja) * 1997-06-18 1999-01-12 Mitsui High Tec Inc 半導体装置用リードフレーム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223771A (ja) * 1995-12-15 1997-08-26 Furukawa Seimitsu Kinzoku Kogyo Kk 電子部品用リード部材及びその製造方法
JPH1027873A (ja) * 1996-07-11 1998-01-27 Nippon Koujiyundo Kagaku Kk 半導体装置用リードフレーム

Also Published As

Publication number Publication date
CN1339822A (zh) 2002-03-13
AU2001278818A1 (en) 2002-03-04
EP1184904A3 (en) 2006-05-17
US20020074662A1 (en) 2002-06-20
JP2002173796A (ja) 2002-06-21
WO2002017396A1 (en) 2002-02-28
CN1245756C (zh) 2006-03-15
US6424046B1 (en) 2002-07-23
KR20010088882A (ko) 2001-09-29
TW529126B (en) 2003-04-21
EP1184904A2 (en) 2002-03-06

Similar Documents

Publication Publication Date Title
US5675177A (en) Ultra-thin noble metal coatings for electronic packaging
US7285845B2 (en) Lead frame for semiconductor package
US5360991A (en) Integrated circuit devices with solderable lead frame
KR100379128B1 (ko) 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질
US6452258B1 (en) Ultra-thin composite surface finish for electronic packaging
US5958607A (en) Lead frame for semiconductor device
US20060237824A1 (en) Lead frame for semiconductor package and method of manufacturing the same
JPH034030Y2 (ko)
JPS6349382B2 (ko)
EP0384586A2 (en) High reliability plastic package for integrated circuits
JP2000077593A (ja) 半導体用リードフレーム
KR100725026B1 (ko) 반도체장치용 리드프레임
KR100673951B1 (ko) 반도체 팩키지용 리드 프레임
KR100691337B1 (ko) 국부 도금을 이용한 반도체 장치 제조용 리드 프레임
JPH10242203A (ja) 回路基板及びその製造方法
JPH11251503A (ja) 電子部品およびその製造方法
KR100494532B1 (ko) 다층 도금한 리드프레임 및 이의 제조방법
JPS60236252A (ja) 半導体用ボンデイング細線
Suhaimi et al. Correlation between Surface Texturing on Pre-Plated Leadframe and Delamination Phenomenon in Automotive Packaging
KR100691338B1 (ko) 반도체장치 제조용 리드프레임
JP2622768B2 (ja) 接着シート
KR20000021220A (ko) 용접성이 양호한 반도체장치 제조용 리드프레임
KR0138263B1 (ko) 금 도금된 전자부품 팩키지의 제조방법
KR960011161B1 (ko) 반도체 장치
JPH11220084A (ja) リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
A302 Request for accelerated examination
G15R Request for early opening
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee