JPH11220084A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH11220084A
JPH11220084A JP10032414A JP3241498A JPH11220084A JP H11220084 A JPH11220084 A JP H11220084A JP 10032414 A JP10032414 A JP 10032414A JP 3241498 A JP3241498 A JP 3241498A JP H11220084 A JPH11220084 A JP H11220084A
Authority
JP
Japan
Prior art keywords
lead frame
alloy
lead
plating
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10032414A
Other languages
English (en)
Other versions
JP3481448B2 (ja
Inventor
Shoji Shiga
章二 志賀
Masaaki Kurihara
正明 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP03241498A priority Critical patent/JP3481448B2/ja
Publication of JPH11220084A publication Critical patent/JPH11220084A/ja
Application granted granted Critical
Publication of JP3481448B2 publication Critical patent/JP3481448B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 高温高湿環境下での半導体実装形態における
ポップコーン欠陥の発生を抑え得るリードフレームの提
供。 【解決手段】 リードフレームにおいて、タブ部が、Ｚ
ｎを３ｗｔ％以上４０ｗｔ％以下の範囲内で含有するＣ
ｕ−Ｚｎ系合金からなり、少なくとも前記タブ部の裏面
の一部を除く予め定められた領域がＰｄ又はＰｄ合金で
被覆されているものとした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば半導体等の
装置を搭載し、外部回路用の端子部を形成して前記装置
を樹脂封止するためのリードフレームに関するものであ
る。
【０００２】
【従来の技術】通常、半導体装置の多くは、電子機器へ
の実装のためのパッケージ形態の一つとして、リードフ
レームに搭載された状態でワイヤーボンディング等によ
る内部配線を施されてから樹脂で封止される。
【０００３】一般的なリードフレームは、主に、半導体
装置が載置されるタブ部と、その周囲に配置されたリー
ド部とから構成されている。リード部は、先端部（タブ
部側）がワイヤーボンディングで半導体装置に電気結線
されたインナーリードとその反対側で、樹脂封止後に封
止体の外方に延出して外部端子となるアウターリードか
らなる。各リードは、タイバーによって互いに且つフレ
ーム本体に連結されている。
【０００４】このようなリードフレームは、Ｃｕ合金や
ＦｅＮｉ合金板から、打ち抜きプレスあるいはエッチン
グによりタブ部とリード部とが一体的に成形された状態
で得られる場合が多い。また、タブ部のみを別に成形し
た後に、リード部が成形されているフレーム本体に組み
合わされて構成されることもある。例えば、熱的及び電
気的特性から放熱板をタブとして兼用させる複合リード
フレームやマルチフレーム型ＬＯＣ（リード・オン・チ
ップ）リードフレーム等が挙げられる。
【０００５】さらに、リードフレームは、通常タブ部と
インナーリード部分にスポットＡｇメッキしてからパッ
ケージング工程に供される。この場合、樹脂封止の後に
アウターリード部分に半田メッキが施される。近年、Ｎ
ｉを下地メッキしてからその表面にＰｄ又はＰｄ合金を
メッキしたり、更に薄いＡｕメッキを追加する方法が実
用化されている。
【０００６】また、基材として抜き打ち時の破断性が良
好なＣｕ−Ｚｎ合金からなるリードフレーム全面にＰｄ
又はＰｄ合金をメッキして応力腐食割れを防ぐというも
のも考えられている。
【０００７】このようなＰｄ又はＰｄ合金を全面にメッ
キしたリードフレームでは、従来のスポットＡｇメッキ
に比べてメッキ工程が平易でしかも猛毒のシアンを必要
としない。さらに、Ａｇメッキの場合の1/10〜1/30とい
う薄いメッキでもその接続性等の機能を十分に発揮する
だけでなく、樹脂封止後のアウターリード部分の半田メ
ッキ工程が省けるため、コストと共にリードタイム短縮
の効果が大きい。
【０００８】リードフレームのＰｄ又はＰｄ合金メッキ
は、以上の理由に加えて、Ａｇマイグレーションによる
短絡障害を皆無化できるため、半導体装置の品質・信頼
性とコストの両面から実用的価値が高い。
【０００９】
【発明が解決しようとする課題】しかしながら、全面を
Ｐｄ又はＰｄ合金でメッキされたリードフレームに搭載
・封止された半導体装置が実装された電子機器において
は、特に近年のパッケージの小型・薄肉化に伴って過酷
な温湿度サイクルや高温高湿環境に晒す加速試験での劣
化障害の発生が増加する傾向にある。
【００１０】Ｐｄ又はＰｄ合金メッキリードフレームで
助長される欠陥の典型的なものは、リフロー半田実装を
模した加湿−熱衝撃試験において見られる、所謂ポップ
コーン現象である。これは、樹脂封止体内において、リ
ードフレームと樹脂との界面に樹脂に浸透した水分が溜
り、高温環境下で蒸発膨張して空隙を形成し、場合によ
ってパッケージの破壊を来すものである。
【００１１】この現象は、特に、比較的面積の広いタブ
部裏面で最も生じやすい。そこで、タブ部裏面に凹凸を
設けたり、タブ部中央を打ち抜き欠損させて面積を減少
させたり、また特殊なカプリング剤で表面処理を施した
り、特殊なメッキ処理を施すなど、様々な方法が試みら
れているが、いずれも特殊な工程を更に付加するもので
あってコスト的に望ましくないばかりでなく、効果が一
様ではないため実用化には及ばない。
【００１２】本発明は、上記問題点に鑑み、Ｐｄ又はＰ
ｄ合金でメッキされるものでありながら、樹脂封止後の
ポップコーン現象による欠陥の発生を低減し得るリード
フレームの提供を目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明に係るリードフレームでは、
半導体装置を搭載するためのタブ部と、その周囲に配置
され、タブ部上の半導体装置に一端側で電気結線される
リード部とを備えたリードフレームにおいて、前記タブ
部が、Ｚｎを３ｗｔ％以上４０ｗｔ％以下の範囲内で含
有するＣｕ−Ｚｎ系合金からなり、少なくとも前記タブ
部の裏面の一部を除く予め定められた領域がＰｄ又はＰ
ｄ合金で被覆されているものである。
【００１４】また、請求項２に記載の発明に係るリード
フレームでは、請求項１に記載のリードフレームにおい
て、前記リード部は、前記タブ部と異なる組成の金属材
からなるものである。
【００１５】
【発明の実施の形態】本発明によるリードフレームは、
Ｐｄ又はＰｄ合金で被覆されてなるものであるが、以降
に一例を示す実測結果から、Ｐｄ又はＰｄ合金被覆のリ
ードフレームにおいて所謂ポップコーン欠陥の発生が助
長されるのは、封止樹脂とリードフレームとの密着性の
低減に起因することが明らかとなったことから、最もポ
ップコーン欠陥が発生し易いタブ部の裏面の少なくとも
一部領域へのＰｄ又はＰｄ合金メッキを施さない構成と
したものである。
【００１６】ここで、Ｐｄ被覆による密着性への影響と
して、リード材の封止用樹脂に対する剪断強度を測定し
た結果を示す。一般的に、半導体装置のパッケージング
工程における樹脂封止は２００℃〜３５０℃の高温度環
境下で行われる。この際、Ｐｄは酸化しないがＣｕ系合
金等の卑金属は酸化されて酸化膜が形成される。
【００１７】そこで、上記高温度範囲条件下において、
ＣｕＺｎ系合金（２０ｗｔ％Ｚｎ，２ｗｔ％Ｓｎ含有の
Ｃｕ）製リード材，同ＣｕＺｎ系合金にＰｄメッキを施
したリード材、Ｃｕ系合金Ｃ１９４（２．４ｗｔ％Ｆ
ｅ，０．１２％ｗｔＺｎ，０．０７ｗｔ％Ｐ含有Ｃｕ）
製リード材、の各試料に一般的な封止用樹脂であるエポ
キシ樹脂でモールドを施し、それぞれのリード試料につ
いて、その表面と樹脂との界面密着性を剪断強度として
測定した。
【００１８】代表的な測定例として、前記各種リード材
について、予め、それぞれ３００℃で最長２０分まで酸
化処理を行ったものを樹脂封止した後、この樹脂に対す
る剪断強度を測定した結果を図４に酸化処理時間（横
軸：分，縦軸；剪断強度Ｎ／mm2）に沿って経時的に示
した。
【００１９】この図４の結果から明らかなように、Ｃｕ
Ｚｎ系合金製リード材（図中黒菱形）では、処理時間２
０分のものまで高い剪断強度を保っている。これに比べ
てＣｕＺｎ系合金にＰｄメッキを施したもの（図中黒四
角形）では、一定の剪断強度を保ってはいるが低い値に
止まっている。また、Ｃｕ系合金製リード材（図中白三
角形）では、最高値がＣｕＺｎ系合金製のものに及ばな
いだけでなく、最高値の際の処理時間を超えると急激に
剪断強度が低下している。
【００２０】以上の結果から、ＣｕＺｎ合金表面が封止
樹脂とその界面において高い密着力を保持することがわ
かる。一方、Ｐｄ被覆表面は、一定でありながらも弱い
密着力であり、これはＰｄ表面に酸化が生じないために
界面における化学的結合に必要な酸素元素の不足が原因
であると考えられる。またＣｕ系合金Ｃ１９４はＣｕの
持つ典型的現象として酸化膜の過剰成長と共に脆弱化し
て密着力を急激に低下せしめる。
【００２１】従って、本発明におけるリードフレーム
は、表面積が大きくて最も密着性の影響を受け、ポップ
コーン欠陥を生じやすいタブ部について、少なくとも裏
面一部領域をＰｄ又はＰｄ合金非被覆とするものである
ため、この非被覆領域ではＣｕＺｎ系合金が持つ封止樹
脂に対する高い密着性が現れることとなり、タブ部にお
けるポップコーン現象の発生は抑えられる。
【００２２】なお、本発明のリードフレームは、特にタ
ブ部がＣｕＺｎ系合金からなるものであるが、合金のＺ
ｎ含有率を特定の範囲に限定したものである。この範囲
は、以下に示す封止樹脂との密着性へのＺｎ量の影響の
測定結果に基づくものである。
【００２３】即ち、本発明者らは、Ｚｎ含有量の異なる
各種ＣｕＺｎ系合金（Ｚｎ以外は図４の測定に用いたも
のと同様の組成）製のリード材について、それぞれ予め
３００℃で５分の酸化処理を行った後にエポキシ樹脂封
止し、この樹脂に対する剪断強度を測定した。結果は図
５（横軸：Ｚｎ含有率ｗｔ％，縦軸；剪断強度Ｎ／m
m2）に示した。
【００２４】図５から明らかなように、Ｚｎ含有率が３
ｗｔ％未満のＣｕＺｎ系合金製のものについては、実用
的に十分な密着力は得られなかった。これは、Ｚｎ含有
率が低くＣｎリッチであるほどＣｎの典型的特性が顕著
となり、酸化膜の過剰成長に伴う脆弱化が生じるためで
ある。
【００２５】他方、Ｚｎ含有率が４０ｗｔ％を超えるＣ
ｕＺｎ系合金では、加工性、耐腐食性等に劣り、リード
フレームの材質としても実用的ではない。以上のことか
ら、本発明のリードフレームにおいては、特にタブ部は
Ｚｎ含有率が１０ｗｔ％以上、４０ｗｔ％以下の範囲内
にあるＣｕＺｎ系合金からなるものとした。
【００２６】なお、本発明に用いられるＣｕＺｎ系合金
とは、ＣｕとＺｎの２成分に限定されるものではなく、
Ａｌ，Ｎｉ，Ｓｎ，Ｓｉ，Ｃｏ，Ｆｅ，Ｐ，Ｐｂ，Ａ
ｓ，Ｂｉ，Ａｇ，Ｃａ，Ｍｇ，Ｓｒ，Ｉｎ，Ｔｉ，Ｃ
ｒ，Ｍｎ，Ｚｒ，Ｃｄ，レアアース元素のうち１種又は
２種以上を含有するものも含まれる。
【００２７】また、Ｐｄ合金としては、例えば、Ｐｄ−
Ｎｉ，Ｐｄ−Ａｇ，Ｐｄ−Ｃｏ，Ｐｄ−Ｎｉ−Ｃｏ，Ｐ
ｄ−Ａｕ等が挙げられる。Ｐｄ合金は、メッキ等の手法
でリードフレームに被覆されるが、通常、下地にＮｉ，
Ｃｏ又はＮｉ−Ｃｏ，Ｎｉ−Ｐ，Ｎｉ−Ｆｅ等の合金被
膜を０．３〜３μｍの厚さに施しておくと、被膜の均一
性が改善され、Ｐｄの厚さ０．０２〜０．１μｍ程度で
実用的な特性が満足でき、好ましい。また、従来同様に
ＡｕまたはＡｕ系合金、他のＰｄ系合金等の貴金属被覆
層をさらに追加しても良い。
【００２８】また、本発明のリードフレームにおけるＰ
ｄ又はＰｄ合金の非被覆領域は、タブ部裏面に限定され
るものではなく、半導体装置のパッケージング工程や要
求条件によって、タブ部全面、あるいはリードフレーム
裏面全面、インナーリード先端部を除く樹脂封止領域全
体など、適宜選択すれば良い。
【００２９】特に、タブ部を別工程で成形し、後にフレ
ーム本体に組み合わせてなるリードフレームにおいて
は、リード部を含むフレーム本体全面をＰｄ又はＰｄ合
金で被覆してから、非被覆のＣｕＺｎ系合金製のタブ部
を複合するとい簡便な工程で非被覆領域が得られる。
【００３０】このように、タブ部と別工程で成形される
リード部を含むフレーム本体は、請求項２に記載したよ
うに、タブ部とは異なる組成の金属材から成形できる。
特にリード部にとって必要な機械的強度や加工性、また
導電性等の電気・熱的特性、メッキ性等、要求される特
性に応じて望ましい金属材を広く選択できる。
【００３１】このような金属材として、例えば、Ｃｕ，
Ｃｕ−Ｓｎ，Ｃｕ−Ｃｒ，Ｃｕ−Ｚｒ，Ｃｕ−Ｚｒ，Ｃ
ｕ−Ｆｅ，Ｃｕ−Ｍｇ，Ｃｕ−Ｆｅ−Ｐ，Ｃｕ−Ｎｉ−
Ｓｉ，Ｃｕ−Ｃｒ−Ｓｎ，Ｃｕ−Ｓｎ−Ｎｉ−Ｐ等のＣ
ｕ系合金や、Ｆｅ４２Ｎｉ合金、コバール等の鉄系合金
が挙げられる。
【００３２】タブ部をフレーム本体と別工程で成形する
ものとしては、例えば、パワートランジスタやＭＰＵの
如き高出力ＬＳＩ搭載用のリードフレームがある。これ
は、タブ部を厚くし、放熱板として、又はグランド回路
としても機能させるものである。この場合、全面あるい
は必要領域にＰｄメッキを施した薄いフレーム本体に、
ＣｕＺｎ系合金で厚く成形したタブ部を溶接、接着、カ
シメ等の方法で組み合わせて複合リードフレームとすれ
ば良い。
【００３３】また、ＤＲＡＭ等のメモリー搭載用のマル
チフレーム型ＬＯＣリードフレームでは、フレーム本体
をＦｅＮｉやＣｕ系合金で成形し、全面あるいは必要領
域にＰｄメッキを施し、ＣｕＺｎ系合金で成形したタブ
部と溶接一体化すれば良い。
【００３４】本発明によるリードフレームは、ＤＩＰ
（デュアル・インライン・パッケージ），ＳＯＰ（スモ
ール・アウトライン・パッケージ），ＳＯＪ（スモール
・アウトライン・Ｊリーデット・パッケージ），ＱＦＰ
（クワッド・フラット・パッケージ），ＰＬＣＣ（プラ
スチック・リーデット・チップ・キャリア）等のいずれ
の実装形態にも適応できる。
【００３５】さらに近年ではＣＳＰやＢＧＡ（ボール・
グリッド・アレイ）等の新しいパッケージの一部にリー
ドフレームを転用した実装が実用化されている。例え
ば、メモリーの小型ＣＳＰの一種として、ＬＯＣリード
フレームを応用したＳＯＮ（スモール・アウトライン・
ノンリーデット・パッケージ）タイプが実用化されてい
るが、本発明によるリードフレームはこれらの実装形態
にも適用できる。
【００３６】
【実施例】以下に、本発明の実施例によるリードフレー
ムを各種製造し、これらに対する加湿−熱衝撃試験を、
従来タイプのリードフレームを対照例として行った結果
を示す。
【００３７】（実施例１）本発明の第１の実施例とし
て、全裏面側をＰｄ非被覆領域としたリードフレームを
製造した。まず、厚み０．１５ｍｍ、幅２４ｍｍのＣｎ
Ｚｎ合金条（１６ｗｔ％Ｚｎ，１．２ｗｔ％Ｓｎ，０．
０１ｗｔ％Ｐ含有）の片面のみを市販液クリーナー＃１
６０（メルテックス社製）を用いてアノード及びカソー
ド処理（双方とも各２．５Ａ／ｄｍ2，１０秒）によっ
て電解脱脂、次に１０秒間のＨ2ＳＯ4５０ｇ／Ｌによる
硫酸酸洗を行った後、Ｎｉの下地メッキを施し、その上
にＰｄメッキ、さらにＡｕメッキを施した。
【００３８】Ｎｉメッキは、処理液ホウ酸３０ｇ・スル
ファミン酸Ｎｉ５００ｇ／Ｌ、ｐＨ４．０を用いて電流
密度１５Ａ／ｄｍ2で５０℃、１０秒間、Ｐｄメッキは
市販Ｐｄメッキ浴（日本高純度化学社製）ｐＨ７．５を
用いて電流密度２Ａ／ｄｍ2で６０℃、６秒間、Ａｕメ
ッキは、市販Ａｕメッキ浴（日本高純度化学社製）ｐＨ
６．２を用いて電流密度０．１Ａ／ｄｍ2で５０℃、５
秒間、をそれぞれ各処理液面上に前記片面を当てて表面
張力の作用で前記合金条を走行させることによって片面
にメッキ被覆層を順次形成した。
【００３９】以上の工程によって、片面側にＮｉメッキ
層０．５μｍ、Ｐｄメッキ層０．０５μｍ、Ａｕメッキ
層０．００３μｍが積層された片面Ｐｄメッキ合金条が
得られた。
【００４０】この合金条を前記Ｐｄメッキ層が表面側
（ワイヤボンディング側）となるように、通常のスタン
ピング工程で打ち抜き成形により４４ピンのＳＯＪタイ
プリードフレームを得、これを半導体実装形態とした。
【００４１】即ち、図１に示すように、タブ部２および
インナーリード３，アウターリード４を含むリードフレ
ーム全上面がＰｄメッキ層（Ｎｉメッキ層及びＡｕメッ
キ層を含む）６で被覆されており、全裏面側が非被覆領
域となっている。このＰｄメッキ層６で被覆されている
タブ部２上に、半導体装置１をエポキシ系接着剤で接着
（２３０℃、約３分）搭載し、同様にＰｄメッキ層６で
上面が被覆されているインナーリード３と半導体装置１
の電極（不図示）とをＡｕワイヤ５で接続（２４０℃、
約１分）した後、エポキシ樹脂７でアウターリード４以
外を封止（１７５℃、約２分で金型内樹脂注入、１７５
℃、６時間キュア）した。
【００４２】以上の工程によって得られた本第１実施例
による封止体８について、リフロー半田実装工程を想定
して、加湿−熱衝撃試験を行った。ここでは、対照例と
して、本実施例と同じＣｕＺｎ合金をスタンピング工程
で同じリードフレーム型に成形した後、表裏全面にＮｉ
−Ｐｄメッキを施したものを用いた封止体（対照１−
１）と、Ｃ１９４合金を基材として同様のリードフレー
ム型に成形した後、Ａｇをタブ部およびインナーリード
先端部に３．５μｍスポットメッキしたものを用いた封
止体（対照１−２）との、２つの従来タイプについても
試験を行った。
【００４３】処理条件は、加湿処理：８５％ＲＨ，８５
℃，４８時間、加熱処理：２３０℃共晶半田浴デップ５
秒間、とし、処理後に各封止体内のクラック、剥離等の
欠陥の有無をＳＡＭ（Scanning Acoustic Micrograph）
で観察した。その結果は、表１に示すように、２つの対
照１−１，１−２にはいずれもリードフレーム表面と樹
脂との界面で剥離が見られたが、本実施例による封止体
８内には欠陥は見られなかった。
【００４４】
【表１】
【００４５】（実施例２）次に、本発明の第２の実施例
として、全タブ部をＰｄ非被覆領域とする複合型リード
フレームを製造した。まず、厚み０．１２５ｍｍ、幅３
６ｍｍのＣｎ合金条（０．３ｗｔ％Ｃｒ，０．２５ｗｔ
％Ｓｎ，０．２ｗｔ％Ｚｎ含有）をまずプレス打ち抜き
で１６０ピンのＱＦＰリードフレームタイプのタブ部な
しのフレーム本体を成形した。
【００４６】このフレーム本体について、表裏両面を、
第１実施例と同様の工程で市販液クリーナー＃１６０
（メルテックス社製）を用いてアノード及びカソード処
理（双方とも各２．５Ａ／ｄｍ2，１０秒）によって電
解脱脂、次に１０秒間のＨ2ＳＯ4５０ｇ／Ｌによる硫酸
酸洗を行った後、Ｎｉの下地メッキを施し、その上にＰ
ｄメッキを施した。
【００４７】Ｎｉメッキは、処理液ホウ酸３０ｇ・スル
ファミン酸Ｎｉ５００ｇ／Ｌ、ｐＨ４．０を用いて電流
密度１５Ａ／ｄｍ2で５０℃、１０秒間、Ｐｄメッキは
市販Ｐｄメッキ浴（日本高純度化学社製）ｐＨ７．５を
用いて電流密度２Ａ／ｄｍ2で６０℃、６秒間処理液中
に走行させることによってＮｉメッキ層０．５μｍ、Ｐ
ｄメッキ層０．０５μｍを順次積層形成した。ここでは
Ａｕメッキは省いた。
【００４８】次に、フレーム本体とは異なる組成をもつ
厚み０．５ｍｍのＣｕＺｎ合金板（２５ｗｔ％Ｚｎ，
０．３ｗｔ％Ａｌ含有）から打ち抜き成形した１２ｍｍ
×１２ｍｍ正方形のタブ部をフレーム本体に組み合わせ
てＱＦＰリードフレームを得、これを半導体実装形態と
した。
【００４９】即ち、図２に示すように、前記全面Ｐｄ非
被覆のタブ部１２を、両面接着テープを用いて、表裏両
面がＰｄメッキ層（Ｎｉメッキ層を含む）で被覆された
インナーリード１３の先端裏面に接着して複合リードフ
レームを構成した。
【００５０】このタブ部２上に、ＭＰＵ装置１１をエポ
キシ系接着剤で接着（２３０℃、約３分）搭載し、Ｐｄ
メッキ層１６で被覆されているインナーリード１３上面
とＭＰＵ装置１１の電極（不図示）とをＡｕワイヤ１５
で接続（２４０℃、約３分）した後、エポキシ樹脂１７
でアウターリード１４以外を封止（１７５℃、約２分で
金型内樹脂注入、１７５℃、６時間キュア）した。
【００５１】以上の工程よって得られた本第２実施例に
よる封止体１８について、第１実施例と同様の処理条
件、加湿処理：８５％ＲＨ，８５℃，４８時間、加熱処
理：２３０℃共晶半田浴デップ５秒間で、加湿−熱衝撃
試験を行い、ＳＡＭで封止体内部を観察した。ここで
は、対照例として、本第２実施例と同じフレーム本体だ
けでなく、タブ部の両面もＰｄメッキ層（Ｎｉ下地メッ
キ層を含む）で被覆し、両者を組み合わせて得たＱＦＰ
リードフレームを用いた封止体（対照２−１）と、同フ
レーム本体に０．１５ｗｔ％Ｚｎ含有Ｃｕ合金製のタブ
部を組み合わせて得たリードフレームを用いた封止体
（対照２−２）との、２つの従来タイプについても試験
を行った。
【００５２】結果は、前記表１に示す通り、２つの対照
２−１，２−２にはいずれもリードフレーム表面と樹脂
との界面で剥離が見られたが、本第２実施例による封止
体１８内には欠陥は見られなかった。
【００５３】（実施例３）次に、本発明の第３の実施例
として、タブ部裏面のみをＰｄ非被覆領域としたリード
フレームを製造した。まず、厚み０．１５ｍｍ、幅２４
ｍｍのＣｎＺｎ合金条（２２ｗｔ％Ｚｎ，０．２ｗｔ％
Ｆｅ含有）から通常のスタンピング工程で打ち抜き成形
により４４ピンのＳＯＪリードフレーム型を得た。
【００５４】この表裏全面を第１実施例と同様の市販液
クリーナー＃１６０（メルテックス社製）を用いてアノ
ード及びカソード処理（双方とも各２．５Ａ／ｄｍ2，
１０秒）によって電解脱脂、次に１０秒間のＨ2ＳＯ4５
０ｇ／Ｌによる硫酸酸洗を行った後、Ｎｉの下地メッキ
（ホウ酸３０ｇ・スルファミン酸Ｎｉ５００ｇ／Ｌ、ｐ
Ｈ４．０の浴を用いて電流密度１５Ａ／ｄｍ2で５０
℃、１０秒間）を施し、その上にＰｄメッキ（市販Ｐｄ
メッキ浴ｐＨ７．５を用いて電流密度２Ａ／ｄｍ2で６
０℃、６秒間）を施した。
【００５５】以上の工程によって、全面にＮｉメッキ層
０．５μｍ、Ｐｄメッキ層０．０５μｍを積層した後、
タブ部裏面のみをＰｄ非被覆領域としたＳＯＪリードフ
レームを半導体実装形態とした。
【００５６】即ち、タブ部２２の裏面に対してのみスポ
ットメッキと同じラインで逆電解すべく１Ｎ−ＨＣｌを
噴射するメッキ治具を押し当て、Ｐｄメッキ層を溶解除
去した。これによって、図３に示すように、タブ部２２
の裏面のみを除く他の領域、タブ部２２表面およびイン
ナーリード２３，アウターリード２４の表裏全面にＰｄ
メッキ層（Ｎｉ下地メッキ層を含む）２６が被覆された
ＳＯＪリードフレームが得られた。
【００５７】このＰｄメッキ層２６が残っているタブ部
２２上に、半導体装置２１をエポキシ系接着剤で接着
（２３０℃、約３分）搭載し、同様にＰｄメッキ層２６
で上面が被覆されているインナーリード２３と半導体装
置２１の電極（不図示）とをＡｕワイヤ２５で接続（２
４０℃、約１分）した後、エポキシ樹脂２７でアウター
リード２４以外を封止（１７５℃、約２分で金型内樹脂
注入、１７５℃、６時間キュア）した。
【００５８】以上の工程によって得られた本第３実施例
による封止体２８について、リフロー半田実装工程を想
定して、第１実施例と同様の加湿−熱衝撃試験を行い、
封止体２８内をＳＡＭで観察した。その結果は表１にも
示すように、欠陥は生じていなかった。
【００５９】以上の結果から明らかなように、本第１〜
第３実施例によるリードフレームでは、ＣｕＺｎ系合金
製のタブ部の少なくとも裏面部分をＰｄ非被覆領域とす
ることによって、従来タブ部のリードフレーム表面と封
止樹脂との界面で見られたポップコーン現象の発生が抑
えられる。
【００６０】
【発明の効果】以上説明した通り、本発明のリードフレ
ームによれば、Ｃｕ系合金のなかで最も安価で抜き打ち
破断性が良好なＣｕＺｎ系合金のもつ封止樹脂との高い
密着性をタブ部で発揮することができ、従来のＰｄ被覆
リードフレームに見られたポップコーン欠陥の発生が抑
えられ、信頼性の優れた電子機器を経済的に製造するこ
とができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるリードフレームを
用いた半導体実装形態を示す概略断面図である。
【図２】本発明の第２の実施例によるリードフレームを
用いた半導体実装形態を示す概略断面図である。
【図３】本発明の第３の実施例によるリードフレームを
用いた半導体実装形態を示す概略断面図である。
【図４】各種合金における封止樹脂に対する密着力を示
す線図（横軸：酸化処理時間（分），縦軸：剪断強度
（Ｎ／ｍｍ2））である。
【図５】ＣｎＺｎ合金の封止樹脂に対する密着力へのＺ
ｎ含有量の影響を示す線図（横軸：Ｚｎ含有率（ｗｔ
％），縦軸：剪断強度（Ｎ／ｍｍ2））である。
【符号の説明】
１，２１：半導体装置 ２１：ＭＰＵ装置 ２，１２，２２：タブ部 ３，１３，２３：インナーリード ４，１４，２４：アウターリード ５，１５，２５：Ａｕワイヤ ６，１６，２６：Ｐｄメッキ層 ７，１７，２７：（封止用）エポキシ樹脂 ８，１８，２８：封止体

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置を搭載するためのタブ部と、
    その周囲に配置され、タブ部上の半導体装置に一端側で
    電気結線されるリード部とを備えたリードフレームにお
    いて、 前記タブ部が、Ｚｎを３ｗｔ％以上４０ｗｔ％以下の範
    囲内で含有するＣｕ−Ｚｎ系合金からなり、 少なくとも前記タブ部の裏面の一部を除く予め定められ
    た領域がＰｄ又はＰｄ合金で被覆されていることを特徴
    とするリードフレーム。
  2. 【請求項２】 前記リード部は、前記タブ部と異なる組
    成の金属材からなることを特徴とするリードフレーム。
JP03241498A 1998-01-30 1998-01-30 リードフレーム Expired - Fee Related JP3481448B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03241498A JP3481448B2 (ja) 1998-01-30 1998-01-30 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03241498A JP3481448B2 (ja) 1998-01-30 1998-01-30 リードフレーム

Publications (2)

Publication Number Publication Date
JPH11220084A true JPH11220084A (ja) 1999-08-10
JP3481448B2 JP3481448B2 (ja) 2003-12-22

Family

ID=12358302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03241498A Expired - Fee Related JP3481448B2 (ja) 1998-01-30 1998-01-30 リードフレーム

Country Status (1)

Country Link
JP (1) JP3481448B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100380650C (zh) * 2000-02-18 2008-04-09 株式会社日立制作所 半导体集成电路器件及其制造方法
JP2014146827A (ja) * 2014-03-27 2014-08-14 Dainippon Printing Co Ltd 回路部材の表面積層構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100380650C (zh) * 2000-02-18 2008-04-09 株式会社日立制作所 半导体集成电路器件及其制造方法
JP2014146827A (ja) * 2014-03-27 2014-08-14 Dainippon Printing Co Ltd 回路部材の表面積層構造

Also Published As

Publication number Publication date
JP3481448B2 (ja) 2003-12-22

Similar Documents

Publication Publication Date Title
US6518508B2 (en) Ag-pre-plated lead frame for semiconductor package
KR100381302B1 (ko) 반도체 장치 및 그 제조방법
US7245006B2 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
US6583500B1 (en) Thin tin preplated semiconductor leadframes
JP2002100718A (ja) 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
US20040183165A1 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
US20100038255A1 (en) Sn-b plating solution and plating method using it
US7250671B2 (en) Lead frame and method for manufacturing semiconductor package with the same
US6521358B1 (en) Lead frame for semiconductor device and method of producing same
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
US5958607A (en) Lead frame for semiconductor device
JPS6349382B2 (ja)
JPH07326701A (ja) 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路
US7268021B2 (en) Lead frame and method of manufacturing the same
JPH11121673A (ja) リードフレーム
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
JP3481448B2 (ja) リードフレーム
JPH05117898A (ja) 半導体チツプ実装用リードフレームとその製造方法
JP2570911B2 (ja) 半導体パッケージ及びそれに用いるリードフレーム
JPH11251503A (ja) 電子部品およびその製造方法
JPH10284666A (ja) 電子部品機器
JPH08204081A (ja) 半導体装置用リードフレーム及び半導体装置とその製造法
KR100691338B1 (ko) 반도체장치 제조용 리드프레임
JPH09223771A (ja) 電子部品用リード部材及びその製造方法
JPS63304654A (ja) リ−ドフレ−ム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees