JPH10284666A - 電子部品機器 - Google Patents
電子部品機器Info
- Publication number
- JPH10284666A JPH10284666A JP9081777A JP8177797A JPH10284666A JP H10284666 A JPH10284666 A JP H10284666A JP 9081777 A JP9081777 A JP 9081777A JP 8177797 A JP8177797 A JP 8177797A JP H10284666 A JPH10284666 A JP H10284666A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- solder
- electronic component
- oxide film
- component device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の小型・高密度化で不可避なリー
ドピンの狭ピッチ化を実現できる電子部品機器を低コス
トで提供する。 【解決手段】 半導体装置がリード基材１を用いて実装
された電子部品機器において、前記リード基材１を構成
するアウターリード７の少なくとも回路基板に半田付け
する表面部分にＰｄが被覆され、前記アウターリード７
の少なくとも側面に酸化皮膜が１００Å以上の厚さに形
成されている。 【効果】 リード基材１を構成するアウターリード７の
少なくとも半田付けする表面部分にＰｄが形成されてい
るので半田付け性に優れ、前記アウターリード７の少な
くとも側面に酸化皮膜が形成されているのでリードピン
間隔が狭い場合も半田ブリッジが生じ難く、また高価な
Ｐｄは部分的に被覆するので低コストである。
ドピンの狭ピッチ化を実現できる電子部品機器を低コス
トで提供する。 【解決手段】 半導体装置がリード基材１を用いて実装
された電子部品機器において、前記リード基材１を構成
するアウターリード７の少なくとも回路基板に半田付け
する表面部分にＰｄが被覆され、前記アウターリード７
の少なくとも側面に酸化皮膜が１００Å以上の厚さに形
成されている。 【効果】 リード基材１を構成するアウターリード７の
少なくとも半田付けする表面部分にＰｄが形成されてい
るので半田付け性に優れ、前記アウターリード７の少な
くとも側面に酸化皮膜が形成されているのでリードピン
間隔が狭い場合も半田ブリッジが生じ難く、また高価な
Ｐｄは部分的に被覆するので低コストである。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣ、ＬＳＩなど
の半導体素子、センサー、コンデンサー、抵抗などの素
子をリードフレームなどのリード基材を用いて実装し
た、リードピン、特にアウターリードの回路基板に半田
付けする部分の幅狭化に対応可能な電子部品機器に関す
る。
の半導体素子、センサー、コンデンサー、抵抗などの素
子をリードフレームなどのリード基材を用いて実装し
た、リードピン、特にアウターリードの回路基板に半田
付けする部分の幅狭化に対応可能な電子部品機器に関す
る。
【０００２】
【従来の技術】電子部品機器の代表である半導体装置を
例に以下に説明する。ＩＣ、ＬＳＩなどの半導体装置
は、ＤＩＰから面実装型のＳＯＰ、ＳＯＪ、ＱＦＰ、Ｐ
ＬＣＣに至るまで、その多くがリードフレームなどのリ
ード基材を用いて実装される。リードフレームはＦｅＮ
ｉ合金またはＣｕ合金からなり、プレス打抜き法または
エッチング法により成形される。プレス成形されたＣｕ
合金リードフレームは電気特性、放熱性などに優れ、し
かも低コストのため多用される傾向にある。電子部品機
器は、図１に示すように、リードフレーム１のダイパッ
ド２とインナーリード３にＡｇまたはＡｕを部分めっき
しておき、ダイパッド２に半導体素子４を実装し、イン
ナーリード３と半導体素子４とをワイア５でボンディン
グしたのち、これらの部分を樹脂６で封止し、次いでア
ウターリード７にＳｎ−Ｐｂめっきを施して製造され
る。
例に以下に説明する。ＩＣ、ＬＳＩなどの半導体装置
は、ＤＩＰから面実装型のＳＯＰ、ＳＯＪ、ＱＦＰ、Ｐ
ＬＣＣに至るまで、その多くがリードフレームなどのリ
ード基材を用いて実装される。リードフレームはＦｅＮ
ｉ合金またはＣｕ合金からなり、プレス打抜き法または
エッチング法により成形される。プレス成形されたＣｕ
合金リードフレームは電気特性、放熱性などに優れ、し
かも低コストのため多用される傾向にある。電子部品機
器は、図１に示すように、リードフレーム１のダイパッ
ド２とインナーリード３にＡｇまたはＡｕを部分めっき
しておき、ダイパッド２に半導体素子４を実装し、イン
ナーリード３と半導体素子４とをワイア５でボンディン
グしたのち、これらの部分を樹脂６で封止し、次いでア
ウターリード７にＳｎ−Ｐｂめっきを施して製造され
る。
【０００３】しかし、前記電子部品機器は、Ａｇがマイ
グレーションを起こす危険があるため、これに替わるも
のとして、Ａｕより安くかつマイグレーションを起こさ
ないＰｄを全面にめっきしたリードフレームが用いられ
るようになった（日本特許１５０１７２３号、特願昭５
８−４２８９０号）。このものは、Ａｇのマイグレーシ
ョンの危険がなく、全面めっきのためめっき作業が平易
であり、地球環境上有害なＰｂを扱わず、また従来より
短い工程で半導体を製造出荷できるなどの利点を有す
る。前記リードフレームのＰｄめっき層の上にＡｕを極
薄くフラッシュめっきして半田付け性を向上させたもの
も提案されている（特開平４−１１５５５８号）。
グレーションを起こす危険があるため、これに替わるも
のとして、Ａｕより安くかつマイグレーションを起こさ
ないＰｄを全面にめっきしたリードフレームが用いられ
るようになった（日本特許１５０１７２３号、特願昭５
８−４２８９０号）。このものは、Ａｇのマイグレーシ
ョンの危険がなく、全面めっきのためめっき作業が平易
であり、地球環境上有害なＰｂを扱わず、また従来より
短い工程で半導体を製造出荷できるなどの利点を有す
る。前記リードフレームのＰｄめっき層の上にＡｕを極
薄くフラッシュめっきして半田付け性を向上させたもの
も提案されている（特開平４−１１５５５８号）。
【０００４】近年、半導体装置の小型・高密度化が強く
要求され、それに伴いリードピン数の増加、即ちリード
ピン間隔の短縮が進行し、例えば、ＱＦＰでは１．０ｍ
ｍ、０．８ｍｍ、０．６５ｍｍと短縮し、今日では０．
５ｍｍ、さらに０．４ｍｍが一部で実用され始め、近い
将来０．３ｍｍピッチの必要性が予測されている。この
リードピン間隔の短縮は、電子部品機器を回路基板に半
田付け実装するときに半田ブリッジが生じてリードピン
間が短絡するという致命的な問題を招く。
要求され、それに伴いリードピン数の増加、即ちリード
ピン間隔の短縮が進行し、例えば、ＱＦＰでは１．０ｍ
ｍ、０．８ｍｍ、０．６５ｍｍと短縮し、今日では０．
５ｍｍ、さらに０．４ｍｍが一部で実用され始め、近い
将来０．３ｍｍピッチの必要性が予測されている。この
リードピン間隔の短縮は、電子部品機器を回路基板に半
田付け実装するときに半田ブリッジが生じてリードピン
間が短絡するという致命的な問題を招く。
【０００５】Ｐｄめっきのリードフレームは、半田を吸
収付着し易いＳｎ−Ｐｂめっきのリードフレームより半
田ブリッジが生じ難いとされているが、それでもリード
ピン間隔が０．４ｍｍさらに０．３ｍｍに狭くなると、
やはり半田ブリッジが問題視されてくる。このようなこ
とから、従来のパッケージ周辺にリードピンを並べるタ
イプに対して、端子を面状に配置して多数取れるように
したアレイ型のＢＧＡやその一種であるＣＳＰが開発さ
れた。これによれば、例えば、０．５ｍｍピッチＱＦＰ
で不可能な４００ピン以上のパッケージがＢＧＡでは１
ｍｍピッチでも可能だと言われている。しかし、この面
アレイ型のうち、パッケージの底面で半田付けするもの
（ＳＯＪ、ＰＬＣＣなど）は、半田付け検査を従来の光
学的方法では行えず、Ｘ線を利用した高価な特殊設備が
必要で実用化の大きな障害となっている。
収付着し易いＳｎ−Ｐｂめっきのリードフレームより半
田ブリッジが生じ難いとされているが、それでもリード
ピン間隔が０．４ｍｍさらに０．３ｍｍに狭くなると、
やはり半田ブリッジが問題視されてくる。このようなこ
とから、従来のパッケージ周辺にリードピンを並べるタ
イプに対して、端子を面状に配置して多数取れるように
したアレイ型のＢＧＡやその一種であるＣＳＰが開発さ
れた。これによれば、例えば、０．５ｍｍピッチＱＦＰ
で不可能な４００ピン以上のパッケージがＢＧＡでは１
ｍｍピッチでも可能だと言われている。しかし、この面
アレイ型のうち、パッケージの底面で半田付けするもの
（ＳＯＪ、ＰＬＣＣなど）は、半田付け検査を従来の光
学的方法では行えず、Ｘ線を利用した高価な特殊設備が
必要で実用化の大きな障害となっている。
【０００６】
【発明が解決しようとする課題】このようなことから、
本発明者らは、ブリッジ発生の観察経験に基づいて半田
ブリッジの発生を抑制する方法について種々検討を行
い、リードピンの側面に酸化皮膜を形成することにより
改善し得ることを知見し、さらに検討を進めて本発明を
完成させるに至った。本発明は、半導体装置の小型・高
密度化で不可避なリードピンの狭ピッチ化を実現できる
電子部品機器を低コストで提供することを目的とする。
本発明者らは、ブリッジ発生の観察経験に基づいて半田
ブリッジの発生を抑制する方法について種々検討を行
い、リードピンの側面に酸化皮膜を形成することにより
改善し得ることを知見し、さらに検討を進めて本発明を
完成させるに至った。本発明は、半導体装置の小型・高
密度化で不可避なリードピンの狭ピッチ化を実現できる
電子部品機器を低コストで提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
素子がリード基材を用いて実装された電子部品機器にお
いて、前記リード基材を構成するアウターリードの少な
くとも回路基板に半田付けする表面部分にＰｄが被覆さ
れ、前記アウターリードの少なくとも側面に酸化皮膜が
１００Å以上の厚さに形成されていることを特徴とする
電子部品機器である。
素子がリード基材を用いて実装された電子部品機器にお
いて、前記リード基材を構成するアウターリードの少な
くとも回路基板に半田付けする表面部分にＰｄが被覆さ
れ、前記アウターリードの少なくとも側面に酸化皮膜が
１００Å以上の厚さに形成されていることを特徴とする
電子部品機器である。
【０００８】請求項２記載の発明は、アウターリードの
少なくとも側面に形成される酸化皮膜が、素子の実装工
程で形成された酸化皮膜であることを特徴とする請求項
１記載の電子部品機器である。
少なくとも側面に形成される酸化皮膜が、素子の実装工
程で形成された酸化皮膜であることを特徴とする請求項
１記載の電子部品機器である。
【０００９】請求項３記載の発明は、アウターリードの
回路基板に半田付けする部分がＪ字状に形成され、Ｐｄ
がそのＪ字状わん曲部の少なくとも外側表面部分に被覆
されていることを特徴とする請求項１または２記載の電
子部品機器である。
回路基板に半田付けする部分がＪ字状に形成され、Ｐｄ
がそのＪ字状わん曲部の少なくとも外側表面部分に被覆
されていることを特徴とする請求項１または２記載の電
子部品機器である。
【００１０】
【発明の実施の形態】本発明の電子機器部品は、最も汎
用性の高い樹脂モールドされた各種のＩＣ、ＬＳＩの半
導体装置はもとより、特に小型・高密度化されたＣＳＰ
やＢＧＡタイプの半導体装置を実装したものに有用であ
る。面実装タイプ（ＳＯＰ、ＳＯＪ、ＱＦＰ、ＰＬＣＣ
など）のものにも適用できることは言うまでもない。
用性の高い樹脂モールドされた各種のＩＣ、ＬＳＩの半
導体装置はもとより、特に小型・高密度化されたＣＳＰ
やＢＧＡタイプの半導体装置を実装したものに有用であ
る。面実装タイプ（ＳＯＰ、ＳＯＪ、ＱＦＰ、ＰＬＣＣ
など）のものにも適用できることは言うまでもない。
【００１１】本発明において、リード基材にはＣｕまた
はＣｕ合金、Ｆｅ−Ｎｉ合金などが適用できる。本発明
において、Ｐｄはめっき法により被覆するのが品質的に
もコスト的にも有利である。Ｐｄの他、Ｐｄ−Ｎｉ、Ｐ
ｄ−Ｃｏ、Ｐｄ−Ａｇなどの合金を被覆しても同様の効
果が得られる。Ｐｄの上方にＡｕなどを極薄く追加被覆
するのも有用である。Ｎｉ、Ｃｏなどを下地めっきして
からＰｄめっきするのが耐食性などの観点から望まし
い。Ｐｄの厚さは０．０１μｍから０．５μｍ、特に望
ましくは０．０２〜０．１μｍ程度である。上記Ｐｄめ
っきに関する実施上の詳細は前記特許明細書に記載され
た事柄がそのまま適用される。
はＣｕ合金、Ｆｅ−Ｎｉ合金などが適用できる。本発明
において、Ｐｄはめっき法により被覆するのが品質的に
もコスト的にも有利である。Ｐｄの他、Ｐｄ−Ｎｉ、Ｐ
ｄ−Ｃｏ、Ｐｄ−Ａｇなどの合金を被覆しても同様の効
果が得られる。Ｐｄの上方にＡｕなどを極薄く追加被覆
するのも有用である。Ｎｉ、Ｃｏなどを下地めっきして
からＰｄめっきするのが耐食性などの観点から望まし
い。Ｐｄの厚さは０．０１μｍから０．５μｍ、特に望
ましくは０．０２〜０．１μｍ程度である。上記Ｐｄめ
っきに関する実施上の詳細は前記特許明細書に記載され
た事柄がそのまま適用される。
【００１２】本発明で用いるリード基材は、半田付け面
に半田ぬれ性の良いＰｄが被覆されているので半田付け
性に優れる。またＰｄは溶融半田との溶解反応が起き難
いため半田が過剰に付着し難い上、側面に半田濡れ性の
悪い酸化皮膜が形成されているのでリードピン間方向の
半田付着が抑制され半田ブリッジの発生が抑制される。
本発明において、酸化皮膜の厚さを１００Å以上に規定
する理由は、１００Å未満ではその半田ブリッジ抑制効
果が十分に得られないためである。酸化皮膜の特に望ま
しい厚さは３００Å以上である。前記酸化皮膜は、半導
体素子のアタッチ工程（ダイボンディング工程）および
ワイアボンディング工程での２００〜３５０℃の高温加
熱で緻密に形成される。酸化皮膜は別に工程を設けて形
成しても差し支えない。
に半田ぬれ性の良いＰｄが被覆されているので半田付け
性に優れる。またＰｄは溶融半田との溶解反応が起き難
いため半田が過剰に付着し難い上、側面に半田濡れ性の
悪い酸化皮膜が形成されているのでリードピン間方向の
半田付着が抑制され半田ブリッジの発生が抑制される。
本発明において、酸化皮膜の厚さを１００Å以上に規定
する理由は、１００Å未満ではその半田ブリッジ抑制効
果が十分に得られないためである。酸化皮膜の特に望ま
しい厚さは３００Å以上である。前記酸化皮膜は、半導
体素子のアタッチ工程（ダイボンディング工程）および
ワイアボンディング工程での２００〜３５０℃の高温加
熱で緻密に形成される。酸化皮膜は別に工程を設けて形
成しても差し支えない。
【００１３】本発明の効果は、Ｐｄをアウターリードの
片面のみに被覆する場合において最も良く発揮される。
つまり片面のみ被覆の方が両面被覆より半田が過剰に付
着されなくなり、狭ピッチにおける半田ブリッジの発生
をより抑制できる。またこの片面被覆にはＰｄの使用量
を半減できる好都合もある。このようなリードフレーム
はアウターリードの先端部分をＪ字状にわん曲させ（図
１参照）、このわん曲部の表面（外面）部分を回路基板
に半田付けする電子機器部品において最も有用である。
図１から自明なように、インナーリード部のボンディン
グ側８にＰｄが被覆されており、ボンディングに必要な
機能が発揮される。ダイボンディング部９についても同
様に素子４を接続する面に必要なＰｄが被覆されてい
る。即ち、Ｊ字状にわん曲されるリードフレームにおい
ては片面Ｐｄ被覆の効果が最大限に発揮される。またこ
のＪ字型のものはプリント回路板上の実装密度を高くと
ることができる。通常多用されるガルウイング型では、
図３に示すように、半田付けされるアウターリード７が
外に張り出すので実装面積を余分に要する。更にワイヤ
ボンディングされる面（インナーリード３）と半田付け
される面（アウターリード７）とが逆のためＰｄ被覆の
効果を活用するにはＰｄを両面に被覆する必要がある。
片面のみに被覆する場合において最も良く発揮される。
つまり片面のみ被覆の方が両面被覆より半田が過剰に付
着されなくなり、狭ピッチにおける半田ブリッジの発生
をより抑制できる。またこの片面被覆にはＰｄの使用量
を半減できる好都合もある。このようなリードフレーム
はアウターリードの先端部分をＪ字状にわん曲させ（図
１参照）、このわん曲部の表面（外面）部分を回路基板
に半田付けする電子機器部品において最も有用である。
図１から自明なように、インナーリード部のボンディン
グ側８にＰｄが被覆されており、ボンディングに必要な
機能が発揮される。ダイボンディング部９についても同
様に素子４を接続する面に必要なＰｄが被覆されてい
る。即ち、Ｊ字状にわん曲されるリードフレームにおい
ては片面Ｐｄ被覆の効果が最大限に発揮される。またこ
のＪ字型のものはプリント回路板上の実装密度を高くと
ることができる。通常多用されるガルウイング型では、
図３に示すように、半田付けされるアウターリード７が
外に張り出すので実装面積を余分に要する。更にワイヤ
ボンディングされる面（インナーリード３）と半田付け
される面（アウターリード７）とが逆のためＰｄ被覆の
効果を活用するにはＰｄを両面に被覆する必要がある。
【００１４】
電解脱脂液 メルテック（株）製クリーナ１６０ ・アノード処理 ２．５Ａ／ｄｍ2 ×１０ｓｅｃ． ・カソード処理 ５．０Ａ／ｄｍ2 ×１０ｓｅｃ． 〔酸洗〕 酸洗浴組成 Ｈ2 ＳＯ4 ５０ｇ／リットル×１０ｓｅｃ． 〔Ｎｉめっき〕 めっき浴組成 ＮｉＳＯ4 ２５０ｇ／リットル ＮｉＣｌ2 ３０ｇ／リットル Ｈ3 ＢＯ3 ３０ｇ／リットル ＰＨ ３．２ 浴温 ５０℃ 電流密度・時間 ３Ａ／ｄｍ2 ・４０ｓｅｃ． 〔Ｐｄめっき〕 めっき浴 市販品（日本高純度化学株製） ＰＨ ７（６．８〜８．５） 浴温 ６０℃ 電流密度・時間 ３Ａ／ｄｍ2 ・２４ｓｅｃ．
【００１５】前記処理工程で得られた片面のみＰｄめっ
きした銅合金条材を通常のスタンピング工程で４４ピン
のＳＯＪタイプのリードフレーム（リードピッチ０．４
ｍｍ）に打抜き、下記条件により半導体実装を大気中で
行って電子部品機器を製造した。なお、半導体実装の
際、他面（裏面）と側面に酸化皮膜が形成された。 〔ダイボンディング〕 エポキシ系接着剤 ２３０℃×約３ｍｉｎ． 〔ワイアボンデング〕 Ａｕワイア ２４０℃×約１ｍｉｎ． 〔樹脂モールド〕 エポキシ系樹脂 約２００℃×約５ｍｉｎ． 以上により得られた電子部品機器の外観を図２に示す。
きした銅合金条材を通常のスタンピング工程で４４ピン
のＳＯＪタイプのリードフレーム（リードピッチ０．４
ｍｍ）に打抜き、下記条件により半導体実装を大気中で
行って電子部品機器を製造した。なお、半導体実装の
際、他面（裏面）と側面に酸化皮膜が形成された。 〔ダイボンディング〕 エポキシ系接着剤 ２３０℃×約３ｍｉｎ． 〔ワイアボンデング〕 Ａｕワイア ２４０℃×約１ｍｉｎ． 〔樹脂モールド〕 エポキシ系樹脂 約２００℃×約５ｍｉｎ． 以上により得られた電子部品機器の外観を図２に示す。
【００１６】（比較例１）めっき処理しない銅合金条を
スタンピングし、このスタンピング材の全面にＮｉとＰ
ｄを順にめっきし、実施例１と同じ方法により半導体実
装を行い電子部品機器を製造した。
スタンピングし、このスタンピング材の全面にＮｉとＰ
ｄを順にめっきし、実施例１と同じ方法により半導体実
装を行い電子部品機器を製造した。
【００１７】（比較例２）めっき処理しない銅合金条を
スタンピングし、ダイパッドとインナーリード部にＡｇ
をスポット状に厚さ０．５μｍめっきし、アウターリー
ド部にＳｎ−５wt％Ｐｂを厚さ４μｍめっきしたのち半
導体実装を行い、図１に示した電子部品機器を製造し
た。
スタンピングし、ダイパッドとインナーリード部にＡｇ
をスポット状に厚さ０．５μｍめっきし、アウターリー
ド部にＳｎ−５wt％Ｐｂを厚さ４μｍめっきしたのち半
導体実装を行い、図１に示した電子部品機器を製造し
た。
【００１８】得られた各々の電子部品機器をクリーム共
晶半田印刷したプリント回路基板に搭載し、窒素雰囲気
のリフロー炉にて半田付け処理した。リード間の半田ブ
リッジを電気試験法により各々１００個ずつ検査した。
酸化皮膜厚さはカソード還元法により測定した。結果を
表１に示す。なお、アウターリードの回路基板との半田
付け強度はいずれも所定値以上を保持していた。
晶半田印刷したプリント回路基板に搭載し、窒素雰囲気
のリフロー炉にて半田付け処理した。リード間の半田ブ
リッジを電気試験法により各々１００個ずつ検査した。
酸化皮膜厚さはカソード還元法により測定した。結果を
表１に示す。なお、アウターリードの回路基板との半田
付け強度はいずれも所定値以上を保持していた。
【００１９】
【表１】 （注）＊酸化皮膜はＣｕ2 Ｏが３１０Å、ＣｕＯが残部である。
【００２０】表１より明らかなように、本発明例の実施
例１は、ブリッジ率が０％で、狭ピッチ（０．４ｍｍ）
においても信頼性の高い実装品質が得られた。これは、
片面（半田付け面）にのみＰｄがめっきされ、その他の
面には半田が付着し難い酸化皮膜が形成されているため
である。これに対し、比較例１はアウターリードの全面
にＰｄが被覆されているため半田ブリッジが発生した。
また比較例２はアウターリード部の全面にＳｎ−Ｐｂが
めっきされているため半田ブリッジが多数生じた。
例１は、ブリッジ率が０％で、狭ピッチ（０．４ｍｍ）
においても信頼性の高い実装品質が得られた。これは、
片面（半田付け面）にのみＰｄがめっきされ、その他の
面には半田が付着し難い酸化皮膜が形成されているため
である。これに対し、比較例１はアウターリードの全面
にＰｄが被覆されているため半田ブリッジが発生した。
また比較例２はアウターリード部の全面にＳｎ−Ｐｂが
めっきされているため半田ブリッジが多数生じた。
【００２１】（実施例２〜４）酸化皮膜の厚さを１００
Å以上の厚さで種々に変化させた他は、実施例１と同じ
方法により電子部品機器を製造した。酸化皮膜が最も厚
いもの（実施例４）はワイアボンデング工程を３００℃
の高温で行った。それ以外はワイアボンデング工程を窒
素リッチ雰囲気で行って酸化皮膜厚さを調整した。
Å以上の厚さで種々に変化させた他は、実施例１と同じ
方法により電子部品機器を製造した。酸化皮膜が最も厚
いもの（実施例４）はワイアボンデング工程を３００℃
の高温で行った。それ以外はワイアボンデング工程を窒
素リッチ雰囲気で行って酸化皮膜厚さを調整した。
【００２２】（比較例３、４）酸化皮膜を１００Å未満
の厚さで形成した他は、実施例１と同じ方法により電子
部品機器を製造した。酸化皮膜はワイアボンデングを窒
素リッチ雰囲気で行って形成した。酸化皮膜厚さが最も
薄いもの（比較例３）は、さらに酸洗処理を施した。
の厚さで形成した他は、実施例１と同じ方法により電子
部品機器を製造した。酸化皮膜はワイアボンデングを窒
素リッチ雰囲気で行って形成した。酸化皮膜厚さが最も
薄いもの（比較例３）は、さらに酸洗処理を施した。
【００２３】得られた各々の電子部品機器を実施例１と
同じ方法によりプリント回路基板に半田付けし、実施例
１と同じ方法により半田ブリッジの発生状況を調べた。
結果を表２に示す。
同じ方法によりプリント回路基板に半田付けし、実施例
１と同じ方法により半田ブリッジの発生状況を調べた。
結果を表２に示す。
【００２４】
【表２】
【００２５】表２より明らかなように、本発明の実施例
２〜４はいずれもブリッジ発生率が０％で、信頼性の高
い実装品質が得られた。他方、比較例３、４はいずれも
ブリッジ発生率が高かった。これは酸化皮膜厚さが薄か
ったためである。このことから酸化皮膜の必要厚さは１
００Å以上であることが判る。
２〜４はいずれもブリッジ発生率が０％で、信頼性の高
い実装品質が得られた。他方、比較例３、４はいずれも
ブリッジ発生率が高かった。これは酸化皮膜厚さが薄か
ったためである。このことから酸化皮膜の必要厚さは１
００Å以上であることが判る。
【００２６】（実施例５）前記比較例１の全面Ｐｄめっ
きのリードフレームの連結体（個々に切断前のもの）を
片面側を下にして弾性ゴムを被覆した円筒ドラムに巻付
けてアノード処理(10wt%HCl浴中で1A/dm2で5sec.)して
露出面のＰｄ層を除去した。これにより片面のみにＰｄ
層が形成され、その他の面は銅合金が露出したリードフ
レームを作製した。このリードフレームを用いて実施例
１と同じ方法により電子部品機器を製造し、これを実施
例１と同じ方法によりプリント回路基板に半田付けして
半田ブリッジの発生状況を調べた。なお酸化皮膜はワイ
アボンディング工程を２７０℃の高温で行って厚く形成
した。結果を表３に示す。
きのリードフレームの連結体（個々に切断前のもの）を
片面側を下にして弾性ゴムを被覆した円筒ドラムに巻付
けてアノード処理(10wt%HCl浴中で1A/dm2で5sec.)して
露出面のＰｄ層を除去した。これにより片面のみにＰｄ
層が形成され、その他の面は銅合金が露出したリードフ
レームを作製した。このリードフレームを用いて実施例
１と同じ方法により電子部品機器を製造し、これを実施
例１と同じ方法によりプリント回路基板に半田付けして
半田ブリッジの発生状況を調べた。なお酸化皮膜はワイ
アボンディング工程を２７０℃の高温で行って厚く形成
した。結果を表３に示す。
【００２７】
【表３】
【００２８】表３より明らかなように、本発明例の実施
例５はブリッジ率０％で信頼性の高い実装品質が得られ
た。
例５はブリッジ率０％で信頼性の高い実装品質が得られ
た。
【００２９】（実施例６、７）銅合金条の両面にＰｄめ
っき処理した他は、実施例１と同じ方法により電子部品
機器を製造し、これを実施例１と同じ方法によりプリン
ト回路基板に半田付けして半田ブリッジの発生状況を調
べた。酸化皮膜厚さはワイアボンディング工程での温度
と雰囲気を種々に変えて変化させた。結果を表４に示
す。
っき処理した他は、実施例１と同じ方法により電子部品
機器を製造し、これを実施例１と同じ方法によりプリン
ト回路基板に半田付けして半田ブリッジの発生状況を調
べた。酸化皮膜厚さはワイアボンディング工程での温度
と雰囲気を種々に変えて変化させた。結果を表４に示
す。
【００３０】
【表４】
【００３１】表４より明らかなように、酸化皮膜厚さが
１５０Åの実施例７と実施例２（表２）を比較すると、
実施例７の方が実施例２よりブリッジ発生率が若干高
い。これは、実施例２では側面以外に他面にも酸化皮膜
が形成されていてそれが付加的に作用したためである。
１５０Åの実施例７と実施例２（表２）を比較すると、
実施例７の方が実施例２よりブリッジ発生率が若干高
い。これは、実施例２では側面以外に他面にも酸化皮膜
が形成されていてそれが付加的に作用したためである。
【００３２】（実施例８、９）銅合金条にＰｄを片面に
０．３μｍ、他面に０．０８μｍめっき（差厚めっき）
した他は、実施例１と同じ方法により電子部品機器を製
造した。前記差厚めっきは、全面を浸漬する簡便な設備
を用い、他面側にのみアノードを配置して容易に製造す
ることができた。
０．３μｍ、他面に０．０８μｍめっき（差厚めっき）
した他は、実施例１と同じ方法により電子部品機器を製
造した。前記差厚めっきは、全面を浸漬する簡便な設備
を用い、他面側にのみアノードを配置して容易に製造す
ることができた。
【００３３】（比較例６）側面の酸化皮膜厚さを９０Å
とした他は、実施例８と同じようにして電子部品機器を
製造した。得られた各々の電子部品機器を、実施例１と
同じ方法によりプリント回路基板に半田付けして半田ブ
リッジの発生状況を調べた。結果を表５に示す。
とした他は、実施例８と同じようにして電子部品機器を
製造した。得られた各々の電子部品機器を、実施例１と
同じ方法によりプリント回路基板に半田付けして半田ブ
リッジの発生状況を調べた。結果を表５に示す。
【００３４】
【表５】
【００３５】表５より明らかなように、差厚めっきのも
のは両面めっきのものよりブリッジ発生率が低かった
（実施例７と実施例９の比較）。これはＰｄ被覆層が薄
く下地のＮｉが一部酸化した他面もブリッジの発生を抑
制したためである。この差厚めっきのものは、片面めっ
きのものに較べて製造が容易であり、両面めっきのもの
に較べてＰｄの消費量を節約できる。従ってトータル的
に実用性の高いものと言える。
のは両面めっきのものよりブリッジ発生率が低かった
（実施例７と実施例９の比較）。これはＰｄ被覆層が薄
く下地のＮｉが一部酸化した他面もブリッジの発生を抑
制したためである。この差厚めっきのものは、片面めっ
きのものに較べて製造が容易であり、両面めっきのもの
に較べてＰｄの消費量を節約できる。従ってトータル的
に実用性の高いものと言える。
【００３６】
【発明の効果】以上に述べたように、本発明の電子部品
機器は、リード基材を構成するアウターリードの少なく
とも回路基板に半田付けする表面部分にＰｄが形成され
ているので半田付け性に優れ、前記アウターリードの少
なくとも側面に酸化皮膜が形成されているのでリードピ
ン間隔が狭い場合も半田ブリッジが生じ難く、また高価
なＰｄは部分的に被覆するので低コストである。従って
電子部品機器の小型・軽量化、高機能化の要請に対し、
大きな設備投資や生産技術・検査技術の変更なしに現状
技術の改良だけで十分対応し得るものであり、その工業
的価値は高い。
機器は、リード基材を構成するアウターリードの少なく
とも回路基板に半田付けする表面部分にＰｄが形成され
ているので半田付け性に優れ、前記アウターリードの少
なくとも側面に酸化皮膜が形成されているのでリードピ
ン間隔が狭い場合も半田ブリッジが生じ難く、また高価
なＰｄは部分的に被覆するので低コストである。従って
電子部品機器の小型・軽量化、高機能化の要請に対し、
大きな設備投資や生産技術・検査技術の変更なしに現状
技術の改良だけで十分対応し得るものであり、その工業
的価値は高い。
【図１】電子部品機器の例を示す縦断面図である。
【図２】図１に示した電子部品機器の外観図である。
【図３】電子部品機器の他の例を示す縦断面図である。
１ リードフレーム ２ ダイパッド ３ インナーリード ４ 半導体素子 ５ ワイア ６ 樹脂 ７ アウターリード ８ インナーリード部のボンディング側 ９ ダイボンディング部
Claims (3)
- 【請求項１】 素子がリード基材を用いて実装された電
子部品機器において、前記リード基材を構成するアウタ
ーリードの少なくとも回路基板に半田付けする表面部分
にＰｄが被覆され、前記アウターリードの少なくとも側
面に酸化皮膜が１００Å以上の厚さに形成されているこ
とを特徴とする電子部品機器。 - 【請求項２】 アウターリードの少なくとも側面に形成
される酸化皮膜が、素子の実装工程で形成された酸化皮
膜であることを特徴とする請求項１記載の電子部品機
器。 - 【請求項３】 アウターリードの回路基板に半田付けす
る部分がＪ字状に形成され、ＰｄがそのＪ字状わん曲部
の少なくとも外側表面部分に被覆されていることを特徴
とする請求項１または２記載の電子部品機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9081777A JPH10284666A (ja) | 1997-04-01 | 1997-04-01 | 電子部品機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9081777A JPH10284666A (ja) | 1997-04-01 | 1997-04-01 | 電子部品機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284666A true JPH10284666A (ja) | 1998-10-23 |
Family
ID=13755920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9081777A Pending JPH10284666A (ja) | 1997-04-01 | 1997-04-01 | 電子部品機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10284666A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007063042A (ja) * | 2005-08-30 | 2007-03-15 | Hitachi Metals Ltd | セラミクス基板およびセラミクス基板を用いた電子部品 |
| CN100380650C (zh) * | 2000-02-18 | 2008-04-09 | 株式会社日立制作所 | 半导体集成电路器件及其制造方法 |
| JP2013535807A (ja) * | 2010-07-06 | 2013-09-12 | フェニックス コンタクト ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト | 接続部材 |
| JP2015149370A (ja) * | 2014-02-06 | 2015-08-20 | 日立オートモティブシステムズ株式会社 | 半導体装置及びその製造方法 |
-
1997
- 1997-04-01 JP JP9081777A patent/JPH10284666A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100380650C (zh) * | 2000-02-18 | 2008-04-09 | 株式会社日立制作所 | 半导体集成电路器件及其制造方法 |
| JP2007063042A (ja) * | 2005-08-30 | 2007-03-15 | Hitachi Metals Ltd | セラミクス基板およびセラミクス基板を用いた電子部品 |
| JP2013535807A (ja) * | 2010-07-06 | 2013-09-12 | フェニックス コンタクト ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト | 接続部材 |
| US9065234B2 (en) | 2010-07-06 | 2015-06-23 | Phoenix Contact Gmbh & Co. Kg | Connecting contact |
| JP2015149370A (ja) * | 2014-02-06 | 2015-08-20 | 日立オートモティブシステムズ株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3841768B2 (ja) | パッケージ部品及び半導体パッケージ | |
| US6518508B2 (en) | Ag-pre-plated lead frame for semiconductor package | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| US20070104929A1 (en) | Method for plating printed circuit board and printed circuit board manufactured therefrom | |
| JP2543619B2 (ja) | 半導体装置用リ―ドフレ―ム | |
| US20060001132A1 (en) | Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication | |
| EP1833089A2 (en) | Method of producing a conductor substrate for mounting a semiconductor element | |
| JP2009517869A (ja) | 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム | |
| JPH11350188A (ja) | 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品 | |
| JPH11350189A (ja) | 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品 | |
| JP2020155748A (ja) | リードフレーム | |
| US6127205A (en) | Process for manufacturing a molded electronic component having pre-plated lead terminals | |
| JP6693642B2 (ja) | リードフレーム | |
| US20070243405A1 (en) | Electronic device with lead-free metal thin film formed on the surface thereof | |
| JP2000269398A (ja) | 半導体デバイスのアルミニウム製リードフレームおよび製造方法 | |
| JP6685112B2 (ja) | リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 | |
| JPH10284667A (ja) | 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法 | |
| JPH1022434A (ja) | 集積回路用リードフレーム及びその製造方法 | |
| JPH10284666A (ja) | 電子部品機器 | |
| JP2006080576A (ja) | パッケージ部品及びその製造方法ならびに半導体パッケージ | |
| JPH07326701A (ja) | 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路 | |
| JP3402228B2 (ja) | 鉛を含まない錫ベース半田皮膜を有する半導体装置 | |
| JPH06302756A (ja) | 半導体装置用リードフレーム | |
| JPH04137552A (ja) | リードフレーム | |
| EP0380176A1 (en) | method for producing a solderable finish on metal frames for semiconductors |