JP2570911B2 - 半導体パッケージ及びそれに用いるリードフレーム - Google Patents
半導体パッケージ及びそれに用いるリードフレームInfo
- Publication number
- JP2570911B2 JP2570911B2 JP3029841A JP2984191A JP2570911B2 JP 2570911 B2 JP2570911 B2 JP 2570911B2 JP 3029841 A JP3029841 A JP 3029841A JP 2984191 A JP2984191 A JP 2984191A JP 2570911 B2 JP2570911 B2 JP 2570911B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- alloy
- metal
- semiconductor package
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は新規な、樹脂封止型半導
体パッケージと、それに用いるＦｅ−Ｎｉ系合金からな
るリードフレームに関する。
体パッケージと、それに用いるＦｅ−Ｎｉ系合金からな
るリードフレームに関する。
【０００２】
【従来の技術】樹脂封止型半導体装置用のリードフレー
ム材としてはＣｕ合金とＦｅ−Ｎｉ系合金の２種類の材
料が主に用いられている。前者は熱伝導性が良く熱膨脹
率が樹脂と同程度であるのに対し、後者は耐酸化性に優
れＳｉ（熱膨脹率：３.６× １０-6Ｋ-1）と同程度の
熱膨脹率（４.０〜１０.０×-6Ｋ-1）を有している等の
特徴がある。最近、半導体素子の高集積化に伴い、チッ
プの発熱量の増加やチップ形状が大形化する傾向にあ
る。Ｃｕ合金のリードフレームは発熱量が大きいが比較
的形状の小さなチップを実装するのには適しているが、
大きな形状のチップを実装するとリードフレームとチッ
プとの熱膨脹差による応力によりパッケージが割れてし
まうという欠点がある。したがって、大きな形状のチッ
プを実装するリードフレームとしてはＦｅ−Ｎｉ合金フ
レームの方が適している。しかし、従来材である４２合
金（４２％Ｎｉ，残Ｆｅ）や５０合金（５０％Ｎｉ，残
Ｆｅ）は、Ｃｕ合金に比べて耐食性，樹脂との密着性，
はんだ付性に劣っていた。これらのＦｅ−Ｎｉ合金のリ
ードフレームの問題点を解決する方法として、例えば特
開昭60−251256号公報に記載のように合金にＣｕを添加
する等の合金自体の特性を改善する元素を添加したり、
特開昭63−169056号公報に記載のようにフレーム表面に
Ｃｕメッキ層を設けリードフレーム表面の特性を向上さ
せる方法、特公昭63−49382 号公報にはＰｄ量が４０％
以上であるＮｉ，Ｃｏ，Ａｕ，Ａｇ，Ｃｕ合金皮膜を形
成することが開示されている。
ム材としてはＣｕ合金とＦｅ−Ｎｉ系合金の２種類の材
料が主に用いられている。前者は熱伝導性が良く熱膨脹
率が樹脂と同程度であるのに対し、後者は耐酸化性に優
れＳｉ（熱膨脹率：３.６× １０-6Ｋ-1）と同程度の
熱膨脹率（４.０〜１０.０×-6Ｋ-1）を有している等の
特徴がある。最近、半導体素子の高集積化に伴い、チッ
プの発熱量の増加やチップ形状が大形化する傾向にあ
る。Ｃｕ合金のリードフレームは発熱量が大きいが比較
的形状の小さなチップを実装するのには適しているが、
大きな形状のチップを実装するとリードフレームとチッ
プとの熱膨脹差による応力によりパッケージが割れてし
まうという欠点がある。したがって、大きな形状のチッ
プを実装するリードフレームとしてはＦｅ−Ｎｉ合金フ
レームの方が適している。しかし、従来材である４２合
金（４２％Ｎｉ，残Ｆｅ）や５０合金（５０％Ｎｉ，残
Ｆｅ）は、Ｃｕ合金に比べて耐食性，樹脂との密着性，
はんだ付性に劣っていた。これらのＦｅ−Ｎｉ合金のリ
ードフレームの問題点を解決する方法として、例えば特
開昭60−251256号公報に記載のように合金にＣｕを添加
する等の合金自体の特性を改善する元素を添加したり、
特開昭63−169056号公報に記載のようにフレーム表面に
Ｃｕメッキ層を設けリードフレーム表面の特性を向上さ
せる方法、特公昭63−49382 号公報にはＰｄ量が４０％
以上であるＮｉ，Ｃｏ，Ａｕ，Ａｇ，Ｃｕ合金皮膜を形
成することが開示されている。
【０００３】
【発明が解決しようとする課題】上記従来技術は、Ｆｅ
−Ｎｉ合金にＣｕ等の元素を添加する方法とフレーム表
面にＣｕメッキ層等の金属層を設けるいずれの方法もリ
ードフレームの耐食性や樹脂との接着性を向上させるの
に効果がある。しかしながら、前者の方法では、合金元
素の添加による熱膨脹率の増加に起因するリードフレー
ムとチップの熱応力が増大する点、後者の方法ではパッ
ケージ工程時にリードフレーム表面のＣｕが酸化しはん
だ付性が低下する点で問題があった。また、最近高集積
化に伴い半導体装置に対して増々高い信頼性が要求され
るようになってきており、特にパッケージの耐湿信頼性
を向上させるにはリードフレームと樹脂との界面で発生
する隙間腐食を防止する技術が不可欠である。しかしな
がら、従来技術は隙間腐食の防止に関しては配慮されて
いなかった。更に、Ｐｄ量が４０％以上の合金皮膜はめ
っきによって形成すると欠陥が存在し、その欠陥によっ
て逆に腐食が加速される問題があった。
−Ｎｉ合金にＣｕ等の元素を添加する方法とフレーム表
面にＣｕメッキ層等の金属層を設けるいずれの方法もリ
ードフレームの耐食性や樹脂との接着性を向上させるの
に効果がある。しかしながら、前者の方法では、合金元
素の添加による熱膨脹率の増加に起因するリードフレー
ムとチップの熱応力が増大する点、後者の方法ではパッ
ケージ工程時にリードフレーム表面のＣｕが酸化しはん
だ付性が低下する点で問題があった。また、最近高集積
化に伴い半導体装置に対して増々高い信頼性が要求され
るようになってきており、特にパッケージの耐湿信頼性
を向上させるにはリードフレームと樹脂との界面で発生
する隙間腐食を防止する技術が不可欠である。しかしな
がら、従来技術は隙間腐食の防止に関しては配慮されて
いなかった。更に、Ｐｄ量が４０％以上の合金皮膜はめ
っきによって形成すると欠陥が存在し、その欠陥によっ
て逆に腐食が加速される問題があった。
【０００４】本発明の目的は、Ｆｅ−Ｎｉ系合金からな
るリードフレームのもつ熱膨張特性や耐酸化性を損なう
ことなく耐食性特に封止樹脂に対する耐隙間腐食性とは
んだ付性を向上させ、かつ高価なパラジウムを用いない
ことによって低コストで製造可能な半導体パッケージと
それに用いるリードフレームを提供することにある。
るリードフレームのもつ熱膨張特性や耐酸化性を損なう
ことなく耐食性特に封止樹脂に対する耐隙間腐食性とは
んだ付性を向上させ、かつ高価なパラジウムを用いない
ことによって低コストで製造可能な半導体パッケージと
それに用いるリードフレームを提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の発明によれば、半導体素子と、該半
導体素子の電気信号を外部に導き出すリードフレーム
と、前記半導体素子を大気より遮断する樹脂封止部材と
を備えた半導体パッケージにおいて、前記リードフレー
ムがＦｅ−Ｎｉ合金からなり、かつ該合金の表面に、Ｍ
ｏ，Ｗ，Ｃｒの中から選ばれた少なくとも１種の金属
と、Ｆｅ，Ｎｉ及びＣｏの中から選ばれた少なくとも１
種の金属と、からなる合金層が形成されている半導体パ
ッケージが提供される。
め、本発明の第１の発明によれば、半導体素子と、該半
導体素子の電気信号を外部に導き出すリードフレーム
と、前記半導体素子を大気より遮断する樹脂封止部材と
を備えた半導体パッケージにおいて、前記リードフレー
ムがＦｅ−Ｎｉ合金からなり、かつ該合金の表面に、Ｍ
ｏ，Ｗ，Ｃｒの中から選ばれた少なくとも１種の金属
と、Ｆｅ，Ｎｉ及びＣｏの中から選ばれた少なくとも１
種の金属と、からなる合金層が形成されている半導体パ
ッケージが提供される。
【０００６】更に、本発明の第１の発明において、合金
層に更にＳｎ，Ｚｎの中から選ばれた少なくとも１種の
金属が含まれていても良い。また、Ｍｏ，Ｗ，Ｃｒの中
から選ばれた少なくとも１種の金属が、合計で３０重量
％以下であることが好ましい。
層に更にＳｎ，Ｚｎの中から選ばれた少なくとも１種の
金属が含まれていても良い。また、Ｍｏ，Ｗ，Ｃｒの中
から選ばれた少なくとも１種の金属が、合計で３０重量
％以下であることが好ましい。
【０００７】本発明の第２の発明によれば、半導体素子
と、該半導体素子の電気信号を外部に導き出すリードフ
レームと、前記半導体素子を大気より遮断する樹脂封止
部材とを備えた半導体パッケージにおいて、前記リード
フレームがＦｅ−Ｎｉ合金からなり、かつ該合金の表面
に、Ｍｏ，Ｗ及びＣｒの少なくとも１種と前記リードフ
レームのベース金属との複合酸化物からなる酸化膜を有
する半導体パッケージが提供される。特に本発明は、複
数の半導体素子が搭載できるように所望の形状に打抜き
成形加工された平坦なベース金属薄板よりなり、該加工
された前記ベース金属板上に前記半導体素子を自動的に
組立てて半導体装置を形成できるように送り機構が設け
られているリードフレームに好適である。
と、該半導体素子の電気信号を外部に導き出すリードフ
レームと、前記半導体素子を大気より遮断する樹脂封止
部材とを備えた半導体パッケージにおいて、前記リード
フレームがＦｅ−Ｎｉ合金からなり、かつ該合金の表面
に、Ｍｏ，Ｗ及びＣｒの少なくとも１種と前記リードフ
レームのベース金属との複合酸化物からなる酸化膜を有
する半導体パッケージが提供される。特に本発明は、複
数の半導体素子が搭載できるように所望の形状に打抜き
成形加工された平坦なベース金属薄板よりなり、該加工
された前記ベース金属板上に前記半導体素子を自動的に
組立てて半導体装置を形成できるように送り機構が設け
られているリードフレームに好適である。
【０００８】また、本発明は半導体素子の電気信号を外
部に導き出すための金属薄板からなるリードフレーム、
打ち抜き等の加工により、リードフレームを得るため
の、金属薄板が巻回されたリードフレーム用テープ等に
対しても好適である。リードフレーム用テープは、所定
形状と所定の長さに成形，切断された平坦なものにして
使用される。
部に導き出すための金属薄板からなるリードフレーム、
打ち抜き等の加工により、リードフレームを得るため
の、金属薄板が巻回されたリードフレーム用テープ等に
対しても好適である。リードフレーム用テープは、所定
形状と所定の長さに成形，切断された平坦なものにして
使用される。
【０００９】
【作用】樹脂封止型半導体パッケージの耐湿信頼性を低
下させる要因としてリードフレームとレジンとの界面に
侵入する水分とＣｌ~，Ｂｒ~度等の腐食性アニオンの作
用によって発生する隙間腐食が考えられる。隙間腐食は
隙間内の金属上の不働体皮膜がＣｌ~ 等によって破壊さ
れ、さらに隙間内のｐＨの低下と腐食性アニオンの濃縮
が起こるために加速度的に進行する局部腐食現象であ
る。Ｆｅ−Ｎｉ合金はＣｕ合金に比べて耐隙間腐食性が
低く、パッケージの耐湿信頼性の低下が懸念される。Ｆ
ｅ−Ｎｉ合金の耐隙間腐食性を向上させる方法として
は、Ｃｕ，Ｍｏ，Ｐｄ，Ｃｒ等のＦｅ（−０.４４０）
やＮｉ（−０.２５０）よりも貴な金属元素を合金成分
として添加する方法と合金表面にこれらの元素からなる
金属層を形成させる２つの方法が考えられる。前者の方
法では、各元素の必要添加量は約１〜５％であるが元素
添加に伴い熱膨張率が約５〜５０％増加するので、チッ
プとリードフレーム間の熱応力が増加する結果となる。
したがって合金元素を添加したＦｅ−Ｎｉ合金リードフ
レームは大きな形状のチップを実装するリードフレーム
には適しない。一方後者の方法では、合金表面の特性の
みを向上させ熱膨張特性に影響を与えないでできる。し
たがって、表面にＦｅやＮｉよりも貴なＭｏ，Ｗ，Ｃｒ
から選ばれた少なくとも１種の金属元素を含む合金層を
形成させたＦｅ−Ｎｉ合金リードフレームは大形状チッ
プ実装用のリードフレームとして適している。
下させる要因としてリードフレームとレジンとの界面に
侵入する水分とＣｌ~，Ｂｒ~度等の腐食性アニオンの作
用によって発生する隙間腐食が考えられる。隙間腐食は
隙間内の金属上の不働体皮膜がＣｌ~ 等によって破壊さ
れ、さらに隙間内のｐＨの低下と腐食性アニオンの濃縮
が起こるために加速度的に進行する局部腐食現象であ
る。Ｆｅ−Ｎｉ合金はＣｕ合金に比べて耐隙間腐食性が
低く、パッケージの耐湿信頼性の低下が懸念される。Ｆ
ｅ−Ｎｉ合金の耐隙間腐食性を向上させる方法として
は、Ｃｕ，Ｍｏ，Ｐｄ，Ｃｒ等のＦｅ（−０.４４０）
やＮｉ（−０.２５０）よりも貴な金属元素を合金成分
として添加する方法と合金表面にこれらの元素からなる
金属層を形成させる２つの方法が考えられる。前者の方
法では、各元素の必要添加量は約１〜５％であるが元素
添加に伴い熱膨張率が約５〜５０％増加するので、チッ
プとリードフレーム間の熱応力が増加する結果となる。
したがって合金元素を添加したＦｅ−Ｎｉ合金リードフ
レームは大きな形状のチップを実装するリードフレーム
には適しない。一方後者の方法では、合金表面の特性の
みを向上させ熱膨張特性に影響を与えないでできる。し
たがって、表面にＦｅやＮｉよりも貴なＭｏ，Ｗ，Ｃｒ
から選ばれた少なくとも１種の金属元素を含む合金層を
形成させたＦｅ−Ｎｉ合金リードフレームは大形状チッ
プ実装用のリードフレームとして適している。
【００１０】
【００１１】
【００１２】Ｍｏ，Ｗ，Ｃｒ等のＮｉよりも貴な金属と
リードフレームのベース金属のウェッジボンディング性
を損わないＳｎやＺｎ等の金属との合金層を形成させた
Ｆｅ−Ｎｉ合金リードフレームは耐食性，耐酸化性とも
に向上する。特に耐隙間腐食性の向上はＭｏを例にとる
と隙間部においてＭｏから生成するＭｏＯ4 2- が隙間内
の局部溶解点を補修する作用による。すなわちＭｏＯ4
2- が局部溶解点に反応し、ＦｅＭｏＯ4，ＮｉＭｏ
Ｏ4，ＭｏＯ2，ＭｏＯ3等の難溶性化合物が形成される
ため、又はこれらの貴な金属がリードフレーム表面で濃
縮されてその表面を被うことによって保護されるものと
考えられる。この皮膜の厚さは１０Å〜１μｍが好まし
く、特に１００Å〜０.１μｍ が好ましい。
リードフレームのベース金属のウェッジボンディング性
を損わないＳｎやＺｎ等の金属との合金層を形成させた
Ｆｅ−Ｎｉ合金リードフレームは耐食性，耐酸化性とも
に向上する。特に耐隙間腐食性の向上はＭｏを例にとる
と隙間部においてＭｏから生成するＭｏＯ4 2- が隙間内
の局部溶解点を補修する作用による。すなわちＭｏＯ4
2- が局部溶解点に反応し、ＦｅＭｏＯ4，ＮｉＭｏ
Ｏ4，ＭｏＯ2，ＭｏＯ3等の難溶性化合物が形成される
ため、又はこれらの貴な金属がリードフレーム表面で濃
縮されてその表面を被うことによって保護されるものと
考えられる。この皮膜の厚さは１０Å〜１μｍが好まし
く、特に１００Å〜０.１μｍ が好ましい。
【００１３】合金層中のＭｏ等の貴な金属の濃度はめっ
き液中のＭｏＯ4 2- 等の貴な金属の化合物濃度によって
制御することができる。耐食性向上の為に合金層中のＭ
ｏ等の貴な金属の濃度は高いほど好ましいが、ボンディ
ング性とははんだぬれ性の低下をまねくおそれがある。
したがって、ボンディング性とはんだぬれ性を低下させ
ずに耐食性を向上させるのに必要な貴な金属の濃度は３
０重量％以下、又は２０重量％以下、特に０.５％以上
で、０.５〜１０重量％、より２〜５重量が好ましい。
特に、白金族金属０.５〜５％ 、Ｍｏ１〜３％を含むＮ
ｉ合金が好ましい。またＳｎとＺｎの最適濃度ははんだ
ぬれ性及び封止樹脂との密着性を考慮すると、いずれも
３０重量％以下とし、Ｓｎが１〜１０％、Ｚｎが３〜１
５％の範囲が好ましい。そして金属層の残部組成はＦ
ｅ，ＣｏあるいはＮｉが主成分となる。従って、合金め
っき層として、Ｆｅ，Ｎｉ及びＣｏの単独又はこれらの
少なくとも１つからなり、これらの元素が８０重量％以
上、好ましくは８５〜９８％である。このような含有量
とすることにより０.０１ モル／ｌＮａＣｌ水溶液（２
５℃）において、合金層の腐食電位をベース金属のそれ
より若干高くすることによって防食される。特に合金層
が０.１μｍ 以下の薄い皮膜とすると欠陥が形成される
割合が高いが、その場合でも防食効果が得られる効果が
ある。電位の差は０.２Ｖ 以下、好ましくは０.１Ｖ 以
下、特に０.０５Ｖ 以下が好ましい。合金層を形成させ
る表面処理法としては電気めっき，溶融めっき，気相め
っきが考えられる。ＭｏやＷは高融点金属であるので溶
融めっきは事実上不可能である。化学蒸着や物理蒸着等
の気相めっきによりＭｏあるいはＷめっきは可能である
が、めっき速度が遅い欠点がある。一方、電気めっきで
はＭｏあるいはＷを単一金属のままめっきすることはで
きないが、ＭｏあるいはＷを共析させるものとしてＮ
ｉ，Ｆｅ，Ｃｏ，Ｓｎ，Ｚｎ等の金属イオンとＭｏＯ4
2-あるいはＷＯ4 2-を共存させためっき浴を用いればＭ
ｏあるいはＷを含んだ合金めっき層を形成させることが
可能となる。これらの金属イオンとＭｏＯ4 2- あるいは
ＷＯ4 2- が同時還元することによりＭｏあるいはＷを含
んだ合金層が形成される。ＭｏあるいはＷの析出を可能
とする元素の内、ＮｉとＦｅは下地のＦｅ−Ｎｉ合金と
同成分であるので問題はないが、Ｎｉを主成分として高
くした方が耐食性の高い合金層が得られる。一方、Ｓｎ
とＺｎはともにはんだ付性の向上が期待できるので合金
層の成分元素として適している。したがって、めっき浴
としてはＭｏＯ4 2- あるいはＷＯ4 2- を含み、Ｆｅ2+
，Ｃｏ2+ ，Ｎｉ2+ ，Ｓｎ2+ ，Ｚｎ2+の内１種あるい
は２種以上の金属イオンを含有させる必要がある。合金
層の厚さは０.０２〜１０μｍが好ましく、特に０.１〜
５μｍ で、より１〜３μｍが好ましい。
き液中のＭｏＯ4 2- 等の貴な金属の化合物濃度によって
制御することができる。耐食性向上の為に合金層中のＭ
ｏ等の貴な金属の濃度は高いほど好ましいが、ボンディ
ング性とははんだぬれ性の低下をまねくおそれがある。
したがって、ボンディング性とはんだぬれ性を低下させ
ずに耐食性を向上させるのに必要な貴な金属の濃度は３
０重量％以下、又は２０重量％以下、特に０.５％以上
で、０.５〜１０重量％、より２〜５重量が好ましい。
特に、白金族金属０.５〜５％ 、Ｍｏ１〜３％を含むＮ
ｉ合金が好ましい。またＳｎとＺｎの最適濃度ははんだ
ぬれ性及び封止樹脂との密着性を考慮すると、いずれも
３０重量％以下とし、Ｓｎが１〜１０％、Ｚｎが３〜１
５％の範囲が好ましい。そして金属層の残部組成はＦ
ｅ，ＣｏあるいはＮｉが主成分となる。従って、合金め
っき層として、Ｆｅ，Ｎｉ及びＣｏの単独又はこれらの
少なくとも１つからなり、これらの元素が８０重量％以
上、好ましくは８５〜９８％である。このような含有量
とすることにより０.０１ モル／ｌＮａＣｌ水溶液（２
５℃）において、合金層の腐食電位をベース金属のそれ
より若干高くすることによって防食される。特に合金層
が０.１μｍ 以下の薄い皮膜とすると欠陥が形成される
割合が高いが、その場合でも防食効果が得られる効果が
ある。電位の差は０.２Ｖ 以下、好ましくは０.１Ｖ 以
下、特に０.０５Ｖ 以下が好ましい。合金層を形成させ
る表面処理法としては電気めっき，溶融めっき，気相め
っきが考えられる。ＭｏやＷは高融点金属であるので溶
融めっきは事実上不可能である。化学蒸着や物理蒸着等
の気相めっきによりＭｏあるいはＷめっきは可能である
が、めっき速度が遅い欠点がある。一方、電気めっきで
はＭｏあるいはＷを単一金属のままめっきすることはで
きないが、ＭｏあるいはＷを共析させるものとしてＮ
ｉ，Ｆｅ，Ｃｏ，Ｓｎ，Ｚｎ等の金属イオンとＭｏＯ4
2-あるいはＷＯ4 2-を共存させためっき浴を用いればＭ
ｏあるいはＷを含んだ合金めっき層を形成させることが
可能となる。これらの金属イオンとＭｏＯ4 2- あるいは
ＷＯ4 2- が同時還元することによりＭｏあるいはＷを含
んだ合金層が形成される。ＭｏあるいはＷの析出を可能
とする元素の内、ＮｉとＦｅは下地のＦｅ−Ｎｉ合金と
同成分であるので問題はないが、Ｎｉを主成分として高
くした方が耐食性の高い合金層が得られる。一方、Ｓｎ
とＺｎはともにはんだ付性の向上が期待できるので合金
層の成分元素として適している。したがって、めっき浴
としてはＭｏＯ4 2- あるいはＷＯ4 2- を含み、Ｆｅ2+
，Ｃｏ2+ ，Ｎｉ2+ ，Ｓｎ2+ ，Ｚｎ2+の内１種あるい
は２種以上の金属イオンを含有させる必要がある。合金
層の厚さは０.０２〜１０μｍが好ましく、特に０.１〜
５μｍ で、より１〜３μｍが好ましい。
【００１４】Ｆｅ−Ｎｉ合金表面にＦｅＭｏＯ4，Ｎｉ
ＭｏＯ4，ＭｏＯ2，ＭｏＯ3等の難溶性のＭｏ化合物
層、ＦｅＷＯ4，ＮｉＷＯ4，ＷＯ2，ＷＯ3等の難溶性の
Ｗ化合物層、又はＦｅＣｒＯ4，ＮｉＣｒＯ4等のＣｒ化
合物層を形成させると、Ｍｏ等含有合金層と同様にＭｏ
Ｏ4 2-，ＷＯ4 2-，ＣｒＯ4 2- の作用により隙間腐食を抑
制する効果がある。このＭｏ，Ｗ，Ｃｒ化合物層はＦｅ
−Ｎｉ合金をＭｏＯ4 2-，ＷＯ4 2-，ＣｒＯ4 2-を含む水
溶液中で浸漬処理することにより形成できる。この処理
を施したリードフレームを直接半導体装置に用いるかあ
るいはＦｅ−Ｎｉ合金リードフレーム上にチップボンデ
ィング及びワイヤボンディングした後樹脂封止したパッ
ケージをＭｏＯ4 2-，ＣｒＯ4 2-あるいはＷＯ4 2- 含有水
溶液中で浸漬処理することによるパッケージの耐湿信頼
性を向上させることができる。しかし、リードフレーム
表面にこれらの酸化物が存在するとボンディング性やは
んだ付性が低下する可能性がある。
ＭｏＯ4，ＭｏＯ2，ＭｏＯ3等の難溶性のＭｏ化合物
層、ＦｅＷＯ4，ＮｉＷＯ4，ＷＯ2，ＷＯ3等の難溶性の
Ｗ化合物層、又はＦｅＣｒＯ4，ＮｉＣｒＯ4等のＣｒ化
合物層を形成させると、Ｍｏ等含有合金層と同様にＭｏ
Ｏ4 2-，ＷＯ4 2-，ＣｒＯ4 2- の作用により隙間腐食を抑
制する効果がある。このＭｏ，Ｗ，Ｃｒ化合物層はＦｅ
−Ｎｉ合金をＭｏＯ4 2-，ＷＯ4 2-，ＣｒＯ4 2-を含む水
溶液中で浸漬処理することにより形成できる。この処理
を施したリードフレームを直接半導体装置に用いるかあ
るいはＦｅ−Ｎｉ合金リードフレーム上にチップボンデ
ィング及びワイヤボンディングした後樹脂封止したパッ
ケージをＭｏＯ4 2-，ＣｒＯ4 2-あるいはＷＯ4 2- 含有水
溶液中で浸漬処理することによるパッケージの耐湿信頼
性を向上させることができる。しかし、リードフレーム
表面にこれらの酸化物が存在するとボンディング性やは
んだ付性が低下する可能性がある。
【００１５】また、水に可溶性のモリブデン酸塩(Ｍｏ
Ｏ4 2-)，タングステン酸塩(ＷＯ4 2-)，クロム酸塩(Ｃｒ
Ｏ4 2-）含有させた樹脂を用いてＦｅ−Ｎｉ合金リード
フレームを封止すれば、リードフレームと樹脂との界面
に侵入した水分中にＭｏＯ4 2-,ＷＯ4 2-，ＣｒＯ4 2-が溶
解し、これらのイオンがリードフレームと反応して樹脂
中に含有される塩化物イオン，臭化物イオンによる腐食
に対して保護性のＭｏ化合物，Ｗ化合物，Ｃｒ化合物層
を形成し、隙間腐食を防止する効果がある。しかし、モ
リブデン酸塩等を樹脂内に均一に分散させる必要があ
る。
Ｏ4 2-)，タングステン酸塩(ＷＯ4 2-)，クロム酸塩(Ｃｒ
Ｏ4 2-）含有させた樹脂を用いてＦｅ−Ｎｉ合金リード
フレームを封止すれば、リードフレームと樹脂との界面
に侵入した水分中にＭｏＯ4 2-,ＷＯ4 2-，ＣｒＯ4 2-が溶
解し、これらのイオンがリードフレームと反応して樹脂
中に含有される塩化物イオン，臭化物イオンによる腐食
に対して保護性のＭｏ化合物，Ｗ化合物，Ｃｒ化合物層
を形成し、隙間腐食を防止する効果がある。しかし、モ
リブデン酸塩等を樹脂内に均一に分散させる必要があ
る。
【００１６】リードフレームのベース金属としてＦｅ−
Ｎｉ系合金が用いられ、Ｓｉとの熱膨脹率の差を考慮
し、Ｎｉを３５〜５０重量％含み残部が実質上Ｆｅから
なり、その熱膨脹率が４.０〜１０.０×１０-6Ｋ-1の範
囲の値を有しているものが適している。その厚さは０.
３mm 以下で、好ましくは０.１〜及０.３mmである。Ｎ
ｉ濃度あるいは熱膨脹率が上限値を超えたＦｅ−Ｎｉ合
金リードフレームを用いたパッケージではリードフレー
ムとＳｉチップとの間に大きな熱応力が発生するために
パッケージが割れる可能性がある。Ｆｅ−Ｎｉ合金には
熱膨脹率を１０％以下増加する程度で耐食性，強度，耐
酸化性を高める元素を加えることができる。従って、添
加量として１重量％以下が好ましい。Ｃｕ，Ｍｏ，Ｗ，
白金属元素，Ａｇが好ましい。
Ｎｉ系合金が用いられ、Ｓｉとの熱膨脹率の差を考慮
し、Ｎｉを３５〜５０重量％含み残部が実質上Ｆｅから
なり、その熱膨脹率が４.０〜１０.０×１０-6Ｋ-1の範
囲の値を有しているものが適している。その厚さは０.
３mm 以下で、好ましくは０.１〜及０.３mmである。Ｎ
ｉ濃度あるいは熱膨脹率が上限値を超えたＦｅ−Ｎｉ合
金リードフレームを用いたパッケージではリードフレー
ムとＳｉチップとの間に大きな熱応力が発生するために
パッケージが割れる可能性がある。Ｆｅ−Ｎｉ合金には
熱膨脹率を１０％以下増加する程度で耐食性，強度，耐
酸化性を高める元素を加えることができる。従って、添
加量として１重量％以下が好ましい。Ｃｕ，Ｍｏ，Ｗ，
白金属元素，Ａｇが好ましい。
【００１７】Ｍｏ等の耐食性保護層を形成させたＦｅ−
Ｎｉ合金リードフレームを製造する方法としては、Ｆｅ
−Ｎｉ合金鋼板を機械加工あるいはエッチングによりリ
ードフレームの形状に成形加工しそれを陰極にして電気
めっきを施す方法と、電気めっきを施したＦｅ−Ｎｉ合
金鋼板をリードフレームの形状に成形加工する２通りの
方法がある。
Ｎｉ合金リードフレームを製造する方法としては、Ｆｅ
−Ｎｉ合金鋼板を機械加工あるいはエッチングによりリ
ードフレームの形状に成形加工しそれを陰極にして電気
めっきを施す方法と、電気めっきを施したＦｅ−Ｎｉ合
金鋼板をリードフレームの形状に成形加工する２通りの
方法がある。
【００１８】以上のＭｏ等の貴金属を含有させた金属層
を形成させたＦｅ−Ｎｉ合金リードフレームを半導体装
置に用いれば、金属層の作用によりリードフレームとレ
ジンとの界面における隙間腐食を防止するためにパッケ
ージの耐湿性信頼性が向上する。
を形成させたＦｅ−Ｎｉ合金リードフレームを半導体装
置に用いれば、金属層の作用によりリードフレームとレ
ジンとの界面における隙間腐食を防止するためにパッケ
ージの耐湿性信頼性が向上する。
【００１９】封止樹脂として熱硬化性エポキシ樹脂を主
体にしたものが用いられ、充填材として平均粒径３０〜
２００μｍ石英粉末が樹脂の熱膨張脹係数を低めるのに
添加される。石英は球状のものが製造上の流動性の点か
ら好ましい。この充填材の添加量として６０〜８０体積
％である。その他に、シリコンゴムを可撓化剤として加
えられ、硬化樹脂中にシリコンゴム粒子が分散して形成
され、チップへの応力低減を得ることができる。
体にしたものが用いられ、充填材として平均粒径３０〜
２００μｍ石英粉末が樹脂の熱膨張脹係数を低めるのに
添加される。石英は球状のものが製造上の流動性の点か
ら好ましい。この充填材の添加量として６０〜８０体積
％である。その他に、シリコンゴムを可撓化剤として加
えられ、硬化樹脂中にシリコンゴム粒子が分散して形成
され、チップへの応力低減を得ることができる。
【００２０】ボンディングワイヤは直径１０〜５０μｍ
のＡｕ，Ａｌ，Ｃｕ、又はこれらの各合金が用いられ、
特に、２５〜３５μｍが好ましく、焼鈍材が用いられ
る。これらの接合は半導体素子に対しては超音波振動の
固相でのボールボンディングにより、リードフレームに
対しては同じくウェッジボンディングによって行われ
る。
のＡｕ，Ａｌ，Ｃｕ、又はこれらの各合金が用いられ、
特に、２５〜３５μｍが好ましく、焼鈍材が用いられ
る。これらの接合は半導体素子に対しては超音波振動の
固相でのボールボンディングにより、リードフレームに
対しては同じくウェッジボンディングによって行われ
る。
【００２１】
実施例１ 図１は本発明の１実施例になる合金層を形成させたデュ
アルインライン型パッケージ用リードフレームの平面図
である。
アルインライン型パッケージ用リードフレームの平面図
である。
【００２２】厚さ０.３mm の４２合金板（４２％Ｎｉ−
残Ｆｅ合金）をエッチングにより図１の所定形状に成形
したリードフレーム１を陰極にし、その全表面に表１に
示す各種合金めっきを表に示すような主な処理液を用い
形成した。本発明のＮo.２のＮｉ−Ｍｏ−Ｓｎ合金めっ
きは、０.５ｇ／ｌ（ＮＨ4)6Ｍｏ7Ｏ24・４Ｈ2Ｏ＋２０
０ｇ／ｌＮｉＣｌ2・６Ｈ2Ｏ＋１００ｇ／ｌＳｎＣｌ2＋
２００ｇ／ｌＮＨ４Ｃｌの組成を用い、その水溶液（４
０℃）中で１Ａ／ｄｍ２ の電流密度で電気めっきする
と、リードフレーム表面に３μｍのＭｏ−Ｎｉ−Ｓｎ合
金めっき層をその全面に形成させたものである。前述の
いずれの合金めっきも厚さは約３μｍである。本実施例
ではめっきしたままであり、熱処理はしない。
残Ｆｅ合金）をエッチングにより図１の所定形状に成形
したリードフレーム１を陰極にし、その全表面に表１に
示す各種合金めっきを表に示すような主な処理液を用い
形成した。本発明のＮo.２のＮｉ−Ｍｏ−Ｓｎ合金めっ
きは、０.５ｇ／ｌ（ＮＨ4)6Ｍｏ7Ｏ24・４Ｈ2Ｏ＋２０
０ｇ／ｌＮｉＣｌ2・６Ｈ2Ｏ＋１００ｇ／ｌＳｎＣｌ2＋
２００ｇ／ｌＮＨ４Ｃｌの組成を用い、その水溶液（４
０℃）中で１Ａ／ｄｍ２ の電流密度で電気めっきする
と、リードフレーム表面に３μｍのＭｏ−Ｎｉ−Ｓｎ合
金めっき層をその全面に形成させたものである。前述の
いずれの合金めっきも厚さは約３μｍである。本実施例
ではめっきしたままであり、熱処理はしない。
【００２３】いずれの合金層も０.０１mol／ｌＮａＣｌ
水溶液（２５℃）での腐食電位が０.０２〜０.１Ｖでベ
ース合金のそのが約０Ｖでそれより若干高い電位を有す
るものであった。特に、０.０５Ｖ 以下のものが良かっ
た。
水溶液（２５℃）での腐食電位が０.０２〜０.１Ｖでベ
ース合金のそのが約０Ｖでそれより若干高い電位を有す
るものであった。特に、０.０５Ｖ 以下のものが良かっ
た。
【００２４】図２は、前述のＮo.１〜６に示す各種合金
層２を形成したリードフレームを用いた半導体装置の断
面図（ａ）と斜視図（ｂ）である。４２合金からなるリ
ードフレーム１全表面に前述の合金めっき層２が形成さ
れ、リードフレームのチップ搭載部３上にはんだ７を用
いて回路形成面のチップ面積が１００mm2 のＳｉチップ
６をはんだ付した。そして、Ｓｉチップ６上のＡｌ電極
パッドとインナリード部４に部分Ａｇめっきを施し、そ
の間をＡｕワイヤ８で前者をボール及び後者をウェッジ
ボンディングした後、エポキシ樹脂９で封止した。Ａｇ
めっきはマスキングしてボンディング部分のみに形成す
るように電気めっきした。また、このＡｇめっきを施さ
ないでウェッジボンディングしたものについても行っ
た。Ｍｏを含有した合金めっき層２の作用によりリード
フレーム１とエポキシ樹脂９との界面における隙間腐食
が防止され半導体装置の耐湿信頼性を向上させる。
層２を形成したリードフレームを用いた半導体装置の断
面図（ａ）と斜視図（ｂ）である。４２合金からなるリ
ードフレーム１全表面に前述の合金めっき層２が形成さ
れ、リードフレームのチップ搭載部３上にはんだ７を用
いて回路形成面のチップ面積が１００mm2 のＳｉチップ
６をはんだ付した。そして、Ｓｉチップ６上のＡｌ電極
パッドとインナリード部４に部分Ａｇめっきを施し、そ
の間をＡｕワイヤ８で前者をボール及び後者をウェッジ
ボンディングした後、エポキシ樹脂９で封止した。Ａｇ
めっきはマスキングしてボンディング部分のみに形成す
るように電気めっきした。また、このＡｇめっきを施さ
ないでウェッジボンディングしたものについても行っ
た。Ｍｏを含有した合金めっき層２の作用によりリード
フレーム１とエポキシ樹脂９との界面における隙間腐食
が防止され半導体装置の耐湿信頼性を向上させる。
【００２５】表１の本発明品のＮo.７は次の図３によっ
て形成したものである。
て形成したものである。
【００２６】
【表１】
【００２７】図３は、前述と同様にＳｉチップ６をリー
ドフレーム１上にはんだ付し、エポキシ樹脂封止した後
にモリブデン酸水溶液にて浸漬処理した半導体装置の断
面図である。４２合金からなるリードフレーム１のイン
ナーリード部４とチップ搭載部３のみに部分的にＡｇめ
っきを施した後、チップボンディング，ワイヤボンディ
ングし樹脂封止したものを１０ｇ／ｌＮａ2ＭｏＯ4（ｐ
Ｈ４，６０℃）水溶液中で浸漬処理し、アウタリード部
５にＦｅＭｏＯ4，ＮｉＭｏＯ4，ＭｏＯ2， ＭｏＯ3
からなる混合化合物層１１を数百Åの厚さに形成させ、
洗浄した。この化合物層１１がリードフレーム１と樹脂
９との界面での隙間腐食の防止に効果がある。本実施例
における化合物層１１の厚さはアウタリード部５をプリ
ント基板にはんだ付の際に、はんだのフラックスによっ
て除去される程度の数百Åの厚さとするのがよい。ま
た、表１のＮo.８は４２合金からなるリードフレームを
用い、エポキシ樹脂中に３重量％のＮａ2ＭｏＯ4を添加
して図２に示す樹脂封止したものである。
ドフレーム１上にはんだ付し、エポキシ樹脂封止した後
にモリブデン酸水溶液にて浸漬処理した半導体装置の断
面図である。４２合金からなるリードフレーム１のイン
ナーリード部４とチップ搭載部３のみに部分的にＡｇめ
っきを施した後、チップボンディング，ワイヤボンディ
ングし樹脂封止したものを１０ｇ／ｌＮａ2ＭｏＯ4（ｐ
Ｈ４，６０℃）水溶液中で浸漬処理し、アウタリード部
５にＦｅＭｏＯ4，ＮｉＭｏＯ4，ＭｏＯ2， ＭｏＯ3
からなる混合化合物層１１を数百Åの厚さに形成させ、
洗浄した。この化合物層１１がリードフレーム１と樹脂
９との界面での隙間腐食の防止に効果がある。本実施例
における化合物層１１の厚さはアウタリード部５をプリ
ント基板にはんだ付の際に、はんだのフラックスによっ
て除去される程度の数百Åの厚さとするのがよい。ま
た、表１のＮo.８は４２合金からなるリードフレームを
用い、エポキシ樹脂中に３重量％のＮａ2ＭｏＯ4を添加
して図２に示す樹脂封止したものである。
【００２８】従来品として、無処理はリードフレームと
して４２合金をそのまま使用し、更に皮膜処理は一切施
されず、樹脂中への特別な添加剤は有しないものであ
る。また、Ｃｕめっきは４２合金に約３μｍの厚さのＣ
ｕめっきを電気めっきによって形成したものである。
して４２合金をそのまま使用し、更に皮膜処理は一切施
されず、樹脂中への特別な添加剤は有しないものであ
る。また、Ｃｕめっきは４２合金に約３μｍの厚さのＣ
ｕめっきを電気めっきによって形成したものである。
【００２９】以上のようにして得た本発明品と従来品に
ついて以下の耐湿信頼性，ワイヤウェッジボンディング
性，アウタリードはんだ付性，耐熱衝撃性についての試
験を行い、その結果を表１に示す。
ついて以下の耐湿信頼性，ワイヤウェッジボンディング
性，アウタリードはんだ付性，耐熱衝撃性についての試
験を行い、その結果を表１に示す。
【００３０】耐湿信頼性試験は１％ＮａＣｌにパッケー
ジを予浸漬した後、６５℃，９５％ＲＨの環境下で動作
させながら放置試験し、配線の断線寿命を測定した。
ジを予浸漬した後、６５℃，９５％ＲＨの環境下で動作
させながら放置試験し、配線の断線寿命を測定した。
【００３１】ワイヤボンディング性は直径３０μｍのＡ
ｕ線をリードフレームに超音波ウェッジボンディングし
て、ボンディング強度としてピール強度を測定した。は
んだ付性は樹脂封止したパッケージのアウタリードに、
２４０℃の６５％Ｐｂ−３５％Ｓｎはんだにディプ法に
よりはんだ付し、ぬれ面積率を測定した。耐熱衝撃性は
樹脂封止したパッケージのアウタリードにレーザ加熱に
より４００℃に急加熱してパッケージの外観を観察して
評価した。
ｕ線をリードフレームに超音波ウェッジボンディングし
て、ボンディング強度としてピール強度を測定した。は
んだ付性は樹脂封止したパッケージのアウタリードに、
２４０℃の６５％Ｐｂ−３５％Ｓｎはんだにディプ法に
よりはんだ付し、ぬれ面積率を測定した。耐熱衝撃性は
樹脂封止したパッケージのアウタリードにレーザ加熱に
より４００℃に急加熱してパッケージの外観を観察して
評価した。
【００３２】耐湿性寿命として、本発明のＮo.１〜８は
いずれも２５０時間以上の寿命を有しており、従来の部
分Ａｇめっき品（Ｎo.９）の１００時間以下に比べて優
れている。またＭｏ含有合金めっき処理を施した本発明
のリードフレーム（Ｎo.１〜６）のはんだ付性は７０％
以上で優れている。Ａｇめっきを施さない場合のモリブ
デン酸塩水溶液中で処理したものと同じようにしてリー
ドフレーム全面を処理したものはボンディング性とはん
だ付性が若干低いが、Ｃｕめっきしたものと同等の５０
％以上である。一方、従来のＣｕを全面めっきしたもの
（Ｎo.１０）は、耐湿性寿命が向上するが、樹脂封止に
伴うアウターリード部の酸化が生じはんだ付性が本発明
品である合金めっき品（Ｎo.１〜６）に比べて低い。Ａ
ｇめっきを施したものの従来品のウェッジボンディング
のピール強度は約１２.５ｇ と高く、本発明においても
Ａｇめっきを施したものは同程度の強度であった。しか
し、Ａｇめっきを施さなくてもＳｎ及びＺｎを含むもの
はそれより若干低いものの１１ｇ以上のピール強度を示
した。
いずれも２５０時間以上の寿命を有しており、従来の部
分Ａｇめっき品（Ｎo.９）の１００時間以下に比べて優
れている。またＭｏ含有合金めっき処理を施した本発明
のリードフレーム（Ｎo.１〜６）のはんだ付性は７０％
以上で優れている。Ａｇめっきを施さない場合のモリブ
デン酸塩水溶液中で処理したものと同じようにしてリー
ドフレーム全面を処理したものはボンディング性とはん
だ付性が若干低いが、Ｃｕめっきしたものと同等の５０
％以上である。一方、従来のＣｕを全面めっきしたもの
（Ｎo.１０）は、耐湿性寿命が向上するが、樹脂封止に
伴うアウターリード部の酸化が生じはんだ付性が本発明
品である合金めっき品（Ｎo.１〜６）に比べて低い。Ａ
ｇめっきを施したものの従来品のウェッジボンディング
のピール強度は約１２.５ｇ と高く、本発明においても
Ａｇめっきを施したものは同程度の強度であった。しか
し、Ａｇめっきを施さなくてもＳｎ及びＺｎを含むもの
はそれより若干低いものの１１ｇ以上のピール強度を示
した。
【００３３】表２は、Ｃｕを合金成分として添加したリ
ードフレーム（Ｎo.１１）及びＣｕベースのリードフレ
ーム（Ｎo.１２）では熱衝撃によってリードフレームと
Ｓｉチップとの間の熱応力が大きい為にパッケージにク
ラックが発生するのに対し、熱膨張率が４２合金と同じ
である本発明品（Ｎo.１）及び無処理（Ｎo.９）ではク
ラックは発生しないことを示している。以上のことから
本発明になるリードフレーム及び半導体装置は耐湿信頼
性，ボンディング性，はんだ付性，耐熱衝撃性に優れて
いることを示した。
ードフレーム（Ｎo.１１）及びＣｕベースのリードフレ
ーム（Ｎo.１２）では熱衝撃によってリードフレームと
Ｓｉチップとの間の熱応力が大きい為にパッケージにク
ラックが発生するのに対し、熱膨張率が４２合金と同じ
である本発明品（Ｎo.１）及び無処理（Ｎo.９）ではク
ラックは発生しないことを示している。以上のことから
本発明になるリードフレーム及び半導体装置は耐湿信頼
性，ボンディング性，はんだ付性，耐熱衝撃性に優れて
いることを示した。
【００３４】
【表２】
【００３５】 実施例２ 図４は、実施例１と同様に形成したＭｏ−Ｎｉ−Ｓｎ合
金のめっき層を有する０.３mm 厚さの４２合金板から成
形加工したリードフレームを用いた半導体装置の断面図
である。４２合金板の表面に合金めっき層２を形成させ
た後、図２の形状に打ち抜きで成形加工したリードフレ
ーム２を用いて半導体装置を作った。本実施例において
も同様にリードフレームの打ち抜き端面には合金めっき
層２が形成されていないが、その端面自身は平面に比較
し面積が小さいので耐湿信頼性が向上する。
金のめっき層を有する０.３mm 厚さの４２合金板から成
形加工したリードフレームを用いた半導体装置の断面図
である。４２合金板の表面に合金めっき層２を形成させ
た後、図２の形状に打ち抜きで成形加工したリードフレ
ーム２を用いて半導体装置を作った。本実施例において
も同様にリードフレームの打ち抜き端面には合金めっき
層２が形成されていないが、その端面自身は平面に比較
し面積が小さいので耐湿信頼性が向上する。
【００３６】 実施例３ 図５は本発明に係る４２合金からなるデュアルインライ
ン型パッケージ用リードフレームの他の例を示す平面図
（ａ）及びそれを用いた樹脂封止半導体パッケージの斜
視図（ｂ）である。図１と異なるのは、チップ搭載部を
有しないもので、半導体素子６上にインナーリード部４
を絶縁フィルムを介してアウターリード部５を露出させ
てエポキシ樹脂封止される。インナーリード部４と素子
６とは前者のウェッジボンディング、後者にはボールボ
ンディングされるが、素子６には中心部で接合される。
本実施例においても実施例１と同様に表１に示す合金
層，酸化皮膜，樹脂中への酸化剤の添加を設けることが
できる。本実施例におけるリードフレーム構造はメモリ
容量として１６Ｍビット，６４Ｍビット或いは６４Ｍビ
ット以上のマイクロプロセッサ，１０,０００ ゲートを
越えるゲートアレイ用半導体パッケージにきわめて有効
である。
ン型パッケージ用リードフレームの他の例を示す平面図
（ａ）及びそれを用いた樹脂封止半導体パッケージの斜
視図（ｂ）である。図１と異なるのは、チップ搭載部を
有しないもので、半導体素子６上にインナーリード部４
を絶縁フィルムを介してアウターリード部５を露出させ
てエポキシ樹脂封止される。インナーリード部４と素子
６とは前者のウェッジボンディング、後者にはボールボ
ンディングされるが、素子６には中心部で接合される。
本実施例においても実施例１と同様に表１に示す合金
層，酸化皮膜，樹脂中への酸化剤の添加を設けることが
できる。本実施例におけるリードフレーム構造はメモリ
容量として１６Ｍビット，６４Ｍビット或いは６４Ｍビ
ット以上のマイクロプロセッサ，１０,０００ ゲートを
越えるゲートアレイ用半導体パッケージにきわめて有効
である。
【００３７】この構造によれば、チップサイズとして１
００mm2 以上の大型化してもリードフレームにおける樹
脂の封止部が十分な長さで固定できることから信頼性の
高い半導体パッケージが得られる。
００mm2 以上の大型化してもリードフレームにおける樹
脂の封止部が十分な長さで固定できることから信頼性の
高い半導体パッケージが得られる。
【００３８】 実施例４ 図６は本発明のリードフレーム板１２の一例を示す平面
斜視図である。本実施例のリードフレームのベース金属
は実施例１と同じ４２％Ｎｉ−残Ｆｅからなる４２合金
板の０.３mm の厚さを有するものである。本実施例では
エッチングによって形成された所望の長さと所定の形状
を有するものである。本実施例ではインナーリード部４
とアウタリード部５及びチップと同じ平面形状を有する
チップ搭載部３を有するものである。更に、このリード
フレーム１は複数のチップを搭載できるように形成さ
れ、チップ搭載，ワイヤボンディング等自動的に行われ
るようにリードフレームの移動を規則的に行わせるため
に送り機構のスプロケット１３が設けられている。チッ
プ搭載部３は１ケのリードフレーム板１２に対して１０
ケ設けたものである。
斜視図である。本実施例のリードフレームのベース金属
は実施例１と同じ４２％Ｎｉ−残Ｆｅからなる４２合金
板の０.３mm の厚さを有するものである。本実施例では
エッチングによって形成された所望の長さと所定の形状
を有するものである。本実施例ではインナーリード部４
とアウタリード部５及びチップと同じ平面形状を有する
チップ搭載部３を有するものである。更に、このリード
フレーム１は複数のチップを搭載できるように形成さ
れ、チップ搭載，ワイヤボンディング等自動的に行われ
るようにリードフレームの移動を規則的に行わせるため
に送り機構のスプロケット１３が設けられている。チッ
プ搭載部３は１ケのリードフレーム板１２に対して１０
ケ設けたものである。
【００３９】本実施例では用いられたリードフレーム板
１３は実施例１のＮo.２によって形成されたＮｉ−Ｍｏ
−Ｓｎ合金めっき層を全面に設けたものである。この合
金めっき層は同様に他の組成のものについても設けるこ
とができることは勿論である。
１３は実施例１のＮo.２によって形成されたＮｉ−Ｍｏ
−Ｓｎ合金めっき層を全面に設けたものである。この合
金めっき層は同様に他の組成のものについても設けるこ
とができることは勿論である。
【００４０】更に、リードフレーム板１３は形成加工前
に板材に合金めっき層を形成したものでもよく、そのも
のに成形加工してもよいので、単に４２合金のテープと
して本発明の合金めっき，化合物皮膜を設けたものでも
よい。
に板材に合金めっき層を形成したものでもよく、そのも
のに成形加工してもよいので、単に４２合金のテープと
して本発明の合金めっき，化合物皮膜を設けたものでも
よい。
【００４１】図６と同様に、図５（ａ）のリードフレー
ム板を形成した。この場合も図６と同様にスプロケット
が設けられ、前述と同様に成形加工前又は成形加工後に
そのものに全面に皮膜が形成される。
ム板を形成した。この場合も図６と同様にスプロケット
が設けられ、前述と同様に成形加工前又は成形加工後に
そのものに全面に皮膜が形成される。
【００４２】 実施例５ 図７は本発明の一実施例を示すスモールアウトラインパ
ッケージの斜視図及び図８は同じく本発明の一実施例を
示すプラスチックリーデットチップキャリアの斜視図で
ある。これらの実施例に係るリードフレーム１として実
施例３及び４と同様にチップ搭載部を有するものと有し
ないものについて皮膜を形成したものである。本実施例
においても同様に封止樹脂に対する耐隙間腐食及びはん
だ付性がともに優れたものが得られた。
ッケージの斜視図及び図８は同じく本発明の一実施例を
示すプラスチックリーデットチップキャリアの斜視図で
ある。これらの実施例に係るリードフレーム１として実
施例３及び４と同様にチップ搭載部を有するものと有し
ないものについて皮膜を形成したものである。本実施例
においても同様に封止樹脂に対する耐隙間腐食及びはん
だ付性がともに優れたものが得られた。
【００４３】 実施例６ 図９はプリント基板１５に本発明に係るリードフレーム
を用いて表面実装した表面実装型パッケージの断面図、
図１０は同じくプリント基板１５に本発明に係るリード
フレームを用いて実装したリード挿入型パッケージの断
面図である。本発明に係るパッケージは実施例１〜５に
記載のものがいずれも適用される。特に、チップサイズ
として１００mm2 以上の大容量のものに適用することに
よってより高い性能が得られる。更に、実施例３に示す
容量のメモリ素子，マイクロプロセッサ，ゲートアレイ
を用いることにより、超小型のパーソナルコンピュー
タ，銀行端末用等の中小型コンピュータが得られる。
を用いて表面実装した表面実装型パッケージの断面図、
図１０は同じくプリント基板１５に本発明に係るリード
フレームを用いて実装したリード挿入型パッケージの断
面図である。本発明に係るパッケージは実施例１〜５に
記載のものがいずれも適用される。特に、チップサイズ
として１００mm2 以上の大容量のものに適用することに
よってより高い性能が得られる。更に、実施例３に示す
容量のメモリ素子，マイクロプロセッサ，ゲートアレイ
を用いることにより、超小型のパーソナルコンピュー
タ，銀行端末用等の中小型コンピュータが得られる。
【００４４】
【発明の効果】本発明によれば、Ｆｅ−Ｎｉ系合金から
なるリードフレームと樹脂との界面における耐隙間腐食
性の高い、すなわち耐湿信頼性が高く、かつ耐食性皮膜
としてパラジウム合金を用いたものに比べて製造コスト
の少ない半導体パッケージが提供できる。
なるリードフレームと樹脂との界面における耐隙間腐食
性の高い、すなわち耐湿信頼性が高く、かつ耐食性皮膜
としてパラジウム合金を用いたものに比べて製造コスト
の少ない半導体パッケージが提供できる。
【図１】本発明に係るリードフレームの平面図。
【図２】本発明に係る半導体パッケージの断面図（ａ）
及び斜視図（ｂ）。
及び斜視図（ｂ）。
【図３】本発明の他の実施例の半導体パッケージの断面
図。
図。
【図４】本発明の他の実施例の半導体パッケージの断面
図。
図。
【図５】本発明の他の実施例のリードフレームの平面図
（ａ）及びそれを用いた半導体パッケージの斜視図
（ｂ）。
（ａ）及びそれを用いた半導体パッケージの斜視図
（ｂ）。
【図６】本発明に係るリードフレーム板の斜視図。
【図７】本発明に係る他の実施例の半導体パッケージの
斜視図。
斜視図。
【図８】本発明の他の実施例の半導体パッケージの斜視
図。
図。
【図９】本発明に係る半導体パッケージをプリント基板
に搭載した表面実装型パッケージの断面図。
に搭載した表面実装型パッケージの断面図。
【図１０】本発明に係る半導体パッケージをプリント基
板に搭載したリード挿入型実装パッケージの断面図。
板に搭載したリード挿入型実装パッケージの断面図。
１…リードフレーム、２…合金めっき層、３…チップ搭
載部、４…インナーリード部、５…アウタリード部、６
…半導体素子、７…はんだ、８…金属ワイヤ、９…樹
脂、１０…Ａｇめっき層、１１…混合化合物層、１２…
リードフレーム板、１３…スプロケット、１４…メタラ
イズ層、１５…プリント基板、１６…半導体パッケー
ジ。
載部、４…インナーリード部、５…アウタリード部、６
…半導体素子、７…はんだ、８…金属ワイヤ、９…樹
脂、１０…Ａｇめっき層、１１…混合化合物層、１２…
リードフレーム板、１３…スプロケット、１４…メタラ
イズ層、１５…プリント基板、１６…半導体パッケー
ジ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大中 紀之 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 昭63−2358（ＪＰ，Ａ) 特開 平２−42753（ＪＰ，Ａ) 特公 昭63−49382（ＪＰ，Ｂ２)
Claims (7)
- 【請求項１】 半導体素子と、該半導体素子の電気信号を
外部に導き出すリードフレームと、前記半導体素子を大
気より遮断する樹脂封止部材とを備えた半導体パッケー
ジにおいて、 前記リードフレームがＦｅ−Ｎｉ合金からなり、かつ該
合金の表面に、Ｍｏ，Ｗ，Ｃｒの中から選ばれた少なく
とも１種の金属と、Ｆｅ，Ｎｉ及びＣｏの中から選ばれ
た少なくとも１種の金属と、からなる合金層が形成され
ていることを特徴とする半導体パッケージ。 - 【請求項２】 請求項１記載の金属層に更にＳｎ，Ｚｎの
中から選ばれた少なくとも１種の金属が含まれているこ
とを特徴とする半導体パッケージ。 - 【請求項３】 請求項１記載のＭｏ，Ｗ，Ｃｒの中から選
ばれた少なくとも１種の金属が、合計で３０重量％以下
であることを特徴とする半導体パッケージ。 - 【請求項４】 半導体素子と、該半導体素子の電気信号を
外部に導き出すリードフレームと、前記半導体素子を大
気より遮断する樹脂封止部材とを備えた半導体パッケー
ジにおいて、前記リードフレームがＦｅ−Ｎｉ合金から
なり、かつ該合金の表面に、Ｍｏ，Ｗ及びＣｒの少なく
とも１種と前記リードフレームのベース金属との複合酸
化物からなる酸化膜を有することを特徴とする半導体パ
ッケージ。 - 【請求項５】 半導体素子の電気信号を外部に導き出すた
めの金属薄板からなるリードフレームにおいて、 前記金属薄板がＦｅ−Ｎｉ合金からなり、かつ金属薄板
の表面に、Ｍｏ，Ｗ，Ｃｒの中から選ばれた少なくとも
１種の金属と、 Ｆｅ，Ｎｉ及びＣｏの中から選ばれた少なくとも１種の
金属と、からなる合金層が形成されていることを特徴と
するリードフレーム。 - 【請求項６】 半導体素子の電気信号を外部に導き出すリ
ードフレームとして成形加工するための、金属薄板が巻
回されたリードフレーム用テープにおいて、 前記金属薄板がＦｅ−Ｎｉ合金からなり、かつ前記金属
薄板の表面に、Ｍｏ，Ｗ，Ｃｒの中から選ばれた少なく
とも１種の金属と、 Ｆｅ，Ｎｉ及びＣｏの中から選ばれた少なくとも１種の
金属と、からなる合金層が形成されていることを特徴と
するリードフレーム用テープ。 - 【請求項７】 半導体素子の電気信号を外部に導き出すた
めのリードフレームの製造方法において、 Ｆｅ−Ｎｉ合金からなる金属薄板をＭｏＯ4 2~，ＷＯ
4 2~，ＣｒＯ4 2~ の中の１種を含み、かつＦｅ2+，Ｃｏ
2+，Ｎｉ2+，Ｓｎ2+，Ｚｎ2+の中から選ばれた１種以上
の金属イオンを含むめっき液に浸漬させて、該金属元素
を含む合金層を前記金属薄板表面に形成することを特徴
とするリードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3029841A JP2570911B2 (ja) | 1990-02-26 | 1991-02-25 | 半導体パッケージ及びそれに用いるリードフレーム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4246690 | 1990-02-26 | ||
| JP2-42466 | 1990-02-26 | ||
| JP3029841A JP2570911B2 (ja) | 1990-02-26 | 1991-02-25 | 半導体パッケージ及びそれに用いるリードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04211153A JPH04211153A (ja) | 1992-08-03 |
| JP2570911B2 true JP2570911B2 (ja) | 1997-01-16 |
Family
ID=26368098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3029841A Expired - Lifetime JP2570911B2 (ja) | 1990-02-26 | 1991-02-25 | 半導体パッケージ及びそれに用いるリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570911B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4396525T1 (de) * | 1992-12-10 | 1997-04-17 | Nippon Denso Co | Oberflächenbehandlungsaufbau für eine Lötverbindung und flußmittelfreies Lötverfahren unter Verwendung dieses Aufbaus |
| JP3106069B2 (ja) * | 1994-10-28 | 2000-11-06 | シャープ株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| JPH09232475A (ja) * | 1996-02-22 | 1997-09-05 | Nitto Denko Corp | 半導体装置及びその製造方法 |
| WO2018047913A1 (ja) * | 2016-09-12 | 2018-03-15 | 株式会社デンソー | 半導体装置 |
| JP6852626B2 (ja) * | 2016-09-12 | 2021-03-31 | 株式会社デンソー | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59168659A (ja) * | 1983-03-15 | 1984-09-22 | Furukawa Electric Co Ltd:The | 集積回路用リ−ドフレ−ム |
| JPS61140160A (ja) * | 1984-12-12 | 1986-06-27 | Hitachi Cable Ltd | 半導体用リ−ドフレ−ム |
| EP0250146A1 (en) * | 1986-06-16 | 1987-12-23 | Texas Instruments Incorporated | Palladium plated lead frame for integrated circuit |
| JPS6349382A (ja) * | 1986-08-18 | 1988-03-02 | Nippon Kokan Kk <Nkk> | 拡散接合用インサ−ト材 |
| EP0335608B1 (en) * | 1988-03-28 | 1995-06-14 | Texas Instruments Incorporated | Lead frame with reduced corrosion |
-
1991
- 1991-02-25 JP JP3029841A patent/JP2570911B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04211153A (ja) | 1992-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5221859A (en) | Lead frame for semiconductor device | |
| CA1219104A (en) | Copper alloys for suppressing growth of cu-al intermetallic compounds | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| JP2006303492A (ja) | 半導体パッケージ用のリードフレーム | |
| JPH08111484A (ja) | リードフレーム | |
| JP2003197847A (ja) | 半導体装置およびその製造方法 | |
| JP2989406B2 (ja) | 半導体装置用プリプレーテッドフレーム及びその製造方法 | |
| US20070243405A1 (en) | Electronic device with lead-free metal thin film formed on the surface thereof | |
| JP2570911B2 (ja) | 半導体パッケージ及びそれに用いるリードフレーム | |
| KR100702956B1 (ko) | 반도체 팩키지용 리드프레임 및 그 제조 방법 | |
| JPH07326701A (ja) | 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路 | |
| JPS63187654A (ja) | 電子部品用リ−ドフレ−ム | |
| JP3402228B2 (ja) | 鉛を含まない錫ベース半田皮膜を有する半導体装置 | |
| JPS61140160A (ja) | 半導体用リ−ドフレ−ム | |
| JP3481448B2 (ja) | リードフレーム | |
| JPH11251503A (ja) | 電子部品およびその製造方法 | |
| KR100708299B1 (ko) | 전자장치 제조용 다층금속 기판 | |
| KR100691338B1 (ko) | 반도체장치 제조용 리드프레임 | |
| JP3454667B2 (ja) | Ｌｏｃ型リ−ドフレ−ム | |
| JPS6214452A (ja) | 半導体用リ−ドフレ−ム | |
| KR100209264B1 (ko) | 반도체 리드 프레임 | |
| JPH04174546A (ja) | 銅合金製半導体リードフレームの製造方法 | |
| JPS63304654A (ja) | リ−ドフレ−ム | |
| JPH0689478B2 (ja) | 樹脂封止半導体装置の製造方法 | |
| JP2002368175A (ja) | 電子部品の製造方法 |