JP3454667B2 - Ｌｏｃ型リ−ドフレ−ム - Google Patents
Ｌｏｃ型リ−ドフレ−ムInfo
- Publication number
- JP3454667B2 JP3454667B2 JP13090297A JP13090297A JP3454667B2 JP 3454667 B2 JP3454667 B2 JP 3454667B2 JP 13090297 A JP13090297 A JP 13090297A JP 13090297 A JP13090297 A JP 13090297A JP 3454667 B2 JP3454667 B2 JP 3454667B2
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- lead frame
- loc
- package
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子実装用
リ−ドフレ−ム、特に実装効率の高いＬＯＣ（Ｌｅａｄ
ｏｎ Ｃｈｉｐ）パッケージに好適なリ−ドフレ−ム
に関する。
リ−ドフレ−ム、特に実装効率の高いＬＯＣ（Ｌｅａｄ
ｏｎ Ｃｈｉｐ）パッケージに好適なリ−ドフレ−ム
に関する。
【０００２】
【従来の技術】Ｓｉなどの半導体素子の実装は、通常、
金属リ−ドフレ−ム上に搭載（ダイボンド）された半導
体素子上に予め形成された接続用パッド（端子）とイン
ナ−リ−ド先端とがワイアボンドされ、次にエポキシ樹
脂で封止され、タイバ−カット後、封止体から外延する
アウタ−リ−ド部分がＳｎ−Ｐｂ合金でメッキされたの
ち、所定形状に成形加工されて行われる。
金属リ−ドフレ−ム上に搭載（ダイボンド）された半導
体素子上に予め形成された接続用パッド（端子）とイン
ナ−リ−ド先端とがワイアボンドされ、次にエポキシ樹
脂で封止され、タイバ−カット後、封止体から外延する
アウタ−リ−ド部分がＳｎ−Ｐｂ合金でメッキされたの
ち、所定形状に成形加工されて行われる。
【０００３】近年、特にＰｂの毒性からＳｎ−Ｐｂ合金
の使用が敬遠され、Ｐｄを全面に薄くメッキしたリ−ド
フレ−ムが一部で使用されるようになった。例えば、特
許１５０１７２３号には、Ｎｉ、Ｃｏまたはそれらの合
金層を介してＰｄまたはＰｄ合金層を被覆する方法が記
載されている。Ｐｄ合金としてはＰｄ−Ｎｉ系、Ｐｄ−
Ｃｏ系、Ｐｄ−Ａｇ系などの合金が用いられる。Ｐｄメ
ッキ層上にＡｕまたはＡｇの極く薄い層を重ねる方法が
特開平４−１１５５５８号に開示されている。さらにＰ
ｄメッキ層の厚さは、通常、０．２５〜０．１μｍ程度
でＡｇメッキ層の厚さより１桁程度薄くコスト的にも有
利と判断されている。このＰｄをメッキしたリードフレ
ームは、インナ−リ−ド先端部およびタブ部（素子搭載
部）にＡｇを部分メッキした従来のリ−ドフレ−ムに比
べて樹脂封止後の工程が大幅に短縮される。しかもＡｇ
の部分メッキは生産性に劣り、またメッキ治具を押し当
てる過程でリ−ドフレ−ムが変形してその平坦度（Ｐｌ
ａｎａｒｉｔｙ）が損なわれ、特に高集積半導体に用い
られる高精密なＬＯＣ型リ−ドフレ−ムでは、通常±３
０μｍの要求平坦度に対し、±１０μｍの平坦度が要求
され深刻な問題となっている。
の使用が敬遠され、Ｐｄを全面に薄くメッキしたリ−ド
フレ−ムが一部で使用されるようになった。例えば、特
許１５０１７２３号には、Ｎｉ、Ｃｏまたはそれらの合
金層を介してＰｄまたはＰｄ合金層を被覆する方法が記
載されている。Ｐｄ合金としてはＰｄ−Ｎｉ系、Ｐｄ−
Ｃｏ系、Ｐｄ−Ａｇ系などの合金が用いられる。Ｐｄメ
ッキ層上にＡｕまたはＡｇの極く薄い層を重ねる方法が
特開平４−１１５５５８号に開示されている。さらにＰ
ｄメッキ層の厚さは、通常、０．２５〜０．１μｍ程度
でＡｇメッキ層の厚さより１桁程度薄くコスト的にも有
利と判断されている。このＰｄをメッキしたリードフレ
ームは、インナ−リ−ド先端部およびタブ部（素子搭載
部）にＡｇを部分メッキした従来のリ−ドフレ−ムに比
べて樹脂封止後の工程が大幅に短縮される。しかもＡｇ
の部分メッキは生産性に劣り、またメッキ治具を押し当
てる過程でリ−ドフレ−ムが変形してその平坦度（Ｐｌ
ａｎａｒｉｔｙ）が損なわれ、特に高集積半導体に用い
られる高精密なＬＯＣ型リ−ドフレ−ムでは、通常±３
０μｍの要求平坦度に対し、±１０μｍの平坦度が要求
され深刻な問題となっている。
【０００４】ところで、近年、素子、例えば半導体メモ
リ−のＤＲＡＭにおいては、１Ｍ、４Ｍ、１６Ｍ・・・
と高集積化が進み、その結果素子が大型化している。一
方、実装効率を上げるため、封止外形を可及的に小型化
する要求が強く、例えば、特許１７３０５８６号に記載
されているようなＬＯＣパッケージが採用されるように
なってきた。前記ＬＯＣパッケージの構造は、図１
（イ）、（ロ）に示すように、素子１０の表面上にリー
ドフレーム11のインナ−リ−ド部１２が延長して配置さ
れ、インナ−リ−ド部１２に素子１０が特殊な接着テー
プ１３で固定され、インナーリード部１２先端のＡｇの
部分メッキ層１４と素子１０とがワイアボンド１５で電
気的に接続されたものである。図で１６は封止樹脂であ
る。
リ−のＤＲＡＭにおいては、１Ｍ、４Ｍ、１６Ｍ・・・
と高集積化が進み、その結果素子が大型化している。一
方、実装効率を上げるため、封止外形を可及的に小型化
する要求が強く、例えば、特許１７３０５８６号に記載
されているようなＬＯＣパッケージが採用されるように
なってきた。前記ＬＯＣパッケージの構造は、図１
（イ）、（ロ）に示すように、素子１０の表面上にリー
ドフレーム11のインナ−リ−ド部１２が延長して配置さ
れ、インナ−リ−ド部１２に素子１０が特殊な接着テー
プ１３で固定され、インナーリード部１２先端のＡｇの
部分メッキ層１４と素子１０とがワイアボンド１５で電
気的に接続されたものである。図で１６は封止樹脂であ
る。
【０００５】前記ＬＯＣパッケージのリ−ドフレ−ム
（ＬＯＣ型リードフレーム）には、現在、Ｆｅ−Ｎｉ系
合金、特にＦｅ−４２wt％Ｎｉ合金が使用されている。
この合金は熱膨張係数がＳｉ素子に近似し、パッケージ
をプリント回路基板にリフロ−半田付けする際の高温加
熱過程で生じる熱歪みが小さく、信頼性に優れていると
されている。
（ＬＯＣ型リードフレーム）には、現在、Ｆｅ−Ｎｉ系
合金、特にＦｅ−４２wt％Ｎｉ合金が使用されている。
この合金は熱膨張係数がＳｉ素子に近似し、パッケージ
をプリント回路基板にリフロ−半田付けする際の高温加
熱過程で生じる熱歪みが小さく、信頼性に優れていると
されている。
【０００６】次にＦｅＮｉ合金リードフレームを用いた
ＬＯＣパッケージの問題点について説明する。ＦｅＮｉ
合金はＮｉを多量に含むため高価である。さらにＬＯＣ
パッケージでは、前述のように、素子とリードフレーム
とを特殊な接着テ−プで接着するためコストアップとな
る。このようなことから、ＬＯＣ型リ−ドフレ−ムに
は、コストダウンが強く求められている。しかし、コス
ト的に有利なＰｄメッキを適用できない。前記のＦｅＮ
ｉ合金にＰｄメッキを適用できない理由は、前述の通り
Ｐｄは極く薄くメッキされるためピンホ−ルが生じ易
く、またタイバ−カットでＦｅＮｉ素地が必ず露出し、
このピンホール部分や露出部分は、腐食環境に晒される
とＰｄとＦｅ合金の電位差が大きいため激しく腐食する
ためである。Ｐｄメッキの代わりにＡｇを部分メッキす
ることによる平坦度低下の問題も前述の通りである。
ＬＯＣパッケージの問題点について説明する。ＦｅＮｉ
合金はＮｉを多量に含むため高価である。さらにＬＯＣ
パッケージでは、前述のように、素子とリードフレーム
とを特殊な接着テ−プで接着するためコストアップとな
る。このようなことから、ＬＯＣ型リ−ドフレ−ムに
は、コストダウンが強く求められている。しかし、コス
ト的に有利なＰｄメッキを適用できない。前記のＦｅＮ
ｉ合金にＰｄメッキを適用できない理由は、前述の通り
Ｐｄは極く薄くメッキされるためピンホ−ルが生じ易
く、またタイバ−カットでＦｅＮｉ素地が必ず露出し、
このピンホール部分や露出部分は、腐食環境に晒される
とＰｄとＦｅ合金の電位差が大きいため激しく腐食する
ためである。Ｐｄメッキの代わりにＡｇを部分メッキす
ることによる平坦度低下の問題も前述の通りである。
【０００７】通常のリ−ドフレ−ムに使用される高導電
性高強度の銅合金には、Ｃｕ−Ｆｅ（Ｃ１９４など）、
Ｃｕ−Ｎｉ−Ｓｉ系（コルソン合金、Ｃ７０２５な
ど）、Ｃｕ−Ｃｒ系（Ｃｕ−Ｏ．２５wt％Ｃｒ−０．２
５wt％Ｓｎ−０．２２wt％Ｚｎ合金など）、Ｃｕ−Ｓｎ
系（Ｃｕ−２wt％Ｓｎ−０．２wt％Ｎｉ合金など）など
があり、これらは少なくも３０％ＩＡＣＳ以上、多くは
５０〜８０％ＩＡＣＳの高い導電率を有していてリード
材として有利であり、また安価である。しかし、ＬＯＣ
パッケージに試用した結果、信頼性に欠けることが指摘
され、現時点では実用されていない。
性高強度の銅合金には、Ｃｕ−Ｆｅ（Ｃ１９４など）、
Ｃｕ−Ｎｉ−Ｓｉ系（コルソン合金、Ｃ７０２５な
ど）、Ｃｕ−Ｃｒ系（Ｃｕ−Ｏ．２５wt％Ｃｒ−０．２
５wt％Ｓｎ−０．２２wt％Ｚｎ合金など）、Ｃｕ−Ｓｎ
系（Ｃｕ−２wt％Ｓｎ−０．２wt％Ｎｉ合金など）など
があり、これらは少なくも３０％ＩＡＣＳ以上、多くは
５０〜８０％ＩＡＣＳの高い導電率を有していてリード
材として有利であり、また安価である。しかし、ＬＯＣ
パッケージに試用した結果、信頼性に欠けることが指摘
され、現時点では実用されていない。
【０００８】
【発明が解決しようとする課題】このようなことから、
本発明者等は、安価で、かつ電気的、放熱的にも有利な
銅合金をＬＯＣ型リードフレームに適用するため、その
信頼性に欠ける原因について鋭意研究を行った。その中
で熱衝撃や温度サイクルで電気的障害や封止体の破壊現
象が起きることを経験し、その原因の解明と対策技術の
開発を通して本発明を完成するに至った。信頼性を阻害
する現象は複雑であるが、主な要因はＬＯＣパッケージ
の構造に起因する次の２つである。 (1)ＬＯＣパッケージでは、通常の実装における高温工
程（ダイボンドとワイアボンド）に加えて、接着テープ
による接着工程で長時間高温度に晒されるため厚い酸化
膜が生成し、これによりリ−ドフレ−ムと封止樹脂間の
密着力が低下して水分の進入経路となる。接着剤の種類
にも依るが、熱可塑性樹脂では、最高４００℃近い高温
を要するものが多いので、酸化の影響は極めて重大であ
る。そしてアウターリ−ドのＳｎ−Ｐｂメッキ工程や保
管時に外気から進入した水分はリフロ−工程でポップコ
−ン現象と言われる破壊現象を引き起こす。またリフロ
−工程の際の熱応力で微小剥離が起き、外気水分の進入
を促進してマイグレ−ションや腐食、引いては電気的障
害を引き起こす。この傾向は、酸化膜の厚さと共に急速
に密着性を失う銅合金の方が、純銅の場合より、強く現
れる。
本発明者等は、安価で、かつ電気的、放熱的にも有利な
銅合金をＬＯＣ型リードフレームに適用するため、その
信頼性に欠ける原因について鋭意研究を行った。その中
で熱衝撃や温度サイクルで電気的障害や封止体の破壊現
象が起きることを経験し、その原因の解明と対策技術の
開発を通して本発明を完成するに至った。信頼性を阻害
する現象は複雑であるが、主な要因はＬＯＣパッケージ
の構造に起因する次の２つである。 (1)ＬＯＣパッケージでは、通常の実装における高温工
程（ダイボンドとワイアボンド）に加えて、接着テープ
による接着工程で長時間高温度に晒されるため厚い酸化
膜が生成し、これによりリ−ドフレ−ムと封止樹脂間の
密着力が低下して水分の進入経路となる。接着剤の種類
にも依るが、熱可塑性樹脂では、最高４００℃近い高温
を要するものが多いので、酸化の影響は極めて重大であ
る。そしてアウターリ−ドのＳｎ−Ｐｂメッキ工程や保
管時に外気から進入した水分はリフロ−工程でポップコ
−ン現象と言われる破壊現象を引き起こす。またリフロ
−工程の際の熱応力で微小剥離が起き、外気水分の進入
を促進してマイグレ−ションや腐食、引いては電気的障
害を引き起こす。この傾向は、酸化膜の厚さと共に急速
に密着性を失う銅合金の方が、純銅の場合より、強く現
れる。
【０００９】(2)もう１つは熱膨張率に起因する障害
で、インナ−リ−ドが素子表面に直接接着されるＬＯＣ
パッケージの構造では、インナーリードはワイアボンド
と共に素子に直接的に影響を及ぼす。特に、ＬＯＣパッ
ケージには、大型の素子が多く用いられるが、素子が大
型になれば、当然にインナ−リ−ド長さは長くなり熱膨
張差によって生じる熱歪みは大きくなり、接着部を介し
て素子に機械的ストレスが及び、また封止樹脂との熱膨
張差でインナーリ−ド先端部分のワイアボンドが断線し
たりする。これらの熱歪みに起因する障害は、前記 (1)
の場合は特に酷くなり、また高集積化に伴う素子の大型
化や実装効率の高度化においても顕著になる。さらに素
子が大型化すればリードフレームも大型になり、材料コ
ストの影響がより大きくなることは自明である。
で、インナ−リ−ドが素子表面に直接接着されるＬＯＣ
パッケージの構造では、インナーリードはワイアボンド
と共に素子に直接的に影響を及ぼす。特に、ＬＯＣパッ
ケージには、大型の素子が多く用いられるが、素子が大
型になれば、当然にインナ−リ−ド長さは長くなり熱膨
張差によって生じる熱歪みは大きくなり、接着部を介し
て素子に機械的ストレスが及び、また封止樹脂との熱膨
張差でインナーリ−ド先端部分のワイアボンドが断線し
たりする。これらの熱歪みに起因する障害は、前記 (1)
の場合は特に酷くなり、また高集積化に伴う素子の大型
化や実装効率の高度化においても顕著になる。さらに素
子が大型化すればリードフレームも大型になり、材料コ
ストの影響がより大きくなることは自明である。
【００１０】要するに、ＬＯＣ型リードフレームには、
従来の銅合金は使用できず、高価なＦｅＮｉ合金を用い
ざるを得なかった。そしてＦｅＮｉ合金では、Ｐｄメッ
キが適応できないので、ト−タルコストは元より地球環
境的にも有害なＰｂなどの元素の使用が避けられず環境
管理上の障害にもなっていた。本発明は、製造工程で破
壊現象が起きず、耐食性や耐応力腐食割れ性にも優れる
ＬＯＣ型リードフレームの提供を目的とする。
従来の銅合金は使用できず、高価なＦｅＮｉ合金を用い
ざるを得なかった。そしてＦｅＮｉ合金では、Ｐｄメッ
キが適応できないので、ト−タルコストは元より地球環
境的にも有害なＰｂなどの元素の使用が避けられず環境
管理上の障害にもなっていた。本発明は、製造工程で破
壊現象が起きず、耐食性や耐応力腐食割れ性にも優れる
ＬＯＣ型リードフレームの提供を目的とする。
【００１１】
【課題を解決するための手段】請求項１記載の発明は、
リ−ド部が素子上に延長するＬＯＣ型リ−ドフレ−ムに
おいて、前記ＬＯＣ型リードフレームが導電率が５〜２
５％ＩＡＣＳの銅合金からなり、前記銅合金が、第一合
金成分としてＺｎを含み、第二合金成分としてＳｎ、Ｓ
ｉ、Ｎｉの群から選ばれる少なくとも１元素を含む銅合
金であることを特徴とするＬＯＣ型リ−ドフレ−ムであ
る。
リ−ド部が素子上に延長するＬＯＣ型リ−ドフレ−ムに
おいて、前記ＬＯＣ型リードフレームが導電率が５〜２
５％ＩＡＣＳの銅合金からなり、前記銅合金が、第一合
金成分としてＺｎを含み、第二合金成分としてＳｎ、Ｓ
ｉ、Ｎｉの群から選ばれる少なくとも１元素を含む銅合
金であることを特徴とするＬＯＣ型リ−ドフレ−ムであ
る。
【００１２】請求項２記載の発明は、ＬＯＣ型リ−ドフ
レ−ムの表面の少なくとも一部がＰｄ、Ｒｕまたはそれ
らの合金で被覆されていることを特徴とする請求項１記
載のＬＯＣ型リ−ドフレ−ムである。
レ−ムの表面の少なくとも一部がＰｄ、Ｒｕまたはそれ
らの合金で被覆されていることを特徴とする請求項１記
載のＬＯＣ型リ−ドフレ−ムである。
【００１３】
【発明の実施の形態】本発明のＬＯＣ型リ−ドフレ−ム
では、従来のリ−ドフレ−ム用銅合金より低い導電率
（５〜２５％ＩＡＣＳ）の銅合金を用いる。金属におい
ては、導電率と熱伝導率とは比例関係（Ｗｉｅｄｅｍａ
ｎｎ−Ｆｒａｎｚの法則）にあり、本発明でも低い導電
率は低い熱伝導率を意味する。本発明者らは、前記の信
頼性向上研究の中で、熱応力・歪みの多くが静的な（温
度の平衡条件での）熱膨張差に加えて熱衝撃時の動的な
熱膨張差に大きく左右されることを知見した。すなわ
ち、リ−ドフレ−ムの温度上昇は、樹脂やＳｉ素子に比
べて速く、結果として大きな膨張差が生じる。通常の銅
合金では、電気特性や放熱性の観点から可及的に高い導
電率の銅合金を採用する結果、過剰に大きな熱応力・歪
みが発生する。半導体においては、熱膨張率は銅合金リ
−ド部が一番大きく、封止樹脂、Ｓｉ素子の順なので、
リ−ド部が選択的に温度上昇すれば熱膨張の差が加速さ
れるのは自明の理である。本発明は、導電率を実用の範
囲内で低く抑えることにより上記不都合を緩和したＬＯ
Ｃ型リードフレームである。
では、従来のリ−ドフレ−ム用銅合金より低い導電率
（５〜２５％ＩＡＣＳ）の銅合金を用いる。金属におい
ては、導電率と熱伝導率とは比例関係（Ｗｉｅｄｅｍａ
ｎｎ−Ｆｒａｎｚの法則）にあり、本発明でも低い導電
率は低い熱伝導率を意味する。本発明者らは、前記の信
頼性向上研究の中で、熱応力・歪みの多くが静的な（温
度の平衡条件での）熱膨張差に加えて熱衝撃時の動的な
熱膨張差に大きく左右されることを知見した。すなわ
ち、リ−ドフレ−ムの温度上昇は、樹脂やＳｉ素子に比
べて速く、結果として大きな膨張差が生じる。通常の銅
合金では、電気特性や放熱性の観点から可及的に高い導
電率の銅合金を採用する結果、過剰に大きな熱応力・歪
みが発生する。半導体においては、熱膨張率は銅合金リ
−ド部が一番大きく、封止樹脂、Ｓｉ素子の順なので、
リ−ド部が選択的に温度上昇すれば熱膨張の差が加速さ
れるのは自明の理である。本発明は、導電率を実用の範
囲内で低く抑えることにより上記不都合を緩和したＬＯ
Ｃ型リードフレームである。
【００１４】本発明のリードフレームに用いられる銅合
金の導電率の上限は２５％ＩＡＣＳで、これは経験的に
得た値で、特に望ましくは２０％ＩＡＣＳである。他
方、前記銅合金の下限値は５％ＩＡＣＳとするが、５％
ＩＡＣＳ未満では銅合金本来の特長である電気的、放熱
的特性が失われる。また、合金成分の大量添加による導
電率の低下は加工性を悪化させ製造上も不利である。
金の導電率の上限は２５％ＩＡＣＳで、これは経験的に
得た値で、特に望ましくは２０％ＩＡＣＳである。他
方、前記銅合金の下限値は５％ＩＡＣＳとするが、５％
ＩＡＣＳ未満では銅合金本来の特長である電気的、放熱
的特性が失われる。また、合金成分の大量添加による導
電率の低下は加工性を悪化させ製造上も不利である。
【００１５】本発明において、Ｃｕ−Ｚｎ系合金は安価
な合金であり、且つ加工性や強度などの特性を兼ね備え
ている。さらに、表面に安定なＺｎＯ皮膜が生成するた
めに、純銅や通常のリ−ドフレ−ム用銅合金に比べて酸
化し難く、且つ酸化皮膜は密着性に勝っているので、封
止樹脂との密着性に優れている。Ｚｎの含有量が８wt％
未満ではその効果が十分に得られず、３５wt％を超える
と加工性や耐食性が低下する。従ってＺｎの含有量は８
〜３５wt％が望ましい。
な合金であり、且つ加工性や強度などの特性を兼ね備え
ている。さらに、表面に安定なＺｎＯ皮膜が生成するた
めに、純銅や通常のリ−ドフレ−ム用銅合金に比べて酸
化し難く、且つ酸化皮膜は密着性に勝っているので、封
止樹脂との密着性に優れている。Ｚｎの含有量が８wt％
未満ではその効果が十分に得られず、３５wt％を超える
と加工性や耐食性が低下する。従ってＺｎの含有量は８
〜３５wt％が望ましい。
【００１６】第一合金成分（Ｚｎ）に加えて添加する第
二合金成分はＳｎ、Ｓｉ、Ｎｉの群から選ばれる少なく
とも１元素である。いずれの元素も固溶限が広く、固溶
限以下の添加量で導電率を著しく低下させることができ
る。従って、所望の導電率が得易い。また加工性を損な
わずに強度向上が可能であり、さらに、いずれの元素も
酸化を抑制し且つ生成する酸化膜は密着性が良い。これ
ら元素の他の効果は、Ｃｕ−Ｚｎ系合金特有の応力腐食
割れ（アンモニアや亜硫酸ガスなどを含む環境下で発生
する）の感受性を著しく低減させることである。前記第
二合金元素の望ましい含有量は、Ｓｎ０．５〜５wt％、
Ｓｉ０．５〜５wt％、Ｎｉ１〜２０wt％である。これら
元素は単独で添加しても、複合添加しても良好な効果が
得られる。これら元素の過剰添加は導電率並びに加工性
を低下させる上、その効果が飽和し不経済である。不足
する場合はその効果が十分に得られない。
二合金成分はＳｎ、Ｓｉ、Ｎｉの群から選ばれる少なく
とも１元素である。いずれの元素も固溶限が広く、固溶
限以下の添加量で導電率を著しく低下させることができ
る。従って、所望の導電率が得易い。また加工性を損な
わずに強度向上が可能であり、さらに、いずれの元素も
酸化を抑制し且つ生成する酸化膜は密着性が良い。これ
ら元素の他の効果は、Ｃｕ−Ｚｎ系合金特有の応力腐食
割れ（アンモニアや亜硫酸ガスなどを含む環境下で発生
する）の感受性を著しく低減させることである。前記第
二合金元素の望ましい含有量は、Ｓｎ０．５〜５wt％、
Ｓｉ０．５〜５wt％、Ｎｉ１〜２０wt％である。これら
元素は単独で添加しても、複合添加しても良好な効果が
得られる。これら元素の過剰添加は導電率並びに加工性
を低下させる上、その効果が飽和し不経済である。不足
する場合はその効果が十分に得られない。
【００１７】本発明では第三の合金成分として、Ｐｂ、
Ｂｉ、Ｓｂ、Ａｓ、Ｂｅ、およびアルカリ土類金属、稀
土類元素、Ｆｅ、Ｃｏ、Ｖ、Ｇｅ、Ｔｉ、Ｚｒ、Ｈｆ、
Ｃｒ、Ａｌ、Ｂ、Ｉｎなどを少量添加することにより、
加工性、強度、結晶粒度、導電率、耐食性、耐酸化性な
どが改善される。添加量は各々２wt％以下が望ましい。
Ｂｉ、Ｓｂ、Ａｓ、Ｂｅ、およびアルカリ土類金属、稀
土類元素、Ｆｅ、Ｃｏ、Ｖ、Ｇｅ、Ｔｉ、Ｚｒ、Ｈｆ、
Ｃｒ、Ａｌ、Ｂ、Ｉｎなどを少量添加することにより、
加工性、強度、結晶粒度、導電率、耐食性、耐酸化性な
どが改善される。添加量は各々２wt％以下が望ましい。
【００１８】本発明のＬＯＣ型リードフレームは、例え
ば、次のようにして製造される。すなわち、所定組成の
銅合金を溶解鋳造し、鋳塊を熱間および冷間で圧延する
か、薄板鋳造後、直ちに冷間圧延して板材に加工し、こ
れを中間焼鈍し、必要によりソ−キング処理したのち、
テンションレベラ−処理や低温焼鈍処理を加えて平坦度
や残留応力特性を改善する。次に前記板材をプレス打抜
きまたはエッチングでリ−ドフレ−ム形状に成形加工す
る。しかるのち、Ｎｉ、Ｃｏ、またはＮｉ−ＣＯ系、Ｎ
ｉ−Ｐ系、Ｎｉ−Ｂ系などの合金をメッキし、その上に
Ｐｄ、ＲｕまたはこれらのＰｄ−Ｎｉ系、Ｐｄ−Ｃｏ
系、Ｐｄ−Ａｇ系、Ｐｄ−Ａｕ系などの合金を薄くメッ
キする。またリ−ドフレ−ム成形に先立ち、予めＰｄメ
ッキを施しておいても良い。
ば、次のようにして製造される。すなわち、所定組成の
銅合金を溶解鋳造し、鋳塊を熱間および冷間で圧延する
か、薄板鋳造後、直ちに冷間圧延して板材に加工し、こ
れを中間焼鈍し、必要によりソ−キング処理したのち、
テンションレベラ−処理や低温焼鈍処理を加えて平坦度
や残留応力特性を改善する。次に前記板材をプレス打抜
きまたはエッチングでリ−ドフレ−ム形状に成形加工す
る。しかるのち、Ｎｉ、Ｃｏ、またはＮｉ−ＣＯ系、Ｎ
ｉ−Ｐ系、Ｎｉ−Ｂ系などの合金をメッキし、その上に
Ｐｄ、ＲｕまたはこれらのＰｄ−Ｎｉ系、Ｐｄ−Ｃｏ
系、Ｐｄ−Ａｇ系、Ｐｄ−Ａｕ系などの合金を薄くメッ
キする。またリ−ドフレ−ム成形に先立ち、予めＰｄメ
ッキを施しておいても良い。
【００１９】本発明のＬＯＣ型リードフレームは、テー
プ型ＬＯＣパッケージや接着剤を用いないマルチフレー
ム型ＬＯＣパッケージにも適用できる。またインナーリ
ード部と素子との接着を、接着テープの代わりに、接着
剤を予め塗布しておくとか、実装時に塗布するなどの方
法により行う場合にも適用できる。さらにＬＯＣパッケ
ージの応用として開発されたＣＳＰ（Ｃｈｉｐ Ｓｃａ
ｌｅ Ｐａｃｋａｇｅ）などにも適用できる。ＣＳＰも
素子上面または下面にリードが配置された実装効率の高
い構造である。ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ
ｎｏｎ ｌｅａｄｅｄ）パッケージやＢＬＰ（Ｂｏｔｔ
ｏｍ ＬｅａｄｅｄＰｌａｓｔｉｃ Ｐａｃｋａｇｅ）
などにも適用できる。
プ型ＬＯＣパッケージや接着剤を用いないマルチフレー
ム型ＬＯＣパッケージにも適用できる。またインナーリ
ード部と素子との接着を、接着テープの代わりに、接着
剤を予め塗布しておくとか、実装時に塗布するなどの方
法により行う場合にも適用できる。さらにＬＯＣパッケ
ージの応用として開発されたＣＳＰ（Ｃｈｉｐ Ｓｃａ
ｌｅ Ｐａｃｋａｇｅ）などにも適用できる。ＣＳＰも
素子上面または下面にリードが配置された実装効率の高
い構造である。ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ
ｎｏｎ ｌｅａｄｅｄ）パッケージやＢＬＰ（Ｂｏｔｔ
ｏｍ ＬｅａｄｅｄＰｌａｓｔｉｃ Ｐａｃｋａｇｅ）
などにも適用できる。
【００２０】
メッキ浴組成：ＮｉＳＯ4 …２５０ｇ／リットル、Ｎｉ
Ｃｌ2 …３０ｇ／リットル、Ｈ3 ＢＯ4 …３０ｇ／リッ
トル。ｐＨ：３．２。温度：５０℃。 電流密度：３Ａ／ｄｍ2 。時間：４０秒。 〔Ｐｄメッキ〕 メッキ浴組成：市販のＰｄめっき浴（日本高純度化学
（株）製）。 ＰＨ：７．０。温度：６０℃。電流密度：３Ａ／ｄｍ
2 。時間：２４秒。
Ｃｌ2 …３０ｇ／リットル、Ｈ3 ＢＯ4 …３０ｇ／リッ
トル。ｐＨ：３．２。温度：５０℃。 電流密度：３Ａ／ｄｍ2 。時間：４０秒。 〔Ｐｄメッキ〕 メッキ浴組成：市販のＰｄめっき浴（日本高純度化学
（株）製）。 ＰＨ：７．０。温度：６０℃。電流密度：３Ａ／ｄｍ
2 。時間：２４秒。
【００２１】次に前記ＬＯＣ型リ−ドフレ−ムのワイア
ボンド位置より外側のインナ−リ−ド先端部に、ポリイ
ミドテ−プの両面に接着剤を塗布した接着テ−プを張り
合わせ、この接着テープを４Ｍ−ＤＲＡＭ素子に約２７
０℃で２分間加熱圧着してインナーリードに素子を固定
した。次に、直径２５μｍのＡｕ線を２５０℃でワイア
ボンドしたのち、エポキシ樹脂で封止して、ＬＯＣパッ
ケージを作製した。
ボンド位置より外側のインナ−リ−ド先端部に、ポリイ
ミドテ−プの両面に接着剤を塗布した接着テ−プを張り
合わせ、この接着テープを４Ｍ−ＤＲＡＭ素子に約２７
０℃で２分間加熱圧着してインナーリードに素子を固定
した。次に、直径２５μｍのＡｕ線を２５０℃でワイア
ボンドしたのち、エポキシ樹脂で封止して、ＬＯＣパッ
ケージを作製した。
【００２２】（比較例１）
Ｃ１９４（Ｃｕ−２．４wt％Ｆｅ−０．１３wt％Ｚｎ−
０．０４wt％Ｐ合金）、Ｃｕ−１．９wt％Ｓｎ−０．２
wt％Ｎｉ−０．０４wt％Ｐ合金、Ｃｕ−３１wt％Ｚｎ合
金、Ｃｕ−１５wt％Ｚｎ合金の各々の板材にＰｄを０．
０７５μｍ全面メッキした板材、Ｆｅ−４２wt％Ｎｉ合
金の板材に常法によりＡｇを部分メッキした板材または
Ｐｄを全面メッキした板材を用い、実施例１と同じ方法
によりＬＯＣパッケージを作製した。
０．０４wt％Ｐ合金）、Ｃｕ−１．９wt％Ｓｎ−０．２
wt％Ｎｉ−０．０４wt％Ｐ合金、Ｃｕ−３１wt％Ｚｎ合
金、Ｃｕ−１５wt％Ｚｎ合金の各々の板材にＰｄを０．
０７５μｍ全面メッキした板材、Ｆｅ−４２wt％Ｎｉ合
金の板材に常法によりＡｇを部分メッキした板材または
Ｐｄを全面メッキした板材を用い、実施例１と同じ方法
によりＬＯＣパッケージを作製した。
【００２３】得られた各々のＬＯＣパッケージについ
て、リフロ−半田工程を想定して加湿と加熱の両処理を
施したのち、下記〜の調査を行った。結果を表１に
示す。ＳＡＭ（Ｓｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ
Ｍｉｃｒｏｇｒａｐｈ）によりＬＯＣパッケージ内部
の剥離、クラックの有無を調査した。前記加湿処理は８
５％ＲＨ、８０℃、４８Ｈｒの条件で行い、加熱処理は
２００℃共晶半田浴ディップ５秒の条件で行った。動
作試験後の断線の有無をテスタ−により調査した。Ｊ
ＩＳに準拠して塩水噴霧試験を行いアウタ−リ−ド部の
腐食状況を調査した。リ−ドフレ−ムの一部を短冊状
に切り出し、切断面を樹脂で被覆したサンプルを用いて
ＪＩＳＣ８３０６の３ vol％アンモニア蒸気中で、荷重
２０Ｋｇ／ｍｍ2 の定荷重を３００Ｈｒかけて耐応力腐
食割れ性を調べた。
て、リフロ−半田工程を想定して加湿と加熱の両処理を
施したのち、下記〜の調査を行った。結果を表１に
示す。ＳＡＭ（Ｓｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ
Ｍｉｃｒｏｇｒａｐｈ）によりＬＯＣパッケージ内部
の剥離、クラックの有無を調査した。前記加湿処理は８
５％ＲＨ、８０℃、４８Ｈｒの条件で行い、加熱処理は
２００℃共晶半田浴ディップ５秒の条件で行った。動
作試験後の断線の有無をテスタ−により調査した。Ｊ
ＩＳに準拠して塩水噴霧試験を行いアウタ−リ−ド部の
腐食状況を調査した。リ−ドフレ−ムの一部を短冊状
に切り出し、切断面を樹脂で被覆したサンプルを用いて
ＪＩＳＣ８３０６の３ vol％アンモニア蒸気中で、荷重
２０Ｋｇ／ｍｍ2 の定荷重を３００Ｈｒかけて耐応力腐
食割れ性を調べた。
【００２４】
【表１】
【００２５】表１より明らかなように、本発明例品のＮ
ｏ．１〜６はいずれも、全ての調査で良好な結果が得ら
れた。これに対し、比較例のＮｏ．４１，４２（従来銅
合金）はいずれも剥離または断線を起こした。Ｎｏ．４
３，４４（Ｃｕ−Ｚｎ合金）は剥離と応力腐食割れを起
こした。Ｎｏ．４５，４６（ＦｅＮｉ合金）はタイバ−
カット部に大きな赤錆が発生した。
ｏ．１〜６はいずれも、全ての調査で良好な結果が得ら
れた。これに対し、比較例のＮｏ．４１，４２（従来銅
合金）はいずれも剥離または断線を起こした。Ｎｏ．４
３，４４（Ｃｕ−Ｚｎ合金）は剥離と応力腐食割れを起
こした。Ｎｏ．４５，４６（ＦｅＮｉ合金）はタイバ−
カット部に大きな赤錆が発生した。
【００２６】（実施例２）
実施例１で形成したリードフレーム形状体に常法により
Ａｇを１．５μｍ厚さ部分メッキし、以下実施例１と同
じ方法によりＬＯＣパッケージを作製した。
Ａｇを１．５μｍ厚さ部分メッキし、以下実施例１と同
じ方法によりＬＯＣパッケージを作製した。
【００２７】（比較例２）
Ｃ１９４、Ｃｕ−１．９wt％Ｓｎ−０．２wt％Ｎｉ−
０．０４wt％Ｐ合金、Ｃｕ−３１wt％Ｚｎ合金、Ｃｕ−
１５wt％Ｚｎ合金、Ｃｕ−３５wt％Ｚｎ−１．５wt％Ｓ
ｎ合金の各々の板材にＰｄを０．０７５μｍ全面メッキ
した板材を用い、実施例１と同じ方法によりＬＯＣパッ
ケージを作製した。得られたＬＯＣパッケージについ
て、加湿処理をＲＨ６０％、温度３０℃、時間４８Ｈｒ
の条件で行った他は、実施例１と同じ方法で前記〜
の調査を行った。結果を表２に示す。
０．０４wt％Ｐ合金、Ｃｕ−３１wt％Ｚｎ合金、Ｃｕ−
１５wt％Ｚｎ合金、Ｃｕ−３５wt％Ｚｎ−１．５wt％Ｓ
ｎ合金の各々の板材にＰｄを０．０７５μｍ全面メッキ
した板材を用い、実施例１と同じ方法によりＬＯＣパッ
ケージを作製した。得られたＬＯＣパッケージについ
て、加湿処理をＲＨ６０％、温度３０℃、時間４８Ｈｒ
の条件で行った他は、実施例１と同じ方法で前記〜
の調査を行った。結果を表２に示す。
【００２８】
【表２】
【００２９】表２より明らかなように、本発明例のＮ
ｏ．１０〜１４はいずれも、全ての調査で良好な結果が
得られた。これに対し、比較例のＮｏ．４７，４８（従
来銅合金）はいずれも剥離を起こした。Ｎｏ．４９，５
０（Ｃｕ−Ｚｎ合金）は剥離と応力腐食割れを起こし
た。Ｎｏ．５１（Ｃｕ−Ｚｎ−Ｓｎ合金）はベータ相が
発生して圧延途中で割れを起こし板に加工することがで
きなかった。
ｏ．１０〜１４はいずれも、全ての調査で良好な結果が
得られた。これに対し、比較例のＮｏ．４７，４８（従
来銅合金）はいずれも剥離を起こした。Ｎｏ．４９，５
０（Ｃｕ−Ｚｎ合金）は剥離と応力腐食割れを起こし
た。Ｎｏ．５１（Ｃｕ−Ｚｎ−Ｓｎ合金）はベータ相が
発生して圧延途中で割れを起こし板に加工することがで
きなかった。
【００３０】（実施例３）
実施例２で用いた本発明銅合金のＮｏ．１０〜１４、お
よび比較例２で用いた銅合金の Ｎｏ．４７〜５１につ
いて、前記実施例１と同じ条件で加湿と加熱の両処理を
施し、実施例１と同じ、の調査を行った。結果を表
３に示す。
よび比較例２で用いた銅合金の Ｎｏ．４７〜５１につ
いて、前記実施例１と同じ条件で加湿と加熱の両処理を
施し、実施例１と同じ、の調査を行った。結果を表
３に示す。
【００３１】
【表３】
【００３２】表３より明らかなように、本発明例の Ｎ
ｏ．１８，１９，２１に軽度の剥離が生じたが、前記剥
離は軽度で実用上問題ない程度のものであった。なお、
剥離の程度は導電率の低い方が軽度であった。
ｏ．１８，１９，２１に軽度の剥離が生じたが、前記剥
離は軽度で実用上問題ない程度のものであった。なお、
剥離の程度は導電率の低い方が軽度であった。
【００３３】（実施例４）
Ｃｕ−２０wt％Ｚｎ−２．９wt％Ｓｎ合金を用い、Ｐｄ
メッキに代えてＲｕを０．０８μｍ厚さメッキした他は
実施例１と同じ方法によりＬＯＣ形リードフレームを製
造し、このリードフレームを用いて実施例１と同じ方法
によりＬＯＣパッケージを作製し、実施例１と同じ方法
により〜の調査を行った。結果を表４に示す。な
お、Ｒｕメッキは下記条件で行った。 〔Ｒｕメッキ〕 メッキ浴組成：ＲｕＮＯＣｌ3 ５Ｈ2 Ｏ…１０ｇ／リッ
トル、 ＮＨ2 ＳＯ3 Ｈ…１５ｇ／リットル。ｐＨ：１〜２。温
度：６０℃。 電流密度：１Ａ／ｄｍ2 。時間：２００秒。
メッキに代えてＲｕを０．０８μｍ厚さメッキした他は
実施例１と同じ方法によりＬＯＣ形リードフレームを製
造し、このリードフレームを用いて実施例１と同じ方法
によりＬＯＣパッケージを作製し、実施例１と同じ方法
により〜の調査を行った。結果を表４に示す。な
お、Ｒｕメッキは下記条件で行った。 〔Ｒｕメッキ〕 メッキ浴組成：ＲｕＮＯＣｌ3 ５Ｈ2 Ｏ…１０ｇ／リッ
トル、 ＮＨ2 ＳＯ3 Ｈ…１５ｇ／リットル。ｐＨ：１〜２。温
度：６０℃。 電流密度：１Ａ／ｄｍ2 。時間：２００秒。
【００３４】
【表４】
【００３５】表４より明らかなように、本発明例のＮ
ｏ．２６は、全ての調査で良好な結果が得られた。
ｏ．２６は、全ての調査で良好な結果が得られた。
【００３６】
【発明の効果】以上に述べたように、本発明のＬＯＣ型
リ−ドフレ−ムは、導電率の低い銅合金を用いるので、
熱膨張率が素子や封止樹脂に近似し、破壊現象が起き難
く、信頼性の高いＬＯＣパッケージが得られ、さらにＰ
ｄやＲｕを被覆することにより信頼性が一層向上する。
また本発明のＬＯＣ型リードフレームは、従来のＦｅＮ
ｉ合金にＡｇを部分めっきしたものに較べて材料コスト
が安価であり、その効果は半導体装置の高集積化により
素子の大型化が続き、実装効率の向上が強く要求される
中で益々大きなものとなる。本発明のＬＯＣ型リードフ
レームは、現在主流の樹脂封止型パッケ−ジにも適用で
き、さらに高密度実装の強い要請に応えて開発される類
似の実装方式（ＬＯＣ応用ＣＳＰなど）にも十分適用で
きる。依って、工業上顕著な効果を奏する。
リ−ドフレ−ムは、導電率の低い銅合金を用いるので、
熱膨張率が素子や封止樹脂に近似し、破壊現象が起き難
く、信頼性の高いＬＯＣパッケージが得られ、さらにＰ
ｄやＲｕを被覆することにより信頼性が一層向上する。
また本発明のＬＯＣ型リードフレームは、従来のＦｅＮ
ｉ合金にＡｇを部分めっきしたものに較べて材料コスト
が安価であり、その効果は半導体装置の高集積化により
素子の大型化が続き、実装効率の向上が強く要求される
中で益々大きなものとなる。本発明のＬＯＣ型リードフ
レームは、現在主流の樹脂封止型パッケ−ジにも適用で
き、さらに高密度実装の強い要請に応えて開発される類
似の実装方式（ＬＯＣ応用ＣＳＰなど）にも十分適用で
きる。依って、工業上顕著な効果を奏する。
【図１】（イ）はＬＯＣパッケージの透視平面図、
（ロ）は（イ）のＡ−Ａ矢視断面図である。
（ロ）は（イ）のＡ−Ａ矢視断面図である。
10 素子
11 リードフレーム
12 インナーリード部
13 接着テープ
14 Ａｇの部分メッキ層
15 ワイアボンド
16 封止樹脂
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−226562（ＪＰ，Ａ)
特開 昭59−76453（ＪＰ，Ａ)
特開 昭62−92350（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/50
Claims (2)
- 【請求項１】 リ−ド部が素子上に延長するＬＯＣ型リ
−ドフレ−ムにおいて、前記ＬＯＣ型リードフレームが
導電率が５〜２５％ＩＡＣＳの銅合金からなり、前記銅
合金が、第一合金成分としてＺｎを含み、第二合金成分
としてＳｎ、Ｓｉ、Ｎｉの群から選ばれる少なくとも１
元素を含む銅合金であることを特徴とするＬＯＣ型リ−
ドフレ−ム。 - 【請求項２】 ＬＯＣ型リ−ドフレ−ムの表面の少なく
とも一部がＰｄ、Ｒｕまたはそれらの合金で被覆されて
いることを特徴とする請求項１記載のＬＯＣ型リ−ドフ
レ−ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13090297A JP3454667B2 (ja) | 1997-05-21 | 1997-05-21 | Ｌｏｃ型リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13090297A JP3454667B2 (ja) | 1997-05-21 | 1997-05-21 | Ｌｏｃ型リ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321789A JPH10321789A (ja) | 1998-12-04 |
| JP3454667B2 true JP3454667B2 (ja) | 2003-10-06 |
Family
ID=15045402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13090297A Expired - Fee Related JP3454667B2 (ja) | 1997-05-21 | 1997-05-21 | Ｌｏｃ型リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3454667B2 (ja) |
-
1997
- 1997-05-21 JP JP13090297A patent/JP3454667B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10321789A (ja) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7608916B2 (en) | Aluminum leadframes for semiconductor QFN/SON devices | |
| KR100381302B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6664136B2 (en) | Semiconductor device and manufacturing method thereof | |
| US4498121A (en) | Copper alloys for suppressing growth of Cu-Al intermetallic compounds | |
| JP2003297995A (ja) | エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム | |
| US7872336B2 (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| US7268415B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
| JP2009517869A (ja) | 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム | |
| EP1037277B1 (en) | Lead frame and method of fabricating a lead frame | |
| US6853056B2 (en) | Semiconductor device having a base metal lead frame | |
| US20040262719A1 (en) | Lead frame for semiconductor packages | |
| US6838757B2 (en) | Preplating of semiconductor small outline no-lead leadframes | |
| JP3454667B2 (ja) | Ｌｏｃ型リ−ドフレ−ム | |
| JP2570911B2 (ja) | 半導体パッケージ及びそれに用いるリードフレーム | |
| JPH10313087A (ja) | 電子部品用リード材 | |
| JPH05345941A (ja) | 樹脂封止型半導体装置のＣｕ合金製リードフレーム材 | |
| JPH1126672A (ja) | 半導体パッケージ及びその製法 | |
| JP3481448B2 (ja) | リードフレーム | |
| JPS6218614B2 (ja) | ||
| JPH0512858B2 (ja) | ||
| JPH08153843A (ja) | 半導体チップ実装用リードフレーム | |
| JP2004158884A (ja) | 半導体装置およびその製造方法 | |
| JPH0558259B2 (ja) | ||
| JPS6240753A (ja) | 半導体リ−ドフレ−ム | |
| KR20020094965A (ko) | 리드프레임 및 이를 이용한 반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |