JP2004158884A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004158884A
JP2004158884A JP2004038959A JP2004038959A JP2004158884A JP 2004158884 A JP2004158884 A JP 2004158884A JP 2004038959 A JP2004038959 A JP 2004038959A JP 2004038959 A JP2004038959 A JP 2004038959A JP 2004158884 A JP2004158884 A JP 2004158884A
Authority
JP
Japan
Prior art keywords
lead
leads
semiconductor chip
copper
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004038959A
Other languages
English (en)
Inventor
Yasushi Motonami
浪 康 司 本
Yutaka Masuda
田 裕 増
Tadao Fukaya
谷 忠 男 深
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004038959A priority Critical patent/JP2004158884A/ja
Publication of JP2004158884A publication Critical patent/JP2004158884A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 コストダウン効果が高く、有害物質を使用しない半導体装置およびその製造方法を提供する。
【解決手段】 半導体装置は、半導体チップ（１１）と、この半導体チップを搭載するダイパッド部（１２）およびこのダイバッド部の周囲に内端が位置するように配設された複数のリード（１３）とを有し、防錆被膜残査のない銅系リードフレームと、半導体チップ上の電極と複数のリードの内端部とを直接接続する銅ワイヤ（１４）と、これらを気密封止する樹脂封止体（１６）とを備え、複数のリードのうち樹脂封止体から突出する外部リード部分（１７）には鉛フリーのはんだ膜（１８’）を備える。これにより、コストの低減と環境汚染の防止が図られる。また、本発明にかかる半導体装置の製造方法によれば、リードフレームを作成後すぐに比較的低温で分解する非ＢＴＡ系防錆剤を塗布するとともに、最終的に鉛フリーのはんだによりアウタリードの防錆を図っているので、貴金属の使用を避けてコストダウンに寄与するとともに、後の工程で有害な残留物を残さず、特に樹脂封止の信頼性を向上させることができる。
【選択図】 図２

Description

本発明は半導体装置およびその製造方法に関するものである。
半導体装置、特に半導体集積回路は、一般にリードフレームを用いて製造される。
リードフレームの典型的な形状を図６に示す。このリードフレーム１００は全体の強度を確保するための外枠１０１と、この外枠にタイバー１０２と称される連結部材で連結され、中央部に設けられるダイパッド部（アイランド部ともいう）１０３、その周囲に配設された複数のリード１０４を有している。この複数のリード１０４のダイパッド１０３側の内端部はダイパッド１０３から離隔しており、各リードの途中でダムバー１０５と称される連結部材で外枠１０１と連結されている。ダムバー１０５よりも外側のリード部分は後述する樹脂封止後外に露出する部分であり、アウタリード１０４ａと称され、それよりも内側の部分は樹脂封止される部分でインナリード１０４ｂと称される。
リードフレームの材料としてはニッケル合金、コバールなども用いられるが、近年は銅あるいは銅を主成分とする銅合金などが主流となっている。
このようなリードフレーム１００のダイパッド部１０３に半導体チップを銀ペースト等の導電性接着剤やはんだリボン等で固着し、この半導体チップ上の電極とリードの内端部とをワイヤボンディングによりワイヤで接続し、全体を樹脂で封止し、樹脂封止体の外に残存しているダムバー１０５の切断後、この樹脂封止体より突出したアウタリード１０４ａの折り曲げ等の成形を行い、アウタリードの実装時の接続特性を向上させるために通常はんだめっき等が施されて半導体装置の完成品を得る。
このリードフレームについては、ワイヤとの接続特性、完成品としてのアウタリードのプリント基板等への接続特性に優れていることが必要となる。
これらの接続特性を劣化させるのはリードフレーム自体の酸化による酸化膜形成である。これは、素材製造・保管工程並びに半導体組立工程での熱履歴によりリードフレーム表面に生ずる。銅は電気的特性は良好であるが、酸化しやすいのが欠点で酸化膜を発生させないように、通常、打ち抜きやエッチング等によるリードフレーム製造直後に防錆被膜が表面に形成される。この防錆被膜としては、ベンゾトリアゾール（ＢＴＡ）系のものが通常使用される。
また、前述したように、インナリードと半導体チップとはワイヤにより接続される。このワイヤについては長期にわたって腐食がないこと、展延性に優れ加工が容易であること、大気中でのボールアップ（ボール化）が容易であることなどが要求され、これらを満たすものとして金線が通常使用されている。
さらに、このワイヤとインナリードとの接続の信頼性を向上させるため、インナリードのワイヤボンディング箇所には銀やパラジウム等の貴金属めっきが施されるのが通常である。
しかしながら、従来酸化防止のためにリードフレーム製造工程でリードフレームに塗布されるベンゾトリアゾール系の防錆剤による被膜は耐熱温度が高く、良好なダイ並びにワイヤボンディング性を確保するためにはダイボンディング工程で３５０℃以上の温度をかけて完全に分解させる必要がある。ワイヤボンディングではこのような高温にはできないため、ベンゾトリアゾール系の防錆剤は、ダイボンディング工程で３５０℃以上の温度をかける高温ダイボンディング方式、例えば４００℃付近の雰囲気温度で行われるはんだダイボンディング方式を採用した半導体装置にしか適用できなかった。なお、このような防錆剤には種々の成分が含まれており、そのうちには２００℃台後半でも分解されるものがあり、このため酸化被膜が一部形成され、そのような酸化被膜が後の工程で剥離して製造上悪影響を与えることがある。
また、この防錆剤は組立工程における熱履歴を受けることにより分解して残留物を生成させるため、樹脂封止工程における樹脂とリードフレームの密着性を劣化させ、半導体装置の信頼性の低下も招いている。
一方、半導体装置に対するコストダウン要求は日増しに強まっているが、前述したような半導体装置における貴金属のコストのしめる割合はきわめて大きく、コストダウンの障害となっている。例えば、ワイヤボンディング工程に採用している配線材としての金は高価であるとともに、市場の価格変動も大きく、金線購入価格の大半は地金代であるため、コスト削減は限界に近づいている。
他の貴金属についても廃止の努力がなされているが、代替材料や貴金属を使用しない製造方法にはそれぞれ欠点もあり、決定的なものはない。
さらに、ダイボンディングにおいて使用される銀ペーストは価格が高く価格変動が懸念される貴金属の銀が使用され、はんだリボンには鉛が含有されている。鉛は環境問題から有害物資へ指定されつつあり、使用しないことが望まれており、銀やビスマス（Ｂｉ）などの材料への置換が検討されているものの、価格面・特性面・作業性においてはんだに勝るものは現時点ではみつかっていない。
さらに、アウタリード（外部リード）には通常Ｓｎ−Ｐｂはんだめっきやパラジウム（Ｐｄ）めっきが施されている。前述したように、はんだめっきに含有されている鉛は有害物資へ指定されつつあり、パラジウムは高価な貴金属であり、いずれも使用を避けることが望まれている。
本発明はこのような種々の問題を解決するためになされたもので、貴金属や鉛を用いることなく高信頼性を得ることができ、コストを低減できる半導体装置およびその製造方法を提供することを目的とする。
本発明にかかる半導体装置の一態様によれば、
半導体チップと、
前記半導体チップを搭載するダイパッド部と、このダイバッド部の周囲に内端が位置するように配設された複数のリードとを有し、防錆被膜残査のない銅系リードフレームと、
前記半導体チップ上の電極と前記複数のリードの内端部とを直接接続する銅ワイヤと、
前記半導体チップ、前記リードフレームの大部分、前記銅ワイヤを気密封止する樹脂封止体とを備え、
前記複数のリードのうち前記樹脂封止体から突出する外部リード部分には鉛を含まないはんだ被膜を有することを特徴とする半導体装置が提供される。
また、本発明にかかる半導体装置の製造方法の一態様によれば、
ダイパッド部とその周囲に内端が位置するように配設された複数のリードとを有する銅系リードフレームを準備し、
前記リードフレームの表面に非ベンゾトリアゾール系防錆剤を塗布し、
加熱雰囲気中で前記ダイパッド上に非金属系ペーストを用いて半導体チップを固着させるダイボンディングを行い、
前記半導体チップ上の電極と前記リードフレームのリード内端部を銅ワイヤを用いて接続するワイヤボンディングを行い、
リードの一部を除き樹脂で封止して樹脂封止体を形成し、
前記樹脂封止体より突出したリードの成形を行い、
前記樹脂封止体より突出したリードに鉛を含まないはんだめっき処理を行う、半導体装置の製造方法が提供される。
本発明によれば、貴金属を含まないリードフレーム、ダイボンディング剤、銅ワイヤ、アウタリードの表面処理を採用しているため、高価な貴金属を含まず、製造コストを著しく低下させことができるとともに人体に有害な鉛をいずれの工程でも使用していないため、環境汚染を招くことがない。
また、本発明にかかる半導体装置の製造方法によれば、リードフレームを作成後すぐに比較的低温で分解する非ＢＴＡ系防錆剤を塗布するとともに、最終的に鉛フリーのはんだでアウタリードの防錆を図っているので、貴金属の使用を避けてコストダウンに寄与するとともに、後の工程で有害な残留物を残さず、特に樹脂封止の信頼性を向上させることができる。
以下、本発明の実施の形態につき詳細に説明する。
図１は本発明にかかる半導体装置の実施の形態を示す素子断面図である。
この半導体装置１０は、半導体チップ１１が銅あるいは銅合金のリードフレームのダイパッド部１２に固着され、半導体チップ上の電極とリードフレームのインナリード１３とは銅ワイヤ１４で接続されている。ここで使用されているリードフレームは銅あるいは銅を主成分とする合金でなる。
銅系のリードフレームの材料としては例えば、次のようなものが知られている（単位は重量％）。
ＫＦＣ：Ｆｅ０．１，Ｐ０．０３，残りＣｕ
ＡＬＬＯＹ１９４：Ｆｅ２．４、Ｚｎ０．１２，Ｐ０．０３，残りＣｕ
ＫＬＦ−１：Ｎｉ３．２、Ｓｉ０．７、Ｚｎ０．３，残りＣｕ
ＫＬＦ−１２５：Ｎｉ３．２，Ｓｉ０．７、Ｚｎ０．３、残りＣｕ。
また、銅ワイヤ１３が接続されるインナリード部１４には従来のような貴金属めっきは一切行われていない。また、半導体チップ１１をダイパッド部１２に固着するダイボンディングにおいても好ましくは貴金属を含まないペースト、例えば銅ペースト１５が用いられている。
これら全体はリードの一部を除き樹脂１６で封止され、この樹脂封止体から突出したリード部分であるアウタリード１７は折り曲げ等の成形がおこなわれている。
そして、アウタリードの表面には水溶性防錆剤の被膜１８あるいは鉛を含有しない鉛フリーのはんだめっき膜１８’が形成されている。
このような半導体装置では、貴金属の使用は最小限となっており、コストの低減が実現されている。
次に、このような半導体装置の製造方法について詳述する。
図２は本発明にかかる半導体装置の製造方法を示すフローチャートである。
まずリードフレームを準備する（ステップＳ１）。リードフレームは銅板あるいは銅合金の板の打ち抜きあるいはエッチングで得られる。この作業終了時点でリードフレームには直ちに防錆剤が塗布され、防錆被膜が形成される（ステップＳ２）。この防錆被膜は２５０℃前後の加熱により完全分解し、残留物を生成しないものであり、非ＢＴＡ系の脂肪酸エステル系あるいはアミン系の防錆剤が最適である。この防錆剤を採用すると、後の工程における熱履歴により完全に分解し、悪影響を与えることはない。
次に半導体チップがリードフレームのダイパッド部にダイボンディングされる（ステップＳ３）。前述した処理を行ったリードフレームを使用することにより、１００〜１３０℃程度、好ましくは１００℃の還元加熱雰囲気で低温ペーストダイボンディング方式の適用が可能となる。この温度では非ＢＴＡ系防錆剤は分解せずそのまま残存する。
ダイボンディング用のペーストとしては貴金属を含まず熱伝導率の高い、例えば銅を含むぺーストであることが好ましい。このペーストは貴金属を使用しないために製造コストを低減できるとともに鉛のような有害物資の排除が可能となる。
続いてワイヤボンディングが行われる（ステップＳ４）。このワイヤボンディングでは、半導体チップとインナリード間は銅ワイヤを用いて接続が行われ、約２８５℃の雰囲気で行われる。この温度では防錆被膜は分解するため、銅の素地が露出し、信頼性の高いワイヤボンディングが可能となる。
すなわち、リードフレーム上の防錆皮膜は低温ダイボンディング工程では分解しておらず、ワイヤボンディング時の加熱雰囲気およびボンディングヘッドの熱で完全に分解するため、接合直前までリードフレームの酸化を防止しており、良好なワイヤ接続が可能である。
銅は金等の貴金属と異なって安価であり市場の価格変動も少ないので、製造コストの低減に寄与する。また、銅は金よりも比抵抗が小さく電気的特性が良好であるだけでなく、ヤング率が高いため樹脂封止の際にワイヤ流れが少なく、拡散スピードが早いため温度サイクルにおいても有利という特性を有しており、性能や信頼性の上でも金線より優位となる。
しかしながら、銅線が不利な点としては硬度が高く、ワイヤボンディング時にボンディングパッドへのダメージを与え、ボンディングヘッドの寿命を短縮化することが懸念される。すなわち、一般的な金線のボール硬度はマイクロビッカース硬度Ｈｖが５１程度であるのに対して、一般的な銅線のそれはＨｖが８５程度と高い。
この問題に対しては、素材である高純度の銅に添加元素材料としてＰ(リン)を５０ｐｐｍ程度の含有率で添加するようにした。なお、このリン濃度は高ければ良いというものではなく、５０ｐｐｍの場合、３００ｐｐｍの場合よりも低い硬度となった。
これにより銅のボール硬度をＨｖで５７程度に抑制することが可能となる。従って、ボンディングパッドへのダメージや工具に対する影響は金線と同等レベルになると考えられる。
続いてトランスファモールド法等で全体を樹脂で封止する（ステップＳ５）。このときにもリードフレーム上の防錆被膜がすでに分解除去されているので、樹脂の密着性はきわめて良好であり、信頼性の高い封止が可能である。
この封止の良好性を判定する方法として超音波探傷装置（ＳＡＴ：Scanning Acoustic Tomograph）がある。この超音波探傷法は、異なる物質間の接合界面の状態を超音波の反射波形によって観察する非破壊検査方法である。具体的には、モールド樹脂とリード間の密着性が悪いときには両者間に空気層が発生し、この空気層が超音波を１００％反射させることから、反射波形による画像が密着している部分の画像とは異なって表示されることを利用する。
図３は従来のＢＴＡ系防錆剤を使用しワイヤボンディング箇所に銀めっきを行ったリードフレームを使用して樹脂封止を行ったＳＡＴ画像（図３（ａ））と、本発明の実施の形態による非ＢＴＡ系防錆剤を使用し、銀めっきを行わなかったリードフレームを使用して樹脂封止を行ったＳＡＴ画像（図３（ｂ））とを比較したものである。
図３（ａ）によれば、剥離が生じている部分２０は白く表示されており、剥離面積はダイパッド面積の２０％程度と認められる。発明者らの実験によれば、従来のリードフレームを用いた樹脂封止では初期状態からかなりの率で剥離が認められるのに対し、本発明の実施の形態によるリードフレームを用いて樹脂封止を行ったものは剥離がほとんど認められないという顕著な差が認められた。
図４はこの剥離の発生の状況を示すグラフであって、銀めっきを行わないリードフレームを用いて樹脂封止を行った半導体装置において、（ａ）は本発明により非ＢＴＡ系防錆剤を用いたもの、（ｂ）は従来のＢＴＡ系防錆剤を用いたものを示しており、各３０個のサンプルについて剥離率が００〜４０％、２０〜４０％、４０〜６０％、６０〜８０％の範囲にあったサンプル数をヒトスグラム化したものである。
このグラフから本発明の実施の形態では剥離しているものが少なく、剥離していてもその面積が小さいことがわかる。
次にダムバーの切断およびアウタリードの折り曲げ成形が行われ、半導体装置が得られる（ステップＳ６）。
このアウタリードの酸化を防止するために、この時点でアウタリード部に水溶性防錆剤が塗布される（ステップＳ７）。銅用の水溶性防錆剤としてはモノエタノールアミンを主成分とするものが使用される。
この水溶性防錆剤を使用することにより、Ｓｎ−ＰｂはんだめっきやＰｄめっきと比較して、防錆効果・変色効果・半田付け性等において遜色の無い特性が得られ、半導体価格の低減を図ることができた。また、水溶性であることにより、通常の外装めっきと比較して廃液、排水処理などが不要となり、さらに取り扱いや作業性も向上して、コスト低減にも貢献する。
本発明においては、水溶性防錆剤の代わりに鉛を含有しない、例えばＳｎ−Ｂｉ，Ｓｎ−Ｃｕ，Ｓｎ−Ａｇ，Ｓｎ−Ｉｎ，Ｓｎ−Ｚｎ組成のはんだ膜あるいは錫のみの膜をアウタリードの表面に形成するようにする。この被膜形成は通常溶融はんだにディップする方法により行われる。
このような鉛フリーのはんだめっきを施す際にも非ＢＴＡ系防錆剤を採用することに伴う生産性の向上が見られた。図５はこのような様子を示すもので、従来のＢＴＡ系防錆剤を使用しワイヤボンディング箇所に銀めっきを行ってリードフレームと、本発明の実施の形態による非ＢＴＡ系防錆剤を使用し、銀めっきを行わなかったリードフレームとで比較すると、アウタリードにはんだめっきを行うための電界脱脂時間、硫酸系の前処理時間のいずれも１０％の短縮が可能であった。
以上のように各部分で材料を再検討することにより、貴金属を全く用いない半導体装置が得られた。
本発明にかかる半導体装置の実施の形態を示す素子断面図である。 本発明にかかる半導体装置の製造方法における工程を示すフローチャートである。 超音波探傷装置を使用して発見された剥離部分の表示の様子を示す説明図である。 防錆剤の相違による剥離発生状況の相違を示すグラフである。 非ＢＴＡ系防錆剤の使用による生産性向上の一例を示す図表である。 典型的なリードフレームの形状を示す平面図である。
符号の説明
１１ 半導体チップ
１２ ダイパッド
１３ リード
１４ ワイヤ
１５ 銅ペースト
１６ 樹脂封止体
１７ 外部リード
１８ 水溶性防錆剤
１８’ 鉛フリーのはんだ被膜
１００ リードフレーム
１０１ 外枠
１０２ タイバー
１０３ ダイパッド
１０４ リード
１０４ａ アウタリード
１０４ｂ インナリード
１０５ ダムバー

Claims (8)

  1. 半導体チップと、
    前記半導体チップを搭載するダイパッド部と、このダイバッド部の周囲に内端が位置するように配設された複数のリードとを有し、防錆被膜残査のない銅系リードフレームと、
    前記半導体チップ上の電極と前記複数のリードの内端部とを直接接続する銅ワイヤと、
    前記半導体チップ、前記リードフレームの大部分、前記銅ワイヤを気密封止する樹脂封止体とを備え、
    前記複数のリードのうち前記樹脂封止体から突出する外部リード部分には鉛を含まないはんだ被膜を有することを特徴とする半導体装置。
  2. 前記鉛を含まないはんだはＳｎ−Ｂｉ，Ｓｎ−Ｃｕ，Ｓｎ−Ａｇ，Ｓｎ−Ｉｎ，Ｓｎ−Ｚｎのうちのいずれかの組成を有していることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップは前記ダイパッド部に卑金属系ペーストにより固着されたものであることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記卑金属系ペーストは銅を主体とする導電性ペーストであることを特徴とする請求項３に記載の半導体装置。
  5. ダイパッド部とその周囲に内端が位置するように配設された複数のリードとを有する銅系リードフレームを準備し、
    前記リードフレームの表面に非ベンゾトリアゾール系防錆剤を塗布し、
    加熱雰囲気中で前記ダイパッド上に非金属系ペーストを用いて半導体チップを固着させるダイボンディングを行い、
    前記半導体チップ上の電極と前記リードフレームのリード内端部を銅ワイヤを用いて接続するワイヤボンディングを行い、
    リードの一部を除き樹脂で封止して樹脂封止体を形成し、
    前記樹脂封止体より突出したリードの成形を行い、
    前記樹脂封止体より突出したリードに鉛を含まないはんだめっき処理を行う、半導体装置の製造方法。
  6. 前記非ベンゾトリアゾール系防錆剤は脂肪酸エステル系防錆剤あるいはアミン系防錆剤であることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記ワイヤボンディングは前記非ベンゾトリアゾール系防錆剤が分解する温度で行われることを特徴とする請求項５または６に記載の半導体装置の製造方法。
  8. 前記分解温度が２５０℃以上であることを特徴とする請求項７に記載の半導体装置の製造方法。
JP2004038959A 2004-02-16 2004-02-16 半導体装置およびその製造方法 Pending JP2004158884A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004038959A JP2004158884A (ja) 2004-02-16 2004-02-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004038959A JP2004158884A (ja) 2004-02-16 2004-02-16 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001392707A Division JP3537417B2 (ja) 2001-12-25 2001-12-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004158884A true JP2004158884A (ja) 2004-06-03

Family

ID=32822115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004038959A Pending JP2004158884A (ja) 2004-02-16 2004-02-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2004158884A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014181346A (ja) * 2013-03-18 2014-09-29 Dowa Metaltech Kk 金属−セラミックス回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014181346A (ja) * 2013-03-18 2014-09-29 Dowa Metaltech Kk 金属−セラミックス回路基板の製造方法

Similar Documents

Publication Publication Date Title
JP3537417B2 (ja) 半導体装置およびその製造方法
KR100381302B1 (ko) 반도체 장치 및 그 제조방법
KR20080034081A (ko) 반도체 장치 및 그 제조 방법
JP2003297995A (ja) エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム
JP2002100718A (ja) 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
JP2009526381A (ja) 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム
KR20070046804A (ko) 반도체장치
JP2009517869A (ja) 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム
JP2003197827A (ja) 半導体装置およびその製造方法
EP0823719A1 (en) Molded electronic component having pre-plated lead terminals and manufacturing process thereof
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
JP2000307051A (ja) 銅及び銅基合金とその製造方法
JPH07326701A (ja) 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路
JPH05117898A (ja) 半導体チツプ実装用リードフレームとその製造方法
JP2004158884A (ja) 半導体装置およびその製造方法
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
JPH09252070A (ja) リードフレーム、及びそれを用いた半導体装置
JPH02222567A (ja) リードフレーム
JPH10284666A (ja) 電子部品機器
JPH08153843A (ja) 半導体チップ実装用リードフレーム
JP3454667B2 (ja) Ｌｏｃ型リ−ドフレ−ム
JPS6214452A (ja) 半導体用リ−ドフレ−ム
JPS6142941A (ja) 半導体用リ−ドフレ−ム
JPS60218863A (ja) 半導体リ−ドフレ−ム
JPH0558259B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306