JP2003297995A - エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム - Google Patents

エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム

Info

Publication number
JP2003297995A
JP2003297995A JP2003077486A JP2003077486A JP2003297995A JP 2003297995 A JP2003297995 A JP 2003297995A JP 2003077486 A JP2003077486 A JP 2003077486A JP 2003077486 A JP2003077486 A JP 2003077486A JP 2003297995 A JP2003297995 A JP 2003297995A
Authority
JP
Japan
Prior art keywords
metal
layer
leadframe
palladium
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003077486A
Other languages
English (en)
Inventor
Donald C Abbott
シー アボット ドナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2003297995A publication Critical patent/JP2003297995A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48764—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12875—Platinum group metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component

Abstract

(57)【要約】 【課題】 モールディングコンパウンドへの優れた付着
性を有する無リードリードフレームの材料及び製造方法
を提供する。 【解決手段】 下地金属シートの半導体集積回路リード
フレームは、実質的に平行な第１の表面及び第２の表面
と、第２の金属の付着性層とを有する。上記第２の金属
に付着された第３の金属の第１の層は、その第１の表面
をワイヤーボンディング取付けするのに適する厚みにめ
っきされている。上記第３の金属の反対側の表面である
第２の層は、部品を取付けるのに適する厚みの上記第２
の表面上の上記第２の金属に付着されている。リードフ
レームは、型抜きされた縁が上記下地金属を露出させる
ように上記シートから型抜きされる。最後に、付着を高
める輪郭を形成するように、そしてポリマー性コンパウ
ンドへの親近性を高めるように、露出された下地金属を
選択的に化学エッチングする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的には半導体
デバイス及びプロセスの分野に関し、より特定的にはモ
ールディングコンパウンドに対して優れた付着性を呈す
る集積回路用無リードリードフレームの材料及び製造方
法に関する。
【０００２】
【従来の技術】半導体デバイス用リードフレームは、半
導体デバイスの幾つかの要望及びそれらの動作を同時に
満足させるために発明されたものである（米国特許第3,
716,764号及び同第4,034,027号参照）。先ず第１に、リ
ードフレームは、通常は集積回路（ＩＣ）チップである
半導体チップを確実に位置決めするための安定な支持パ
ッドを提供する。パッドを含むリードフレームは導電性
材料で製造されるから、必要な場合には、半導体デバイ
スを含む回路網によって要求される如何なる電位にも
（特に、接地電位）パッドをバイアスすることができ
る。
【０００３】第２に、リードフレームは種々の電気導体
をチップに極めて接近させる複数の導電性セグメントを
提供する。セグメントの（“内側”）チップとＩＣ表面
上の導体パッドとの間の残余のギャップは、典型的に
は、ＩＣコンタクトパッドとリードフレームセグメント
とに個々にボンドされる細い金属ワイヤーによってブリ
ッジされる。明らかに、このワイヤーボンディング技術
は、（内側）セグメントチップにおいて信頼できる溶接
を遂行できることを前提としている。
【０００４】第３に、リードのＩＣチップから遠い方の
端（“外側”チップ）は、例えば印刷回路基板をアセン
ブリするために、“他の部品”または“外部世界”に電
気的及び機械的に接続する必要がある。殆どの電子応用
においては、この取付けははんだ付けによって遂行され
ている。明らかに、このはんだ付け技術は、（外側）セ
グメントチップにおいて信頼できる濡れ及びはんだ接触
が得られることを前提としている。
【０００５】薄い（約120乃至250μｍ）の金属シートか
ら単片リードフレームを製造することが一般的である。
製造が容易であるという理由から、一般的に選択される
開始金属は、銅、銅合金、例えばいわゆる“アロイ４
２”と称される鉄・ニッケル合金、及びアンバである。
リードフレームの所望の形状は、元のシートからエッチ
ングされるか、または型抜き（スタンピング）される。
これにより、リードフレームの個々のセグメントは薄い
金属ストリップの形状になり、その特定のジオメトリ形
状は設計によって決定されたものとなる。殆どの目的の
ために、典型的なセグメントの長さは、その幅よりもか
なり長い。
【０００６】1995年６月14日付欧州特許第0 335 608 B1
（Abbott, “Leadframe with Reduced Corrosion”）、
2001年２月27日付米国特許第6,194,777号（Abbott, “L
eadframe with Selective Palladium Plating”、及び2
001年６月12日付同第6,246,446号（Abbott, “Leadfram
e with Reduced Corrosion”）には、パラジウムめっき
されたリードフレームが導入されており、ガルバニ電位
力が下地金属イオンをトップ表面まで移動させるのを援
助し、そこに腐食産物を形成させるので腐食を受けるこ
とがない。この特許は、ニッケル（下地金属上の）、パ
ラジウム／ニッケル合金、ニッケル、及びパラジウム
（最も外側）からなる一連の層を開示している。この技
術は、半導体産業によって広く受入れられている。
【０００７】殆どのＩＣは、リードフレーム上にアセン
ブルされた後に、モールディングプロセスにおいて、通
常はプラスチック材料によってカプセル封じされる。通
常はエポキシをベースとする熱硬化性コンパウンドであ
るモールディングコンパウンドは、それがカプセル封じ
するリードフレーム及びデバイス部品に良好に付着する
ことが必須である。リードフレームの最も外側の層とし
て上述したパラジウムは、モールディングコンパウンド
への付着性が優れている。
【０００８】モールド後にはんだめっきする必要性が排
除されていることを主因として所有者の合計コストが低
いことから、ニッケル／パラジウムめっきされたリード
フレームが使用される。もしモールド後にはんだ浸漬を
使用すれば、パラジウムははんだ内に溶解し、ニッケル
ははんだ付け可能になる。しかしながら、細かいピッチ
のリードフレームを有するデバイスにおいては、はんだ
がブリッジしてしまうためにはんだ浸漬は実用的ではな
い。
【０００９】半導体産業においては、チップサイズに近
い寸法であって、材料含量及びコストが低い小外形の無
リード、即ちリードレスパッケージ型に対する関心が増
大している。これらのパッケージは、それら自体はリー
ドを有していないが、パッケージの底側に露出している
ランド領域だけを有している。はんだ結合は、これらの
ランド領域に対してなされる。この型のパッケージに伴
う１つの問題は、モールドコンパウンドの付着性と湿気
性能である。通常これらのパッケージは、ワイヤーボン
ディングを可能にするために銀メッキされ、またはんだ
付け可能性を与えるためにモールディング後にはんだめ
っきされる。はんだめっき動作はコストを付加し、モー
ルドコンパウンドへの付着性を劣化させる恐れがある。
【００１０】パラジウムの価格は、過去10年で金価格の
約1/3から金価格のほぼ２倍まで高騰している。半導体
製造においては、コストを引き下げるために、使用され
るパラジウム層の厚みをその従来の厚みの約1/3まで減
少させる努力をしてきた。この厚みでは、パラジウムは
その下側のニッケルの酸化を防がず、そのはんだ付け可
能性を損なわせる。
【００１１】1999年６月８日付米国特許出願第60/138,0
70号（Abbott, “Palladium-Spot Leadframes for Sold
er Plated Semicondctor Devices and Method of Fabur
ication”）には、厚みを薄くしたパラジウム層の製造
方法が（モールド後にはんだ層をめっきする方法と組合
わせて）開示されている。しかしながら、それでもこの
製造プロセスに要求されるマスキングステップが高価で
あり、モールド後のめっきが付着性に対して潜在的に負
のインパクトを与えるので、モールド後のめっきを回避
する方がよい。
【００１２】
【発明が解決しようとする課題】従って、パラジウムの
長所と、そのボンド可能性及びはんだ付け可能性を可能
にする事前めっき層の適用とを混合したリードフレーム
の、低コストで、信頼できる大量生産方法に対する緊急
な要望が発生している。パラジウム層は、厚みを薄くす
べきである。リードフレーム及びその製造方法は、異な
る半導体製品ファミリー及び広範な設計及びアセンブリ
変化にも適用されるように十分に柔軟であるべきであ
り、またプロセスの歩留まり及びデバイスの信頼性を改
良するという目的に向かっての改良を達成すべきであ
る。好ましくは、これらの革新は既設の設備ベースを使
用して達成し、新しい製造装置への投資を無用にすべき
である。
【００１３】
【課題を解決する手段】半導体集積回路（ＩＣ）リード
フレームのための本発明によれば、銅を含む第１の金属
の下地金属シートは、実質的に平行な第１及び第２の表
面と、両表面を覆うニッケルを含む第２の金属の付着層
とを有する。第２の金属に付着されたパラジウムを含む
第３の金属の第１の層の第１の表面は、ボンディングワ
イヤーを取付けるのに適当な厚みに事前めっきされてい
る。第３の金属の反対側の表面の第２の層は、第２の表
面上の部品を取付けるのに適当な厚みの第２の金属に付
着されている。代替として、錫を含む第４の金属の層を
使用して部品を取付ける。次いでこのリードフレーム構
造をシートから型抜きし、型抜きされた縁に下地金属を
露出させる。最後に、最大の付着性が得られる輪郭を形
成するように、そしてポリマー性コンパウンドへの親近
性を高めるように、露出された下地金属を選択的に化学
エッチングする。
【００１４】本発明は、高密度ＩＣ、特に多数の入力／
出力、またはコンタクトパッドを有するＩＣに関し、チ
ップとほぼ同サイズの寸法を有する小外形無リード、即
ちリードレスパッケージ内のデバイスにも関する。これ
らの小外形無リードデバイスは、標準リニア及び論理製
品、ディジタル信号プロセッサ、マイクロプロセッサ、
ディジタル及びアナログデバイスのような多くのＩＣフ
ァミリー内に益々見出されるようになってきている。本
発明は、従来の銅をベースとするはんだめっきされたリ
ードフレームに比して重要なコスト削減を実現し、また
半導体パッケージ、特にプラスチックモールドされたパ
ッケージの環境に対する保護、及びアセンブリの柔軟性
を高める。
【００１５】一面において、本発明は、パラジウム含量
を最小にし、モールディングコンパウンドの付着性を改
善し、モールド後にめっきする必要性を排除し、そして
無リードのはんだ付け可能な外側表面を同時に提供す
る。
【００１６】本発明の特定の面は、事前にめっきされた
金属層を用いてはんだ付け可能なパッケージリードを可
能にしながら、ワイヤーボンディングを意図する領域の
パラジウム層の厚みを薄く保つ（従来の銀スポットめっ
きされた内側リードよりもかなりなコスト的長所を有す
る）技術を提供することである。
【００１７】本発明の別の面は、錫に富むはんだペース
ト内で、または（はんだのリフロー温度が半導体アセン
ブリ温度よりも高い場合には）はんだのウェーブ内で溶
解するような、またはんだがパッケージの外側に錫ウィ
スカーを形成しないような、純粋な錫のような無鉛はん
だを提供することである。
【００１８】本発明の別の面は、既存の製造設備ベース
を使用することによって、設備を変更するための、及び
新しい資本投資のためのコストを必要とせずに、これら
の目標に到達する低コスト製造方法を提供することであ
る。
【００１９】本発明の別の面は、確立されているワイヤ
ーボンディングプロセスを変えることがないように、ま
た確立されている基板取付けプロセスを変えることがな
いように、リードフレームを製造することである。
【００２０】これらの面は、本発明によって達成され
る。リードフレーム製品の種々の変更が、成功裏に使用
されている。
【００２１】本発明の第１の実施の形態では、銅または
銅合金の下地シートが使用され、このシートの両表面上
にニッケル層がフラッドめっき(flood-plated)される。
次に、ボンディングワイヤーを取付けるのに適当な厚み
の薄いパラジウムの層を、一方の表面上にめっきする。
次いで、はんだ付けプロセスによって部品を取付けるの
に適当な厚みの厚めのパラジウムまたはパラジウム／金
の層を、反対側の表面上にめっきする。代替として、錫
の層を事前にめっきしておくことができる。リードフレ
ーム構造をシートから型抜きし、型抜きされた縁が２つ
の表面間に延びて下地金属（銅）を露出させる。最後
に、露出された下地金属をほぼ凹状の輪郭に選択的にエ
ッチングし、オプションとして酸化させ、モールディン
グコンパウンドに最適に付着できるようにする。ニッケ
ル／パラジウム／金／錫は、エッチングに耐える。
【００２２】本発明の第２の実施の形態においては、銅
をクラッディングしたシート状のアルミニウムの連続ス
トリップを使用し、このシートの両表面上にニッケル層
をフラッドめっきする。次に、ボンディングワイヤーを
取付けるのに適当な厚みの薄いパラジウムの層を、一方
の表面上にめっきする。次いで、はんだ取付けするのに
適当な厚みの厚めのパラジウムまたはパラジウム／金の
層を、反対側の表面上にめっきする。リードフレーム構
造をシートから型抜きし、型抜きされた縁が２つの表面
間に延び、アルミニウムをベースとする金属を露出させ
る。アルミニウムは、エッチングによるプロファイリン
グを遂行するために顕著にエッチングすることが可能で
あり、また天然酸化物表面を形成してモールディングコ
ンパウンドに対する付着性を最適化する。
【００２３】本発明の第３の実施の形態においては、ボ
ンド（接合）またはクラッドしたニッケル・銅・ニッケ
ル、またはニッケル・アルミニウム・ニッケルを下地と
する金属を使用する。厚めのニッケル層は、めっきによ
って容易に得ることができる。内側下地金属は、外側層
よりも高めの異なる速度でエッチング可能である。独特
な縁プロファイルと、カストマイズされた熱膨張特性と
を発生させることができる。
【００２４】本発明により提供されるリードフレーム
は、小外形無リード、即ちリードレスパッケージのサー
フェイスマウント技術に成功裏に使用することができ
る。
【００２５】本発明によって提供される技術的長所、並
びにその諸面は、以下の添付図面に基づく好ましい実施
の形態の説明から明白になるであろう。
【００２６】
【実施の形態】本発明は、2001年７月６日付米国特許出
願第09/900,080号（Abbott et al.,“Preplating of Se
miconductor Small Outline No-Lead Leadframes”）に
関連しており、この出願を参照している。
【００２７】本発明は、リードフレーム上における半導
体集積回路（ＩＣ）のアセンブリ（ワイヤーボンディン
グ相互接続及びそれらのカプセル封じを含む）、堆積さ
せた種々の金属の層を使用するこれらのリードフレーム
の順次構成、及び無鉛はんだを使用してデバイスを基体
へ信頼できるように取付けるための環境的にフレンドリ
なプロセスに関する。
【００２８】本発明は、リードフレームのコストを低減
させながら、リードフレームの機能を最大化する。本発
明は、一般的に、通常リードセグメントによって取り囲
まれているＩＣチップを支持するためのチップマウント
パッド（各リードセグメントは、チップパッドに近い方
の第１の端、及びチップパッドから遠い方の第２の端を
有する）を有するような設計の特徴を呈する半導体技術
に使用される如何なるリードフレーム、及び如何なる基
体にも適用される。本発明は、チップマウントパッドが
外側に露出され（従って、熱散逸を最大にしている）、
リードが基体または他の部品に直接取付けられる（普通
の成形ステップを必要とせずに）ような小外形無リード
デバイスに最良に適用される。
【００２９】図１Ａに断面で示すように、本発明の構造
及びプロセスは、第１の表面１１及び第２の反対側の表
面１２を有するシート状下地金属１０の連続ストリップ
から開始される。下地金属は、銅、銅合金、黄銅、アル
ミニウム、鉄・ニッケル合金（“アロイ４２”）、及び
アンバからなるグループから選択される。
【００３０】以下にリードフレームの開始材料を “下
地金属(base metal)”と呼び、金属の型を指示するため
に使用する。従って用語“下地金属”は、電気化学的な
意味（‘貴金属’に対して）で、もしくは構造的な意味
で解釈すべきではない。本発明の第１の実施の形態では
リードフレームの下地金属は銅または銅合金であり、第
２の実施の形態ではアルミニウムである。下地金属の典
型的な厚みは、約100乃至250μｍであり、より薄いシー
トも可能である。もしリードフレームを型抜きした後に
セグメントの曲げ及び成形動作が必要であれば、この範
囲の厚みは５乃至15％の伸びを与えるような延性を呈す
る。
【００３１】本発明によれば、下地金属上に複数の金属
層が複数の厚みで堆積されるが、それでもなおストリッ
プの形状である。これらの層の材料及び厚みは、型抜き
の後のリードフレームのセグメントが、半導体アセンブ
リにおける以下の５つの要望を満足するように選択され
る。 １）リードフレームは、相互接続をワイヤーボンディン
グするために、チップマウントパッド付近にセグメント
端（“内側セグメント”）を備えていなければならな
い。 ２）リードフレームは、他の部品へはんだ取付けするた
めに、チップマウントパッドから離れたセグメント端
（“外側セグメント”）を備えていなければならない。 ３）リードフレームは、セグメントを成形し、曲げるた
めに延性のセグメントを備えていなければならない。 ４）リードフレーム表面は、モールディングコンパウン
ドへの付着性を備えていなければならない。 ５）リードフレームセグメントは、腐食に対して不感性
でなければならない。
【００３２】図１Ａ及び１Ｂに示す本発明の第１の実施
の形態では、下地金属１０の第１の表面１１及び第２の
反対側の表面１２の両表面上に、ニッケルまたはニッケ
ル合金の層（図１Ａに、それぞれ１３ａ及び１３ｂで示
す層）を堆積させる。ニッケルは、両層１３ａ及び１３
ｂが約0.5から3.0μｍまでの範囲内の同一の厚みを有す
るようにフラッドめっきする。
【００３３】本発明の第２の実施の形態では、下地金属
１０はアルミニウムであり、クラッディング層１３ａ及
び１３ｂは銅であり、めっきされた層はニッケルであ
る。銅は、両層１３ａ及び１３ｂが約0.5から3.0μｍま
での範囲内の同一の厚みを有するようにフラッドめっき
する。
【００３４】次に、シートの表面全体を覆う簡単なマス
クによって、第２の表面１２を覆っているニッケル１３
ｂを保護する。次いで、第１の表面１１上のニッケル層
１３ａ上にボンド可能な金属の層１４をめっきする（図
１Ｂ参照）。ボンド可能な金属としてパラジウムが好ま
しい選択である。それは、パラジウムがモールディング
コンパウンドへの良好な付着を促進する付加的な利点を
有しているからである。パラジウム／金スタックが別の
オプションである。パラジウム層１４は薄く、約20から
60ｎｍまでの範囲内の厚みしか有していないが、それが
信頼できるボンディングワイヤー取付け（スティッチボ
ンド、ウェッジボンド、及びボールボンド）を保証す
る。従って、上述した要望の１）が満たされる。銅／ア
ルミニウム／銅の実施の形態についても、同じように考
えることができる。
【００３５】最後に、シートの表面全体を覆う簡単なマ
スクによって、パラジウム層１４を保護する。はんだ付
け可能な金属の層１５を、第２の表面１２上のニッケル
層１３ｂ上にめっきする（図１Ｂ参照）。このはんだ付
け可能な金属については、次の２通りの好ましい選択が
ある。 ・図１Ｂに示す選択は、約60から180ｎｍまでの範囲内
の適度の厚みのパラジウム層である。厳格に言えば、パ
ラジウムは、はんだ付けプロセス中にはんだペースト内
へ溶解し、下側に位置するニッケルに対するはんだの濡
れを良好ならしめ、それによって他の部品への信頼でき
る取付けを可能にする。従って、上述した要望の２）が
満足される。連続ストリップからリードフレーム構造を
型抜きした後にスクラップ金属からパラジウムを回収す
れば、パラジウムの総合消費は小さくなる。 ・図１Ｃに示す選択は、錫、錫合金（錫／銅、錫／イン
ジウム、錫／銀、錫／ビスマス、錫／鉛を含む）、及び
導電性の付着性コンパウンドからなるグループから選択
された金属層１６である。錫／銅合金は、好ましくは、
２％乃至15％の銅を有する。層１６の金属は、ワイヤー
ボンディング温度及びモールディング温度と両立可能な
リフロー温度を有している。リフロー温度は半導体アセ
ンブリ温度より上であるので、金属ははんだ付け媒体内
へ溶解するように動作可能である。はんだ層１６は、３
から25μｍの範囲内の厚みを有している。
【００３６】図１Ｂにおける２つのパラジウム層１４及
び１５のめっきシーケンスは、逆にすることができる。
更に、めっき陽極及びフローを操作することによって、
マスクを用いずに堆積結果を達成することが可能であ
る。
【００３７】本発明は、上記要望１）を満足させるため
に使用したニッケル層の厚み及び構造を選択することに
よって、上記要望３）を満たしている。ニッケル層の厚
み及び堆積方法は、この層が延性を保証し、もし必要な
らばリードセグメントの曲げ及び成形を可能にするよう
に選択しなければならない。
【００３８】本発明は、上記要望１）を満足させるため
に使用した貴金属層を選択することによって要望４）を
満たしている。実際的に選択した貴金属は、熱硬化性モ
ールディングコンパウンド及び他のカプセル封じ材料に
対して優れた付着性を有するパラジウムである。
【００３９】本発明は、銅の下地上に堆積させる層、即
ちニッケル及びパラジウムのシーケンスによって、上記
要望５）を満たしている。
【００４０】図１Ａ、１Ｂ、及び１Ｃに示すめっきステ
ップの場合には、例えば前記米国特許出願第60/138,070
号に開示されているようなホイールシステムが好まし
い。
【００４１】めっきプロセスにおいては、先ず、例えば
銅のシート状材料の連続ストリップを、20乃至90℃のア
ルカリ性の予備清浄溶液に数秒から３分までにわたって
浸漬させる。アルカリ性浸漬清浄及びアルカリ性電気清
浄の両者を使用する。これにより、油、グリース、汚
れ、塵埃、その他の汚染物を除去する。
【００４２】洗浄後、次にストリップを、室温の酸性活
性化浴に数秒乃至５分までにわたって浸漬させる。浴
は、好ましくは約30乃至60ｇ／ｌ濃度の硫酸、塩酸、ま
たは他の酸性溶液からなる。この溶液は銅酸化物を除去
し、金属銅酸化物表面を活性化された状態で残すので、
金属ニッケルの堆積を受入れる準備が整う。
【００４３】次に、ストリップを第１のニッケルめっき
溶液内に浸漬し、銅下地材料上に約0.02乃至0.13μｍの
範囲の厚みでニッケルストライクを堆積させる。この第
１のニッケル層は、銅下地金属を完全に包み込むので、
その後の主ニッケル浴内に銅及び銅化合物が存在しない
ように保つ。
【００４４】次に、リードフレームを第２のニッケルめ
っき溶液内に浸漬し、第１のニッケル層上に約0.45乃至
2.0μｍの範囲の厚みの付加的なニッケル層を堆積させ
る。層１４の合計厚み範囲は、ほぼ0.5乃至2.0μｍであ
る。このニッケル層は、リードフレームセグメントの曲
げ及び成形プロセスが必要になった場合に備えて、延性
でなければならない。更に、ニッケル表面は、はんだ合
金または導電性付着剤を成功裏に使用できるようにする
ために、はんだ付けプロセスにおいて濡れ可能でなけれ
ばならない。
【００４５】図１Ｂに示すパラジウム層、及び図１Ｃに
示すパラジウム及びはんだ層は、類似方法によってめっ
きする。
【００４６】本発明においては、リードフレームの縁が
開始ストリップの下地材料を露出させるために、めっき
ステップを完了させた後のめっきされたストリップか
ら、型抜きプロセスによってリードフレーム構造を製造
することが重要である。この下地金属が、完成したパッ
ケージのモールディングコンパウンドへの良好な付着に
大きく貢献する。典型的な例として、図２Ａにシート状
ストリップの一部分２０（ストリップの長さは約30.7ｍ
ｍであり、幅は7.6である）を示す。このストリップか
ら、小外形リードフレームのために設計された複数２１
の構造（いわゆるＳＯＮデバイス）が型抜きされる。各
構造は、チップパッド２２、パッドストラップ２３、及
び20個のリード２４からなる。
【００４７】型抜き技術に依存して、型抜きされた部品
を浄化または脱グリースする必要があるかも知れない。
【００４８】図２Ｂは、カプセル封じプロセスが完了
し、そしてシート状ストリップがトリミングプロセスを
完了した後にＳＯＮデバイスの内側に残された金属リー
ドフレーム部分２５を示している。図２Ｂの例において
は、リードフレームユニット２５は5.0ｍｍの横方向寸
法２６と、4.0ｍｍの縦方向寸法２７を有している。
【００４９】本発明にとって、型抜きプロセスの後に、
型抜きされたリードフレームを未だにストリップの形状
のまま化学エッチングすることが極めて重要である。そ
れらの結果を、図３Ａ及び３Ｂに断面で示す。例えば、
過硫酸アンモニウムまたは塩化第二銅からなるエッチン
グ浴内で、露出された銅の下地金属１０ａが選択的にエ
ッチングされるので、ニッケル１３ａ（及びパラジウム
またはパラジウム／金１４及び１５）がアンダーカット
される。エッチング効果は、電気化学エッチングプロセ
スにおける電流によって強化することができる。
【００５０】得られた下地金属１０の輪郭を、図３Ｂに
断面で示す。露出された下地金属の輪郭１０ｂはほぼ凹
状に内側に湾曲している。ポリマー材料またはモールデ
ィングコンパウンドのような他の材料へ付着させるため
に利用できる下地金属表面１０ｂは、かなり長くされて
いる。下地金属としてのアルミニウムは、ＮaＯＨを使
用すれば顕著にエッチング可能であり、表面がかなり拡
大される。もし下地金属１０がアルミニウムであれば、
エッチングプロセスによって表面１０ｂは酸化されて残
されるので、付着性が高められる。もし下地金属１０が
銅であれば、付加的なオプションとしてのインライン湿
式プロセス（例えば、EbonalTMプロセス）によって酸化
銅に変換し、優れたモールディングコンパウンドへの付
着性を与えることもできる。
【００５１】更に、このエッチングプロセスは、図３Ｂ
に示すようにニッケル層のオーバーハング１３ｃをもも
たらす。これらのオーバーハングは機械的なロッキング
を与えるので、リードフレームに対するモールディング
コンパウンドの極めて強い付着性がもたらされる。
【００５２】本発明の第３の実施の形態では、クラッデ
ィングされたニッケル／銅／ニッケルまたはニッケル／
アルミニウム／ニッケルの下地金属を使用し、20乃至50
μｍのニッケル厚を可能にしている。ここでも、外側層
よりも高い速度差で内側層をエッチング可能にするよう
なエッチングプロセスが選択されている。これらの下地
金属の場合、独特なオーバーハング及び縁プロファイル
が得られるように、これらの層を適合させることができ
る。例えば、チップ側のニッケル層を薄くし、はんだ側
の層を厚くすることができる。または、下地金属の熱膨
張特性をカストマイズできる可能性も存在し得る。
【００５３】図４Ａに拡大して示すリードフレームユニ
ット４０は、図２Ｂの型抜きされ、モールドされたユニ
ット２５の１つの“Ｘ線”上面図である。チップマウン
トパッド４１に取付けられているのは、ＩＣチップ４２
である。図４Ａのデバイス例では、チップ４２は約1.7
×2.7ｍｍの横方向寸法を有し、チップパッド４１は約
2.0×3.0ｍｍの横方向寸法を有している。チップ４２に
は、幾つかのワイヤーボンドパッド４３だけが示されて
いる。ボンドパッド４３ａの１つには、取付けられたボ
ンディングワイヤー４４が示されており、ボンディング
ワイヤー４４はチップをリードフレームのリード４５に
接続している。図４Ａに示すリード４５の横方向寸法は
約0.85×0.3ｍｍであり、リードピッチは0.5ｍｍであ
る。
【００５４】図４Ｂの“Ｘ線”側面図は、モールドされ
たユニットの内側の図４Ａのリードフレーム例の配置を
示している。デバイスの総合厚み４６は約0.8ｍｍであ
り、その中でリードフレームシートの厚み４７が約0.1
ｍｍを占め、またカプセル封じ材料が残りの0.7ｍｍを
占めている。本発明にとって、リードフレーム構造の型
抜きプロセスによって形成される全ての縁４９におい
て、リードフレームシートの下地金属がモールディング
材料４８に露呈されることが必須である（図４Ｂ及び４
Ａの例を参照されたい）。その後のエッチングプロセス
によって、全ての型抜きされた縁４９に下地金属アンダ
ーカット４９ａが形成されてリードフレーム下地金属に
ほぼ凹状のアンダーカット表面をもたらし、この表面が
モールディング材料への優れた付着性を呈するようにな
る。
【００５５】図４Ａ及び４Ｂには示していないが、オプ
ションとして、モールドコンパウンドへの付着性を高め
るために、EbonalTMのような銅の表面処理を適用するこ
とができる。
【００５６】図４Ｂから明らかなように、他の部品へは
んだ取付けするために、“外部世界”に対面する全ての
リードフレームの部分上に、はんだ付け可能な材料をめ
っきした層５０が設けられている。前述したように、め
っきされる材料として純粋な錫またははんだ合金が選択
されている場合は、この層の厚みは約３から25μｍまで
の範囲内にあり、パラジウムが選択されている場合は、
この層の厚みは約60から180ｎｍまでの範囲内である。
【００５７】本発明にとって、事前めっき層としてはん
だ合金を選択する場合、 ・はんだは、無鉛であること、 ・はんだは、ワイヤーボンディング及びパッケージモー
ルディングを含むＩＣアセンブリ温度より高いリフロー
温度を有していること、 ・はんだは、デバイスを基板に取付ける間、はんだフラ
ックスまたはウェーブ内に溶解できること、及び ・はんだは、錫ウィスカーの成長を回避すること、 が重要である。
【００５８】電子産業は数年にわたって、はんだ内に慣
習的に使用されてきた鉛に代わる物質を探してきた。近
年のこの探索努力の例が、例えばNational Center for
Manufacturing Sciences,“NCMS Lead-free Solder Pro
ject”, Surface Mount Technology, vol. 14, no. 2,
pp. 73-80, 2000、及びJ. S. Hwang, Z. Guo, and H.Ko
enigsmann,“High-strength and High-fatigue-resisut
ant Lead-free Solder”, Surface Mount Technology,
vol. 14, no. 3, pp. 55-60, 2000に記載されている。
【００５９】本発明が意図するはんだ層は、錫、錫合金
（錫／銅、錫／インジウム、錫／銀、及び錫／ビスマス
等）、三成分合金（ガリウムをも含む）、及び導電性の
付着性コンパウンドからなるグループから選択された材
料からなることができる。好ましいめっきし易いはんだ
合金は、錫及び銅二成分合金であるが、錫及び銀合金が
別の好ましいはんだである。その組成は、デバイス毎に
変化する種々のアセンブリステップ（チップ取付け、ワ
イヤーボンディング、モールディング、硬化）において
遭遇する温度よりもリフロー温度を高くするように最適
化される。例えば、もし270℃が目標であれば、錫／銅
合金内の銅は2.5重量％であることが適切であり、もし3
00℃が目標であれば、銅は5.0重量％であることが適切
である。錫／銅、または錫／銀合金は融解する必要はな
いが、はんだペーストまたはウェーブ内に溶解してその
下に位置するニッケルに良好な濡れを与える。
【００６０】図示のように、各リードセグメント４５
は、チップマウントパッド４１に近い第１の端４５ａ
を、またチップマウントパッド４１から遠い方の第２の
端４５ｂを有している。第１の端４５ａが、ボンディン
グワイヤー取付けに適する厚みのパラジウム層を有して
いる必要がある。前述したように、適当な厚み範囲は、
約20から60ｎｍまでである。本発明の製造方法に依存し
て、この薄いパラジウム層（図４Ｂには示してない）
は、はんだ層の反対側のリードフレーム表面全体を覆っ
ている（図１Ｃ参照）。貴金属として別の選択は、ルテ
ニウムであろう。パラジウム厚は、多分約10乃至30ｎｍ
まで減少させることができよう。
【００６１】この厚み範囲においては、パラジウムは、
全てのワイヤーボンディング取付け（スティッチボン
ド、ボールボンド、及びウェッジボンド）に適してお
り、また熱可塑性モールディングコンパウンドに対する
その優れた付着性（パッケージの層間剥離及び漸進的な
腐食を回避するために重要な属性）を保持する。
【００６２】図４Ａ及び４Ｂにおいては、ボンディング
ワイヤー４４は、リードフレームセグメント４５の第１
の端４５ａのパラジウム表面に溶接されたスティッチ４
４ａを有している。ボンディングワイヤーは、金、銅、
アルミニウム、及びそれらの合金からなるグループから
選択される。これらの金属は何れも、本発明の層状リー
ドフレームへの信頼できる溶接を与える。
【００６３】セグメント４５は、銅下地及びめっきされ
たニッケル層の延性の故に、曲げ及び成形に適してい
る。図４Ａには、潜在的な曲げラインが破線４５ｃによ
って示されている。一般的に、本発明の錫／銅合金でめ
っきされた銅リードは、延性が改良されているために、
従来の鉛／錫合金でめっきされたリードよりも良好なト
リム／成形性能を有している。この展性のある特性を使
用すると、セグメント４５はサーフェイスマウンティン
グ、または半導体デバイスの基板取付けの何等かの他の
技術に要求される如何なる形状にも成形することができ
る。セグメントの曲げが、セグメント４５の腐食保護を
損なうことはない。
【００６４】本発明の錫、またはパラジウム、またはパ
ラジウム／金でめっきされたリードフレームは、基板ま
たは成形されたリードフレームセグメントの他の部分
へ、容易且つ信頼できるはんだ取付けを提供する。はん
だペースト、またははんだウェーブを使用する場合に
は、ペーストまたはウェーブは、めっきされた錫または
パラジウム層を溶解し、銅リードフレームのめっきされ
たニッケル表面への良好な濡れ特性をもたらす。
【００６５】図４Ａ及び４Ｂにおいて、モールディング
コンパウンド４８は、取付けられたチップ４２、ボンデ
ィングワイヤー４４、及びリードセグメント４５の第１
の端４５ａをカプセル封じする。セグメントの第２の、
遠い方の端４５ｂは、信頼できるワイヤーボンディング
のために必要な薄いパラジウム層でめっきされたそれら
の第１の表面だけによって、モールディングコンパウン
ドに付着する。はんだ付け可能な材料の層５０によって
覆われている第２の表面はパッケージの外側に向いてお
り、はんだ取付けのために露出され続けている。典型的
には、カプセル封じ材料４８は、リードフレーム表面に
付着するのに適するエポキシをベースとするモールディ
ングコンパウンドからなるグループから選択される。パ
ラジウムの場合、モールディングコンパウンドへの優れ
た付着特性を達成することができ、パッケージの層間剥
離、湿気の侵入、及び腐食を防ぐ。
【００６６】腐食に関して、銅のクリープ腐食が、露出
された表面の不活性度（ノービリティ,nobility）の関
数であることを指摘すべきである。本発明においては、
取付けの後にパラジウムははんだ内へ溶解する。リード
フレームの表面は、その上にニッケル、酸化ニッケル、
及びはんだを有している。これは、純粋なパラジウムを
有する表面に比して銅のクリープ腐食を防ぎ、混合流ガ
ス腐食試験における性能は相応して良好である。
【００６７】前述したように、全てのリードフレーム縁
４９がリードフレームの下地金属（好ましくは、銅）を
露出させていることが、本発明に必須の特徴である。銅
は、上述したモールディングコンパウンドに対して優れ
た付着性を呈する。
【００６８】以上に本発明を特定の実施の形態に関して
説明したが、この説明が本発明を限定する意図の下にな
されたものではないことを理解されたい。当業者なら
ば、図示の実施の形態、並びに本発明の他の実施の形態
の種々の変更及び組合わせが明白であろう。例えば、半
導体チップの材料はシリコンからなることができ、シリ
コン設計は、はんだゲルマニウム、ヒ化ガリウム、また
は製造に使用される他の何等かの半導体材料の領域製造
方法をカバーする。別の例として、ニッケル層及びパラ
ジウム層は、要望される特定のリードフレームまたは基
体に合わせて変更することができる。従って、これらの
変更または実施の形態の何れも特許請求の範囲に含まれ
ることを意図するものである。
【００６９】以上の記載に関連して、以下の各項を開示
する。
【００７０】１．リードフレームを含む集積回路デバイ
スにおいて、実質的に平行な第１及び第２の表面を有す
る第１の金属の下地シートと、前記両表面を覆っている
第２の金属の付着性層と、前記第１の表面上の前記第２
の金属に付着しているボンド可能な且つはんだ付け可能
な第３の金属の第１の層、及び前記第２の表面上の前記
第２の金属に付着している前記第３の金属の第２の層
と、前記第１の表面と第２の表面との間に延び、前記下
地金属を露出させている凹状の縁と、を備えていること
を特徴とする集積回路デバイス。
【００７１】２．前記下地金属は、銅、銅合金、黄銅、
アルミニウム、鉄・ニッケル合金、またはアンバからな
るグループから選択され、前記下地金属が前記第２の金
属よりも高い化学的エッチング速度を呈することを特徴
とする前記１項に記載の集積回路デバイス。
【００７２】３．前記第２の金属は、ニッケル、または
ニッケル合金であることを特徴とする前記１．項に記載
の集積回路デバイス。
【００７３】４．前記第３の金属は、パラジウム、また
はパラジウム／金スタックであることを特徴とする前記
１．項に記載の集積回路デバイス。
【００７４】５．前記露出された下地金属の縁は酸化さ
れていることを特徴とする前記１．項に記載の集積回路
デバイス。
【００７５】６．集積回路デバイスにおいて、実質的に
平行な第１及び第２の表面を有するリードフレーム、を
備え、前記リードフレームは、第１の金属の下地シート
と、前記リードフレームの前記下地シートを覆っている
第２の金属の付着性層と、前記第１の表面上の前記第２
の金属に付着しているボンド可能な且つはんだ付け可能
な第３の金属の第１の層、及び前記第２の表面上の前記
第２の金属に付着している前記第３の金属の第２の層
と、前記第１の表面と第２の表面との間に延び、前記下
地金属を露出させている凹状の縁と、を備え、前記集積
回路デバイスは、更に、前記リードフレームの前記第１
の表面に取付けられているＩＣチップと、前記チップと
前記リードフレームとを相互接続しているボンディング
ワイヤーと、前記チップ及び前記ボンディングワイヤー
を取り囲み、前記凹状の縁と接触しているカプセル封じ
材料と、を備えていることを特徴とする集積回路デバイ
ス。
【００７６】７．前記リードフレームの前記露出された
縁は酸化されていることを特徴とする前記６．項に記載
の集積回路デバイス。
【００７７】８．リードフレームを製造する方法におい
て、第１の表面及びそれの反対側の第２の表面を有する
シート状下地金属を準備するステップと、前記両表面上
に第１の金属の層をめっきするステップと、前記第１の
表面上に、ワイヤーのボンディング取付けに適する厚み
で第２の金属の層をめっきするステップと、前記第２の
表面上に、部品の取付けに適する厚みで前記第２の金属
の層をめっきするステップと、前記めっきされたシート
からリードフレームパターンを型抜きし、型抜きされた
縁が前記第１の表面と第２の表面との間に延びて前記下
地金属を露出させるようにし、前記露出させた下地金属
をエッチングしてほぼ凹状の輪郭を得るステップと、を
含むことを特徴とする方法。
【００７８】９．前記露出させた下地金属を酸化するス
テップを更に含むことを特徴とする前記８．項に記載の
方法。
【００７９】１０．前記露出させた下地金属をエッチン
グするステップは、前記第１または前記第２の金属をエ
ッチングしないことを特徴とする前記８．項に記載の方
法。
【００８０】下地金属シートの半導体集積回路リードフ
レーム（１０）は、実質的に平行な第１の表面（１１）
及び第２の表面（１２）と、第２の金属の付着性層（１
３ａ、１３ｂ）とを有する。前記第２の金属に付着され
た第３の金属の第１の層（１４）は、その第１の表面を
ワイヤーボンディング取付けするのに適する厚みにめっ
きされている。前記第３の金属の反対側の表面である第
２の層（１５）は、部品を取付けるのに適する厚みの前
記第２の表面上の前記第２の金属に付着されている。リ
ードフレームは、型抜きされた縁（１０ａ）が前記下地
金属を露出させるように前記シートから型抜きされる。
最後に、付着を高める輪郭を形成するように、そしてポ
リマー性コンパウンドへの親近性を高めるように、露出
された下地金属を選択的に化学エッチングする。
【図面の簡単な説明】
【図１Ａ】両表面を第２の金属でめっきされたシート状
の第１の金属（下地金属）の連続ストリップの一部分の
断面図である。
【図１Ｂ】図１Ａと同じ断面図であって、本発明の第１
の実施の形態によるめっきされた層を含む。
【図１Ｃ】図１Ｂと同じ断面図であって、本発明の第２
の実施の形態によるめっきされた層を含む。
【図２Ａ】ストリップの例の簡易上面図であって、図１
Ｂ及び１Ｃに示すシートから小外形無リードデバイスの
ための複数のリードフレームが型抜きされている様を示
している。
【図２Ｂ】図２Ａに示すリードフレームの部分の簡易上
面図であって、カプセル封じ及びトリミング（及び、あ
る場合には成形）プロセスステップの後に小外形無リー
ドパッケージが残されている様を示している。
【図３Ａ】両表面を第２の金属でめっきされたシート状
の第１の金属（下地金属）の連続ストリップの一部分の
断面図である。
【図３Ｂ】図３Ａと同じ断面図であって、本発明の第２
の実施の形態によるめっきされた層を含む。
【図４Ａ】図３Ｂに示すように本発明により製造された
リードフレームを有し、モールドされた小外形無リード
デバイスの例の簡易“Ｘ線”上面図である。
【図４Ｂ】図４Ａのモールドされたデバイスの簡易“Ｘ
線”側面図であって、本発明により製造されたリードフ
レームを有するモールドされた小外形無リードデバイス
を示している。
【符号の説明】
１０ 下地金属 １１ 第１の表面 １２ 第２の表面 １３ ニッケル層 １４ ボンド可能な層 １５ はんだ付け可能な層 １６ はんだ層 ２０ シート状ストリップ ２１ リードフレーム構造のストリップ ２２ チップパッド ２３ パッドストラップ ２４ リード ２５ リードフレームユニット ２６ 横方向寸法 ２７ 縦方向寸法 ４０ リードフレームユニット ４１ チップマウントパッド ４２ ＩＣチップ ４３ ワイヤーボンドパッド ４４ ボンディングワイヤー ４５ リード ４６ デバイスの厚み ４７ リードフレームの厚み ４８ モールディング材料 ４９ リードフレームの縁 ５０ めっきされた層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームを含む集積回路デバイス
    において、 実質的に平行な第１及び第２の表面を有する第１の金属
    の下地シートと、 前記両表面を覆っている第２の金属の付着性層と、 前記第１の表面上の前記第２の金属に付着しているボン
    ド可能な且つはんだ付け可能な第３の金属の第１の層、
    及び前記第２の表面上の前記第２の金属に付着している
    前記第３の金属の第２の層と、 前記第１の表面と第２の表面との間に延び、前記下地金
    属を露出させている凹状の縁と、を備えていることを特
    徴とする集積回路デバイス。
  2. 【請求項２】 リードフレームを製造する方法におい
    て、 第１の表面及びそれの反対側の第２の表面を有するシー
    ト状下地金属を準備するステップと、 前記両表面上に第１の金属の層をめっきするステップ
    と、 前記第１の表面上に、ワイヤーのボンディング取付けに
    適する厚みで第２の金属の層をめっきするステップと、 前記第２の表面上に、部品の取付けに適する厚みで前記
    第２の金属の層をめっきするステップと、 前記めっきされたシートからリードフレームパターンを
    型抜きし、型抜きされた縁が前記第１の表面と第２の表
    面との間に延びて前記下地金属を露出させるようにし、
    前記露出させた下地金属をエッチングしてほぼ凹状の輪
    郭を得るステップと、を含むことを特徴とする方法。
JP2003077486A 2002-03-21 2003-03-20 エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム Pending JP2003297995A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/103008 2002-03-21
US10/103,008 US20030178707A1 (en) 2002-03-21 2002-03-21 Preplated stamped small outline no-lead leadframes having etched profiles

Publications (1)

Publication Number Publication Date
JP2003297995A true JP2003297995A (ja) 2003-10-17

Family

ID=28040290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003077486A Pending JP2003297995A (ja) 2002-03-21 2003-03-20 エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム

Country Status (3)

Country Link
US (1) US20030178707A1 (ja)
EP (1) EP1351295A3 (ja)
JP (1) JP2003297995A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076303A (ja) * 2007-09-20 2009-04-09 Hitachi Cable Ltd 燃料電池用複合金属材及びその製造方法、並びに燃料電池用セパレータ
JP2009135417A (ja) * 2007-11-07 2009-06-18 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板の製造方法
JP2009182104A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 半導体パッケージ
KR20100036169A (ko) * 2008-09-29 2010-04-07 스미토모 긴조쿠 고잔 가부시키가이샤 리드 프레임 및 그 제조방법
JP2011044748A (ja) * 2010-11-29 2011-03-03 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
KR101204092B1 (ko) 2008-05-16 2012-11-22 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법
JP2014027151A (ja) * 2012-07-27 2014-02-06 Kyocera Corp 配線基板および電子装置
JP2015133524A (ja) * 2015-04-23 2015-07-23 日亜化学工業株式会社 光半導体装置及びその製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003272790A1 (en) * 2002-10-08 2004-05-04 Honeywell International Inc. Semiconductor packages, lead-containing solders and anodes and methods of removing alpha-emitters from materials
JP2004207277A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7256481B2 (en) * 2005-11-30 2007-08-14 Texas Instruments Incorporated Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
US7608916B2 (en) * 2006-02-02 2009-10-27 Texas Instruments Incorporated Aluminum leadframes for semiconductor QFN/SON devices
US8394483B2 (en) 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
WO2008114094A1 (en) * 2007-03-20 2008-09-25 Nxp B.V. Thin profile packaging with exposed die attach adhesive
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US7959975B2 (en) * 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8404124B2 (en) * 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US8283258B2 (en) 2007-08-16 2012-10-09 Micron Technology, Inc. Selective wet etching of hafnium aluminum oxide films
US7932587B2 (en) * 2007-09-07 2011-04-26 Infineon Technologies Ag Singulated semiconductor package
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8114300B2 (en) 2008-04-21 2012-02-14 Micron Technology, Inc. Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
JP4929382B2 (ja) * 2010-07-13 2012-05-09 株式会社東芝 電子部品構造体及び電子機器
US8304493B2 (en) 2010-08-20 2012-11-06 Micron Technology, Inc. Methods of forming block copolymers
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
CN108198798A (zh) * 2018-01-12 2018-06-22 广州新星微电子有限公司 一种三极管以及其封装方法
US10249556B1 (en) 2018-03-06 2019-04-02 Nxp B.V. Lead frame with partially-etched connecting bar
CN110302777A (zh) * 2018-03-20 2019-10-08 天津大学 钯纳米颗粒—活性炭复合材料及其在二氧化碳电催化还原中的应用
US20230411251A1 (en) * 2022-06-16 2023-12-21 Stmicroelectronics, Inc. Thin substrate package and lead frame

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575006A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd リードフレーム及び樹脂封止型半導体装置
WO1994024705A1 (en) * 1993-04-14 1994-10-27 Hitachi Construction Machinery Co., Ltd. Metal sheet processing method and lead frame processing method, and lead frame and semiconductor device manufacturing method and semiconductor device
US6277225B1 (en) * 1996-03-13 2001-08-21 Micron Technology, Inc. Stress reduction feature for LOC lead frame
JP3870301B2 (ja) * 1996-06-11 2007-01-17 ヤマハ株式会社 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
US5935719A (en) * 1997-08-29 1999-08-10 Texas Instruments Incorporated Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes
JPH11195742A (ja) * 1998-01-05 1999-07-21 Matsushita Electron Corp 半導体装置及びその製造方法とそれに用いるリードフレーム
US6194777B1 (en) * 1998-06-27 2001-02-27 Texas Instruments Incorporated Leadframes with selective palladium plating
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP2002368176A (ja) * 2001-06-11 2002-12-20 Rohm Co Ltd 半導体電子部品のリードフレーム

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076303A (ja) * 2007-09-20 2009-04-09 Hitachi Cable Ltd 燃料電池用複合金属材及びその製造方法、並びに燃料電池用セパレータ
JP2009135417A (ja) * 2007-11-07 2009-06-18 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板の製造方法
JP2009182104A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 半導体パッケージ
KR101204092B1 (ko) 2008-05-16 2012-11-22 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법
KR20100036169A (ko) * 2008-09-29 2010-04-07 스미토모 긴조쿠 고잔 가부시키가이샤 리드 프레임 및 그 제조방법
JP4670931B2 (ja) * 2008-09-29 2011-04-13 住友金属鉱山株式会社 リードフレーム
US7944030B2 (en) 2008-09-29 2011-05-17 Sumitomo Metal Mining Co., Ltd. Lead frame and method of manufacturing the same
US8114713B2 (en) 2008-09-29 2012-02-14 Sumitomo Metal Mining Co., Ltd. Method of manufacturing a lead frame with a nickel coating
JP2010080889A (ja) * 2008-09-29 2010-04-08 Sumitomo Metal Mining Co Ltd リードフレーム及びその製造方法
KR101628785B1 (ko) 2008-09-29 2016-06-09 에스에이치 메테리얼스 코퍼레이션 리미티드 리드 프레임 및 그 제조방법
JP2011044748A (ja) * 2010-11-29 2011-03-03 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JP2014027151A (ja) * 2012-07-27 2014-02-06 Kyocera Corp 配線基板および電子装置
JP2015133524A (ja) * 2015-04-23 2015-07-23 日亜化学工業株式会社 光半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1351295A2 (en) 2003-10-08
US20030178707A1 (en) 2003-09-25
EP1351295A3 (en) 2006-08-16

Similar Documents

Publication Publication Date Title
JP2003297995A (ja) エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム
US8039317B2 (en) Aluminum leadframes for semiconductor QFN/SON devices
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US6713852B2 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
US7148085B2 (en) Gold spot plated leadframes for semiconductor devices and method of fabrication
US6583500B1 (en) Thin tin preplated semiconductor leadframes
JP2009517869A (ja) 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム
JP2003197847A (ja) 半導体装置およびその製造方法
US6706561B2 (en) Method for fabricating preplated nickel/palladium and tin leadframes
US20020047186A1 (en) Semiconductor leadframes comprising silver plating
US6545344B2 (en) Semiconductor leadframes plated with lead-free solder and minimum palladium
EP1037277B1 (en) Lead frame and method of fabricating a lead frame
US6933177B2 (en) Aluminum leadframes for semiconductor devices and method of fabrication
US20080135995A1 (en) Electronic component
US6838757B2 (en) Preplating of semiconductor small outline no-lead leadframes
JP2003197827A (ja) 半導体装置およびその製造方法
US6545342B1 (en) Pre-finished leadframe for semiconductor devices and method of fabrication
US20030137032A1 (en) Pre-finished leadframe for semiconductor devices and method fo fabrication
JP2858196B2 (ja) 半導体装置用リードフレーム
JPS60149155A (ja) 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム
JPH10321789A (ja) Ｌｏｃ型リードフレーム