KR101628785B1 - 리드 프레임 및 그 제조방법 - Google Patents

리드 프레임 및 그 제조방법 Download PDF

Info

Publication number
KR101628785B1
KR101628785B1 KR1020090079305A KR20090079305A KR101628785B1 KR 101628785 B1 KR101628785 B1 KR 101628785B1 KR 1020090079305 A KR1020090079305 A KR 1020090079305A KR 20090079305 A KR20090079305 A KR 20090079305A KR 101628785 B1 KR101628785 B1 KR 101628785B1
Authority
KR
South Korea
Prior art keywords
plating layer
lead frame
film portion
thin film
thickness
Prior art date
Application number
KR1020090079305A
Other languages
English (en)
Other versions
KR20100036169A (ko
Inventor
준타로 미카미
Original Assignee
에스에이치 메테리얼스 코퍼레이션 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스에이치 메테리얼스 코퍼레이션 리미티드 filed Critical 에스에이치 메테리얼스 코퍼레이션 리미티드
Publication of KR20100036169A publication Critical patent/KR20100036169A/ko
Application granted granted Critical
Publication of KR101628785B1 publication Critical patent/KR101628785B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

리드 프레임은, 반도체 소자를 탑재하는 표면과 외부 기판과 접속하는 이면를 가진 기재, 및 후막 부분과 박막 부분을 지닌 Ni 도금층으로 이루어진다. 후막 부분은 기재의 이면에 형성되어 있고, 박막 부분은 기재의 표면의 전체면 혹은 일부에 형성되어 있다. 후막 부분은 2.5 내지 5㎛의 두께를 지니고 있고, 박막 부분은 후막 부분보다 0.5 내지 2㎛ 얇은 것이 바람직하다. 이러한 리드 프레임은, 금속제 기재의 표리면에 Ni 도금층을 형성하고, 기재의 표면 쪽만의 Ni 도금층을 에칭처리함으로써 생산성을 떨어뜨리는 일없이 얻을 수 있다.
리드 프레임, Ni 도금층, 후막 부분, 박막 부분, 반도체 소자

Description

리드 프레임 및 그 제조방법{LEAD FRAME AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 리드 프레임과 그 제조방법에 관한 것으로서, 특히, SON(Small 0utline Non-Leaded)이나 QFN(Quad Flat Non-Leaded) 등의 편면 밀봉 타입의 반도체 패키지의 제조에 이용되는 리드 프레임과 그 제조방법에 관한 것이다.
프린트 기판 등에 실장되는 반도체 장치는, 소형화·박형화의 요구로부터, 칩 사이즈 패키지(chip-sized package)라고 불리는 패키지 형태의 보급이 급속하게 진행되고 있다. 특히, 리드 프레임을 이용해서 제작되는 반도체 장치에 있어서는, 리드 프레임의 상부면 쪽에 탑재되어 있는 반도체 소자를 수지로 밀봉해서 패키지를 형성함으로써 패키지의 이면으로부터 리드 프레임의 하부면을 노출시킨, SON이나 QFN 등의 편면 밀봉 타입의 반도체 패키지가 생산되고 있다.
도 8에, 제작 시 리드 프레임(5)을 사용하는 이러한 편면 밀봉 타입의 반도체 장치(9)의 예가 도시되어 있다. 이러한 리드 프레임(5)은, 금속판으로 이루어진 기재(1)를 에칭법이나 프레스가공법에 의해서 리드 프레임 형상으로 가공한 후, 그 전체면인 표면(1a), 이면(1b) 및 측면(1c)에, Ni 도금층(2), Pd 도금층(3) 및 Au 도금층(4)의 3층 구조의 도금층이 형성되어 있다.
이 리드 프레임(5)의 다이 패드부(die pad section)(5a)에 반도체 소자(6)를 탑재하고, 반도체 소자(6)와 리드 프레임(5)의 리드부(lead section)(5b)를 본딩 와이어(bonding wire)(7)에 의해 본딩한 후, 반도체 소자(6)의 탑재면 쪽인 리드 프레임(5)의 상부면 쪽(표면(1a) 쪽)과 측면(1c) 쪽을 수지(8)로 피복하여 표면(1a)에 탑재되어 있는 반도체 소자를 밀봉하고, 개별의 반도체 장치(9)로 절단하는 절단 공정을 거쳐서 반도체 장치(9)가 얻어진다.
상기 편면 밀봉 타입의 반도체 장치(9)는, 프린트 기판 등의 외부 기판(도시 생략)에 접속되는 쪽인 리드부(5b)의 밑면 쪽(이면(1b) 쪽)을 수지(8)로부터 노출시키는 구조로 되어 있기 때문에, 리드부(5b)와 수지(8)와의 밀착성이 비교적 약하였다. 그 때문에, 전술한 절단 공정에 있어서, 리드부(5b)가 수지(8)로부터 박리되어 누락되는 문제가 생기는 일이 있었다.
따라서, 일본국 공개특허 제2006-93559호 공보에서는, 다른 Ni 도금액을 이용해서 리드 프레임의 상부면과 하부면에서 조성이 다른 Ni 도금층을 형성함으로써, 상부면 쪽에 Ni 도금층, Pd 도금층 및 Au 도금층으로 이루어진 거친 3층 구조 도금층을 형성하고, 하부면 쪽에 Ni 도금층, Pd 도금층 및 Au 도금층으로 이루어진 평활한 3층 구조의 도금층을 형성해서, 거친 3층 구조 도금층에 의해서 수지와의 밀착성을 향상시키는 방법이 제안되어 있다.
상기 거친 3층 구조 도금층이 형성된 리드 프레임의 수지 밀착성을 판단하기 위해서, 하기의 방법에 의해 수지 밀착 강도를 평가하였다. 즉, 금속제 기재 위에 형성한 상기 거친 3층 구조 도금층 위에, 금형 주입 압력 100㎏/㎠, 금형온도 175℃×90초의 조건으로 직경 2㎜의 크기의 수지를 4개 형성하고, 175℃의 오븐 속에서 8시간에 걸쳐서 경화 처리해서 4점의 평가용 수지를 형성하였다. 이들 평가용 수지를 각각 바로 옆에서 밀어서 수지가 박리되었을 때의 하중을 측정하고, 이 값을 수지의 접착 면적으로 나누어서 단위 면적당의 하중으로 환산하였다. 얻어진 4점의 하중의 평균을 취해서 수지 밀착 강도로 하였다.
그 결과, 상기 금속제 기재 위에 형성된 거친 3층 구조 도금층과 수지와의 밀착 강도는 19.9㎫이었다. 비교하기 위해서, Ni 도금층, Pd 도금층 및 Au 도금층 으로 이루어진 통상의 3층 구조 도금층의 수지 밀착 강도를 마찬가지로 평가한 결과, 수지 밀착 강도는 9.5㎫이었다. 이와 같이, 거친 3층 구조 도금층을 형성함으로써, 통상의 3층 구조 도금층에 비해서 밀착성이 향상하고 있는 것이 확인되었다.
또, 일본국 공개특허 제2006-310397호 공보에서는, 구리계의 리드 프레임용 기재에 마이크로-에칭액(micro-etching solution)을 이용해서 금속표면을 약간 녹여, 미세한 요철을 형성함으로써 조면화하는 기술이 기재되어 있다.
이 조면화한 기재에 통상의 Ni 도금층, Pd 도금층 및 Au 도금층의 3층 구조 도금층을 형성해서 상기와 마찬가지의 수지 밀착 강도의 평가를 행한 결과, 수지 밀착 강도는 11.8㎫이며, 일본국 공개특허 제2006-93559호 공보의 방법에 의한 수지 밀착 강도에는 미치지 못했지만, 통상의 3층 구조 도금층에 비해서 밀착성이 향상하고 있는 것이 확인되었다.
그러나, 일본국 공개특허 제2006-93559호 공보의 방법을 이용해서 표리면에 다른 도금액에 의해 한 면씩 Ni 도금층을 형성하는 경우에는, 이들 표리면의 Ni 도금층끼리의 응력차에 의해 휘어짐이 생기는 일이 있었다. 또한, 2종류의 도금액을 사용하므로, 도금 처리 장치의 길이가 길어지는 동시에 도금 처리 공정이 증가해서 관리가 복잡해지고, 게다가, 도금 처리에 장시간을 요하여 생산성이 저하한다고 하는 문제가 있었다. 일본국 공개특허 제2006-310397호 공보의 마이크로-에칭 가공도, 에칭 처리장치를 필요로 하고, 게다가, 에칭 처리에 장시간을 요하여 생산성이 저하한다고 하는 문제가 있었다.
본 발명은, 전술한 종래의 사정을 감안해서 이루어진 것으로, 리드 프레임과 밀봉용 수지와의 밀착성을 향상시키는 도금층이 형성된 리드 프레임을, 생산성을 떨어뜨리는 일 없이 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명이 제공하는 리드 프레임은, 반도체 소자를 탑재하는 표면과 외부 기판에 접속하는 이면을 지닌 기재와, 상기 기재의 표면 및 이면에 형성된 후막 부분과 박막 부분을 지닌 Ni 도금층으로 이루어지고, 후막 부분은 기재의 이면 쪽에 형성되어 있고, 박막 부분은 표면 쪽의 전체면 혹은 일부에 형성되는 것을 특징으로 하고 있다. 상기 후막 부분은 2.5 내지 5㎛의 두께를 가지고 있고, 상기 박막 부분은 후막 부분보다 0.5 내지 2㎛ 얇은 것이 바람직하다.
상기 본 발명이 제공하는 리드 프레임에 있어서는, 상기 후막 부분이 반도체 소자의 탑재면 쪽 중 반도체 소자가 탑재되는 부분과 와이어 본딩되는 부분에 형성되어 있고, 그 이외의 부분은 상기 박막 부분이 형성되어 있는 것이 바람직하다.
또, 상기 본 발명이 제공하는 리드 프레임에 있어서는, 상기 후막 부분과 박막 부분 위에 Pd 도금층과 Au 도금층이 형성되어 있는 것이 바람직하다. 또한, 리드 프레임은 다이 패드부와 리드부로 이루어지고, 상기 다이 패드부 및/또는 리드부의 단부에 역계단 형상의 돌출부(overhang section)가 형성되어 있어도 된다. 리드 프레임의 기재의 측면에는 Ni 도금층이 형성되어 있지 않거나 혹은 두께 0.2㎛ 이하의 박막 Ni 도금이 형성되어 있는 것이 바람직하다. 이 리드 프레임의 기재의 측면에는, Pd 도금층과 Au 도금층이 금속제 기재에 직접 또는 상기 박막 Ni 도금층을 개재해서 형성되어 있는 것이 바람직하다.
또한, 본 발명이 제공하는 리드 프레임의 제조방법은, 금속제 기재의 표리면에 소정 두께의 Ni 도금층을 형성하고, 반도체 소자를 탑재하는 표면 쪽만의 Ni 도금층을 에칭처리함으로써, 상기 표면 쪽의 Ni 도금층의 두께를 외부 기판과 접속하는 이면 쪽의 Ni 도금층보다 얇게 하는 것을 특징으로 한다. 구체적으로는, 표리면에 2.5 내지 5㎛의 두께를 가진 Ni 도금층을 형성하고, 반도체 소자의 탑재면 쪽만을 에칭처리함으로써, 상기 탑재면 쪽의 Ni 도금층의 두께를 이면 쪽의 Ni 도금층보다 0.5 내지 2㎛ 얇게 하는 것에 의해 리드 프레임을 제작할 수 있다.
상기 제조방법은, 금속제 기재가 리드 프레임의 형상으로 형성되기 전에, 금속제 기재의 편면(즉, 한쪽 면) 쪽만을 에칭액으로 처리하는 것이기 때문에, 금속제 기재의 반대면 쪽의 Ni 도금층에 악영향을 미치는 일이 거의 없다.
또, 상기 제조방법은, 소정의 마스크를 Ni 도금층의 표면에 형성하는 공정과, 이 마스크로부터 노출하고 있는 Ni 도금층과 그 아래의 금속제 기재를 에칭 처리하는 공정과, 상기 마스크를 박리하는 공정과, Pd 도금과 Au 도금을 형성하는 공정을 포함해도 된다. 또한, 상기 제조방법은, Pd 도금층과 Au 도금층을 형성하는 공정 전에, 두께 0.2㎛ 이하의 극히 얇은 Ni 도금을 형성하는 공정을 포함해도 되고, 또한, 금속제 기재의 표리면에 소정 두께의 Ni 도금층을 형성한 후에 반도체 소자의 탑재면 쪽의 일부에 Ni 도금층의 박막 부분을 형성하기 위한 마스크를 형성하는 공정과, Ni 도금층을 에칭 처리해서 박막 부분을 형성한 후 마스크를 박리하는 공정을 포함해도 된다.
본 발명에 의하면, 밀봉용 수지와의 밀착성이 향상된 리드 프레임을, 생산성을 떨어뜨리는 일 없이 제공할 수 있다.
우선, 도 1을 참조하면서, 본 발명의 제1실시형태의 리드 프레임을 설명한다. 이 제1실시형태의 리드 프레임(10)은, 금속제 기재(11)의 표리면에 Ni 도금층이 형성되어 있고, 이 Ni 도금층은 박막 부분(12a)과 후막 부분(12b)으로 이루어진 것을 특징으로 한다. 즉, 금속제 기재(11)의 표면 쪽인 반도체 소자(6)의 탑재면 쪽의 전체면에 형성되어 있는 Ni 도금층의 박막 부분(12a)은, 외부 기판(도시 생략)과 접속하는 이면 쪽에 형성된 Ni 도금층의 후막 부분(12b)에 비해서 얇게 형성되어 있다. 이 후막 부분(12b)은 두께가 약 2.5 내지 5㎛인 것이 바람직하고, 박막 부분(12a)은 후막 부분(12b)보다 약 0.5 내지 2㎛ 얇은 것이 바람직하다.
이들 Ni 도금층의 박막 부분(12a)과 후막 부분(12b) 위에는, 도 2의 리드 프레임(10)의 부분 확대 단면도에 나타낸 바와 같이 Pd 도금층(13a)과 Au 도금층(13b)으로 이루어진 적층체(13)가 형성되어 있다. 이 적층체(13)는, 리드 프레임(10)의 금속제 기재(11)의 표리면에 대략 수직인 금속제 기재(11)의 측면에도 형성되어 있다. 단, 후술하는 바와 같이, 리드 프레임(10)은, 판 형상의 금속제 기 재(11)에, Ni 도금층의 박막 부분(12a) 및 후막 부분(12b)을 형성한 후에 프레스 가공법이나 에칭법에 의해서 리드 프레임의 형상으로 가공되는 것이므로, 리드 프레임(10)의 금속제 기재(11)의 측면에는 이들 Ni 도금층의 박막 부분(12a)이나 후막 부분(12b)이 형성되어 있지 않다. 따라서, 리드 프레임(10)의 측면은, 금속제 기재(11) 위에 직접 적층체(13)가 형성되어 있다.
또, 금속제 기재(11)를 가공한 후에, 도 3의 리드 프레임의 부분 확대 단면도에 나타낸 바와 같이, 리드 프레임(10)의 측면을 포함하는 전체면에, 두께 0.2㎛ 이하의 극히 얇은 Ni 도금층(14)을 형성해도 된다. 이 경우에는, 리드 프레임(10)의 측면에는, 금속제 기재(11) 위에 극히 얇은 Ni 도금층(14)을 개재해서 적층체(13)가 형성된다.
이하에 설명한 바와 같이, 금속제 기재(11)의 표리면에 Ni 도금층을 두껍게 형성하고, 반도체 소자의 탑재면 쪽의 Ni 도금층만을 에칭 처리하는 것에 의해 박막 부분(12a)을 형성함으로써, 밀봉용 수지와의 밀착면으로 되는 박막 부분(12a)의 표면을 거칠게 할 수 있다. 이것에 의해, 밀봉용 수지와의 밀착면에서의 앵커(anchor) 효과(즉, 밀봉용 수지가 리드 프레임에 강고하게 밀착하는 것)가 향상되고, 패키지를 형성했을 때, 리드부가 밀봉용 수지로부터 박리되어 누락되는 문제를 억제할 수 있다. 또, 패키지의 이면으로부터 노출하는 리드 프레임의 이면에는 종래와 같은 두께를 갖는 평활한 도금면이 형성되므로, 패키지 형성 시 수지누설을 일으키는 일이 없고, 반도체 장치를 외부 기판과 접속할 때에 땜납의 젖음성(wettability)이 손상되는 일도 없다.
다음에, 도 4A 내지 도 4H를 참조하면서, 본 발명의 제1실시형태의 리드 프레임의 제조방법을 설명한다. 우선, 도 4A에 나타낸 바와 같은 판 형상의 금속제 기재(11)를 준비하고, 그 양면에, 도 4B에 나타낸 바와 같이 약 2.5 내지 5㎛의 두께를 갖는 Ni 도금층(12)을 형성한다. 다음에, 도 4C에 나타낸 바와 같이, Ni 도금층(12)이 형성된 금속제 기재(11)의 편면 쪽으로부터 스프레이에 의해 에칭액을 분사해서, Ni 도금층(12) 중 에칭액을 분사한 편면 쪽을 약 0.5 내지 2㎛ 얇게 한다. 이것에 의해, 에칭 처리된 박막 부분(12a)과, 에칭 처리되지 않은 후막 부분(12b)이 형성된다.
이때, 금속제 기재(11)는, 아직 리드 프레임의 형상으로 가공되어 있지 않기 때문에, 편면 쪽에 분사된 에칭액이 반대면 쪽의 Ni 도금층에 악영향을 끼치는 일은 거의 없다. 단, 금속제 기재(11)의 측면에서부터 에칭액이 돌아 들어가 반대면 쪽의 Ni 도금층에 부착되는 것을 고려할 수 있으므로, 만약을 위해 반대면 쪽의 Ni 도금층 전체면을 예를 들어 보호막으로 피복해도 된다. 도 4C는 금속제 기재(11)의 반대면 쪽에 설치된 이러한 보호막(15)을 표시하고 있다.
에칭 처리 후에는 보호막(15)을 제거하고, 도 4D에 나타낸 바와 같이, Ni 도금층의 박막 부분(12a) 및 후막 부분(12b)의 양쪽 위에 건조막 레지스트(16)를 라미네이트(laminate)하여, 소정의 마스크를 이용해서 노광하고, 현상한다. 이것에 의해, 도 4E에 나타낸 바와 같이, 금속제 기재(11)의 양면에 레지스트 패턴(16a)이 형성된다. 다음에, 도 4F에 나타낸 바와 같이, 에칭 처리를 행하고, 레지스트 패턴(16a)으로부터 노출하고 있는 Ni 도금층의 박막 부분(12a) 및 후막 부분(12b), 그리고 그 아래의 금속제 기재(11)를 용해·제거한다. 이 에칭 처리에서는, 금속제 기재(11)의 에칭속도가 빠르고, Ni 도금층이 깔쭉깔쭉한 형상으로 남기 때문에, Ni 선택 에칭 처리를 행하는 것이 바람직하다. 그 후, 도 4G에 나타낸 바와 같이, 레지스트 패턴(16a)을 박리한다. 최후에, 도 4H에 나타낸 바와 같이, 전체면에 Pd 도금층과 Au 도금층으로 이루어진 적층체(13)를 형성함으로써, 수지 밀착성이 우수한 리드 프레임(10)이 얻어진다.
또, 레지스트 패턴(16a)을 박리한 후, 전체면에 Pd 도금층과 Au 도금층으로 이루어진 적층체(13)를 형성하기 전에, 전술한 도 3에 나타낸 두께 0.2㎛ 이하의 극히 얇은 Ni 도금층(14)을 전체면에 형성해도 된다. 이 극히 얇은 Ni 도금층(14)은, 에칭 처리에 의해서 형성된 Ni 도금층의 박막 부분(12a)의 수지 밀착성을 손상시키는 일없이, 금속제 기재(11)가 노출하고 있는 리드 프레임(10)의 측면에 매우 얇은 Ni 도금층을 형성할 수 있다.
금속제 기재의 양면에 최초에 형성하는 Ni 도금층(12)을 2.5㎛보다 얇게 하면, 편면 쪽만을 에칭 처리해서 0.5 내지 2㎛ 얇게 했을 때에, 표리면에 형성된 Ni 도금층끼리의 응력차에 의해 휘어짐이 생기기 쉬워 바람직하지 못하다. 한편, 5㎛보다 두껍게 하면, 도금 시간이 길어지므로 양산에는 적합하지 않다.
또한, Ni 도금층은, 수 초 정도의 에칭 처리로 두께를 0.4 내지 0.6㎛ 정도 얇게 하는 것이 가능하므로, 약 20초의 에칭 처리로 두께를 2㎛ 이상 얇게 하는 것이 가능하다. 따라서, 두께를 0.5 내지 2㎛ 얇게 하기 위해서는 수십초로 충분하기 때문에, 생산성이 문제로 되는 일은 없다.
다음에, 도 5를 참조하면서, 본 발명의 제2실시형태의 리드 프레임을 설명한다. 이 제2실시형태의 리드 프레임(20)은, 반도체 소자(6)의 탑재면 쪽에 후막 부분과 박막 부분을 모두 지니고 있는 이외에는 제1실시형태의 리드 프레임과 마찬가지이다. 즉, 반도체 소자(6)의 탑재면 쪽 중, 반도체 소자(6)가 탑재되는 부분(A)과 와이어 본딩되는 부분(B)의 Ni 도금층이 후막 부분(22b)으로 이루어지고, 그 이외의 부분의 Ni 도금층이 박막 부분(22a)으로 이루어진다. 또한, 이면 쪽의 외부 기판(도시 생략)과 접속하는 면 쪽의 Ni 도금층도, 후막 부분(22b)으로 이루어진다.
이러한 구조로 함으로써, 반도체 소자(6)의 탑재면 쪽에 있어서, 반도체 소자(6)나 본딩 와이어(7)의 접속 부분의 Ni 도금층 표면을 평활하게 할 수 있으므로, 반도체 소자(6)나 본딩 와이어(7)와 리드 프레임(20)과의 양호한 전기적 접속 상태를 확보하면서, 수지(8)와 리드 프레임(20)과의 밀착성을 향상시킬 수 있다.
이러한 제2실시형태의 리드 프레임(20)은, 이하의 방법으로 얻을 수 있다. 즉, 전술한 제1실시형태와 마찬가지로, 우선 금속제 기재(11)의 양면에 약 2.5 내지 5㎛의 두께를 가진 Ni 도금층을 형성한다. 다음에, 금속제 기재(11)의 편면 쪽으로부터의 스프레이에 의한 에칭액의 분사 전에, 상기 에칭액의 분사면에 건조막 레지스트에 의해서 소정의 패턴을 가진 마스크를 형성한다. 이 상태에서 스프레이에 의해 에칭액을 분사하고, 그 마스크로부터 노출하고 있는 Ni 도금층을 에칭 처리해서 약 0.5 내지 2㎛ 얇게 한다. 그 후, 마스크를 박리해서, 도 6의 부분 확대 단면도에 나타낸 바와 같이, 2.5 내지 5㎛의 두께를 가진 후막 부분(22b)과, 이 후 막 부분(22b)보다 0.5 내지 2㎛ 얇은 박막 부분(22a)을 형성할 수 있다.
마스크의 박리 후에는 제1실시형태의 도 4D 내지 도 4H와 마찬가지로 행할 수 있다. 이것에 의해, 반도체 소자가 탑재되는 부분과 와이어 본딩되는 부분의 Ni 도금층이 두껍고, 그 이외의 부분의 Ni 도금층이 얇은 리드 프레임(20)을 얻을 수 있다. 또, 반대면 쪽의 외부 기판과 접속하는 면 쪽의 Ni 도금층은 제1실시형태와 마찬가지로 두껍게 형성되어 있다.
다음에, 본 발명의 제3실시형태의 리드 프레임을 설명한다. 이 제3실시형태의 리드 프레임(30)은, 도 7에 나타낸 바와 같이, 반도체 소자(6)의 탑재면 쪽의 전체면 혹은 일부의 Ni 도금이 얇게 형성되어 있고, 외부 기판과 접속하는 이면 쪽의 Ni 도금이 두껍게 형성되어 있는 것에 부가해서, 리드 프레임(30)의 다이 패드부(30a)나 리드부(30b)의 가장자리 부분에, 역계단 형상의 돌출부(C)가 형성되는 것을 특징으로 하고 있다. 또, 도 7은, 반도체 소자(6)의 탑재면 쪽의 전체면의 Ni 도금이 얇게 형성되어 있는 예를 도시하고 있다.
이것에 의해, 표면 쪽에 탑재되는 반도체 소자(6)를 수지(8)로 밀봉했을 때, 수지(8)가 상기 돌출부(C)를 거쳐서 리드 프레임(30)의 이면 쪽으로 돌아 들어가, 다이 패드부(30a) 및/또는 리드부(30b)와, 수지(8)를 보다 강고하게 접합시키는 것이 가능해진다. 또, 도 7에 있어서는, 다이 패드부(30a) 및 리드부(30b)의 양쪽에 돌출부(C)가 형성되어 있지만, 어느 쪽인가 한쪽에만 돌출부(C)가 형성되어 있어도 된다.
이러한 제3실시형태의 리드 프레임(30)은 이하의 방법으로 얻을 수 있다. 즉, 도 4D에 나타낸 공정을 행할 때까지는, 전술한 제1실시형태 또는 제2실시형태의 방법과 마찬가지로 해서, Ni 도금층의 후막 부분과 박막 부분을 형성한다. 다음에, 도 4D에 나타낸 건조막 레지스트(16)에 대해서, 표면 쪽과 이면 쪽에서 서로 다른 패턴이 형성된 유리 마스크를 이용해서 노광하고, 현상함으로써, 양면에 서로 다른 패턴을 가진 마스크를 형성하는 이외에는 제1실시형태 또는 제2실시형태의 방법과 마찬가지로 한다.
이 상태에서 이면 쪽으로부터만 부분적으로 하프(half)-에칭되는 마스크가 형성되며, 당해 마스크로부터 노출하고 있는 Ni 도금층과 그 아래의 금속제 기재를 에칭 처리하여, 역계단 형상의 돌출부(C)를 형성한다. 그 후, 마스크를 박리하고, 이후에는 도 4H와 마찬가지로 행하여, 도 7에 나타낸 바와 같은 리드 프레임(30)이 얻어진다.
실시예
[ 실시예 1]
판 두께 0.2㎜, 폭 180㎜의 구리재로 이루어진 금속제 기재에 도금 전처리를 행한 후, 설파민산 니켈 도금욕을 이용해서 금속제 기재의 표리면에 두께가 3.3 내지 4.1㎛인 Ni 도금층을 형성하였다.
다음에, Ni 도금층이 형성된 금속제 기재의 편면(표면) 쪽에 스프레이에 의해 에칭액(염화제2철액)을 약 10초간 분사함으로써, 분사된 쪽의 Ni 도금층을 0.8 내지 1.0㎛ 얇게 하여, 두께가 2.3 내지 3.2㎛인 박막 부분을 형성하였다.
이때, 레지스트를 이용한 보호막을 반대면(이면) 쪽에 형성하고 있지 않아도 특별히 문제는 없었다. 스프레이에 의한 에칭 처리 시간이 20초 정도까지이면, 보호막이 없어도, 반대면(이면) 쪽의 Ni 도금층에 에칭액이 돌아 들어가 부착되는 문제는 생기지 않았다.
다음에, 표리면에 형성된 Ni 도금층 위에 건조막 레지스트를 라미네이트하고, 리드 프레임의 패턴이 그려진 유리 마스크를 양면에 피복해서 노광하고, 노광 후 유리 마스크를 떼어내 현상함으로써 Ni 도금층이 표리면에 형성된 금속제 기재의 양면에 레지스트 패턴을 형성하였다.
다음에, 이 금속제 기재를 에칭 처리해서 레지스트 패턴으로부터 노출하고 있는 Ni 도금층 및 그 아래의 금속제 기재를 용해·제거해서 리드 프레임의 형상으로 가공하였다. 그 후, 레지스트 패턴을 박리하였다. 또, 리드 프레임의 형상으로 가공된 금속제 기재의 표리면에는 Ni 도금층이 형성되어 있지만, 측면에는 Ni 도금층이 형성되어 있지 않았다.
이 리드 프레임의 형상으로 가공된 금속제 기재의 전체면(상하면 및 측면)에 두께 0.10㎛의 Pd 도금층을 형성하고, 또한, 그 위에 두께 0.05㎛의 Au 도금층을 형성해서 시료 1의 리드 프레임을 얻었다.
스프레이 시간을 변경한 이외에는 상기 시료 1과 마찬가지로 해서, 편면 쪽의 Ni 도금층을 반대면 쪽의 Ni 도금층보다 0.4 내지 0.6㎛ 얇게 한 시료 2의 리드 프레임과, 편면 쪽의 Ni 도금층을 반대면 쪽의 Ni 도금층보다 1.3 내지 1.6㎛ 얇게 한 시료 3의 리드 프레임과, 편면 쪽의 Ni 도금층을 반대면 쪽의 Ni 도금층보다 1.8 내지 2.2㎛ 얇게 한 시료 4의 리드 프레임을 제작하였다.
이들 시료 1 내지 4의 리드 프레임의 각각에 대해서, Ni 도금층의 박막 부분에 Pd 도금층과 Au 도금층이 형성된 부분에서의 수지 밀착 강도를 전술한 방법에 따라서 평가하였다. 그 결과, 수지 밀착 강도는, 시료 1의 리드 프레임에서는 23.4㎫이고, 시료 2의 리드 프레임에서는 18.7㎫이며, 시료 3의 리드 프레임에서는 23.2㎫이고, 시료 4의 리드 프레임에서는 21.3㎫이었다.
이들 결과로부터, 어느 쪽의 시료도 충분한 수지 밀착 강도를 지니고 있는 것을 알 수 있었다. 전술한 일본국 공개특허 제2006-93559호 공보에 기재된 거친 Ni 도금의 수지 밀착 강도가 19.9㎫이었던 것과, 에칭 처리는 단시간인 쪽이 생산에는 유리한 것을 고려하면, 0.8 내지 1.6㎛ 얇게 하는 에칭 처리가 특히 바람직한 것을 알 수 있었다.
[ 실시예 2]
실시예 1과 같은 금속제 기재에, 설파민산 니켈 도금욕을 이용해서 양면에 두께 3.0 내지 3.5㎛의 Ni 도금층을 형성하였다. 다음에, 반도체 소자의 탑재 쪽에, 반도체 소자를 탑재하는 부분(다이 패드 부분)과 와이어 본딩하는 부분(와이어 본딩 부분)을 보호하는 마스크를 레지스트에 의해 형성하고, 마스크로부터 노출하고 있는 Ni 도금층에 스프레이에 의해 에칭액을 약 10초간 분사함으로써, 노출하고 있는 Ni 도금층을 약 1.0㎛ 얇게 하고, 그 후 마스크를 박리하였다.
이후는 실시예 1과 마찬가지로 해서, 반도체 소자가 탑재되는 부분과 와이어 본딩되는 부분의 Ni 도금층이 두껍고, 그 이외의 부분의 Ni 도금층이 얇으며, 반대면 쪽의 외부 기판과 접속하는 면 쪽의 Ni 도금층이 두꺼운 리드 프레임을 얻었다. 이 리드 프레임의 다이 패드 부분에 반도체 소자를 탑재하고, 반도체 소자와 리드 프레임의 리드부의 와이어 본딩 부분을 본딩 와이어에 의해서 본딩한 후, 반도체 소자의 탑재면 쪽인 리드 프레임의 상부면 쪽과 측면 쪽을 수지로 밀봉하고, 절단 공정을 거쳐서 반도체 장치를 얻었다.
상기 리드 프레임은, 반도체 소자를 탑재하는 부분과 와이어 본딩하는 부분과 리드 프레임의 이면 쪽의 Ni 도금층이 종래와 마찬가지의 두께를 가지고 평활하게 형성되어 있었기 때문에, 반도체 소자의 탑재 시나 와이어 본딩 시 문제를 일으키는 일은 없었다. 또, 에칭 처리를 한 Ni 도금층의 박막 부분은 수지와 양호하게 접촉하고 있어, 종래의 Ni 도금층을 가진 리드 프레임에 비해서 수지 밀착성이 향상된 리드 프레임이 얻어지는 것을 알 수 있었다.
이상, 본 발명을 상세하게 설명했지만, 당업자라면 본 발명의 가장 넓은 범위로부터 일탈하는 일 없이 각종 변형, 대체, 변경을 행할 수 있는 것을 이해할 필요가 있다. 즉, 본 발명은 여기에 첨부하는 특허청구범위 및 그 균등한 범위 내에 있는 변형예나 변경예를 포함하는 것을 기도하고 있다. 또한, 본 출원은 일본국 특허출원 제2008-250738호에 기초하고 있고, 이것은 본원의 개시에 원용된다.
도 1은 본 발명의 제1실시형태의 리드 프레임을 제조할 때 이용한 반도체 장치의 단면도;
도 2는 본 발명의 제1실시형태의 리드 프레임의 리드부의 일 구체예를 나타낸 부분 확대 단면도;
도 3은 본 발명의 제1실시형태의 리드 프레임의 리드부의 다른 구체예를 나타낸 부분 확대 단면도;
도 4A 내지 도 4H는 본 발명의 제1실시형태의 리드 프레임의 제조 공정을 나타내는 개략 흐름도;
도 5는 본 발명의 제2실시형태의 리드 프레임을 제조할 때 이용한 반도체 장치의 단면도;
도 6은 본 발명의 제2실시형태의 리드 프레임의 리드부의 일 구체예를 나타낸 부분 확대 단면도;
도 7은 본 발명의 제3실시형태의 리드 프레임을 제조할 때 이용한 반도체 장치의 좌반부를 나타낸 단면도;
도 8은 종래의 리드 프레임을 제조할 때 이용한 반도체 장치의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
6: 반도체 소자 7: 본딩 와이어
8: 수지 10, 20, 30: 리드 프레임
11: 금속제 기재 12: Ni 도금층
12a, 22a: 박막 부분 12b, 22b: 후막 부분
13: 적층체 13a: Pd 도금층
13b: Au 도금층 14: Ni 도금층
16: 건조막 레지스트 30a: 다이 패드부
30b: 리드부 C: 역계단 형상의 돌출부

Claims (11)

  1. 반도체 소자를 탑재하는 표면과 외부 기판에 접속하는 이면을 가진 기재; 및
    상기 기재의 표면 및 이면에 형성된 후막 부분과 박막 부분을 가진 Ni 도금층으로 이루어지고,
    상기 후막 부분은 상기 기재의 이면 쪽에 형성되어 있고, 상기 박막 부분은 상기 기재의 표면 쪽의 전체면 혹은 일부에 형성되어 있으며,
    상기 후막 부분은 2.5 내지 5㎛의 두께를 지니고 있고, 상기 박막 부분은 상기 후막 부분보다 0.5 내지 2㎛ 얇은 것을 특징으로 하는 리드 프레임.
  2. 삭제
  3. 제1항에 있어서, 상기 후막 부분은 반도체 소자의 탑재면 쪽 중 당해 반도체 소자가 탑재되는 부분과 와이어 본딩되는 부분에 형성되어 있고, 그 이외의 부분에는 상기 박막 부분이 형성되어 있는 것을 특징으로 하는 리드 프레임.
  4. 제1항에 있어서, 상기 후막 부분과 박막 부분 위에, Pd 도금층과 Au 도금층이 형성되어 있는 것을 특징으로 하는 리드 프레임.
  5. 제1항에 있어서, 상기 리드 프레임은 다이 패드부와 리드부로 이루어지고, 상기 다이 패드 및 리드부 중 하나 이상의 단부에 역계단 형상의 돌출부(overhanging section)를 지니고 있는 것을 특징으로 하는 리드 프레임.
  6. 제1항에 있어서, 상기 Ni 도금층은 리드 프레임의 표리면에 형성되어 있고, 상기 리드 프레임의 기재의 측면에는 Ni 도금층이 형성되어 있지 않거나 혹은 두께 0.2㎛ 이하의 극히 얇은 Ni 도금층이 형성되어 있는 것을 특징으로 하는 리드 프레임.
  7. 제6항에 있어서, 상기 리드 프레임의 기재의 측면에는, Pd 도금층과 Au 도금층이 직접 또는 상기 극히 얇은 Ni 도금층을 개재해서 형성되어 있는 것을 특징으로 하는 리드 프레임.
  8. 금속제 기재의 표리면에 소정 두께의 Ni 도금층을 형성하는 공정: 및
    반도체 소자의 탑재면 쪽만을 에칭 처리함으로써 상기 탑재면 쪽의 Ni 도금층의 두께를 외부 기판과 접속하는 이면 쪽의 Ni 도금층보다 얇게 하는 공정을 포함하는 것을 특징으로 하는, 리드 프레임의 제조방법.
  9. 금속제 기재의 표리면에 2.5 내지 5㎛의 두께를 갖는 Ni 도금층을 형성하는 공정; 및
    반도체 소자의 탑재면 쪽만을 에칭 처리함으로써 상기 탑재면 쪽의 Ni 도금층의 두께를 외부 기판과 접속하는 이면 쪽의 Ni 도금층보다 0.5 내지 2㎛ 얇게 하는 공정을 포함하는 것을 특징으로 하는, 리드 프레임의 제조방법.
  10. 제9항에 있어서, 상기 Ni 도금층 위에 소정의 마스크를 형성하는 공정;
    상기 마스크로부터 노출하고 있는 Ni 도금층과 그 아래의 금속제 기재를 에칭 처리하는 공정;
    상기 마스크를 박리하는 공정; 및
    Pd 도금층과 Au 도금층을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는, 리드 프레임의 제조방법.
  11. 제10항에 있어서, 상기 Pd 도금층과 Au 도금층을 형성하는 공정 전에, 두께 0.2㎛ 이하의 극히 얇은 Ni 도금층을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는, 리드 프레임의 제조방법.
KR1020090079305A 2008-09-29 2009-08-26 리드 프레임 및 그 제조방법 KR101628785B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-250738 2008-09-29
JP2008250738A JP4670931B2 (ja) 2008-09-29 2008-09-29 リードフレーム

Publications (2)

Publication Number Publication Date
KR20100036169A KR20100036169A (ko) 2010-04-07
KR101628785B1 true KR101628785B1 (ko) 2016-06-09

Family

ID=42056501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090079305A KR101628785B1 (ko) 2008-09-29 2009-08-26 리드 프레임 및 그 제조방법

Country Status (3)

Country Link
US (2) US7944030B2 (ko)
JP (1) JP4670931B2 (ko)
KR (1) KR101628785B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4670931B2 (ja) * 2008-09-29 2011-04-13 住友金属鉱山株式会社 リードフレーム
US9607933B2 (en) * 2014-02-07 2017-03-28 Dawning Leading Technology Inc. Lead frame structure for quad flat no-lead package, quad flat no-lead package and method for forming the lead frame structure
JP6432943B2 (ja) * 2015-10-26 2018-12-05 大口マテリアル株式会社 リードフレームの製造方法
JP6406711B2 (ja) * 2015-10-28 2018-10-17 大口マテリアル株式会社 リードフレームの製造方法
US10998256B2 (en) * 2018-12-31 2021-05-04 Texas Instruments Incorporated High voltage semiconductor device lead frame and method of fabrication
JP6709313B1 (ja) * 2019-05-31 2020-06-10 アオイ電子株式会社 半導体装置および半導体装置の製造方法
CN115418689B (zh) * 2022-11-04 2023-04-07 新恒汇电子股份有限公司 智能卡载带覆膜镀钯工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297995A (ja) 2002-03-21 2003-10-17 Texas Instr Inc <Ti> エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム
JP2006080576A (ja) * 2005-12-05 2006-03-23 Shinko Electric Ind Co Ltd パッケージ部品及びその製造方法ならびに半導体パッケージ
JP2006093559A (ja) * 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd リードフレームおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412563A (en) * 1987-07-07 1989-01-17 Sumitomo Metal Mining Co Nickel plating of lead frame
JPS6412563U (ko) 1987-07-10 1989-01-23
JPH01162252U (ko) * 1988-04-22 1989-11-10
US6838757B2 (en) * 2000-07-07 2005-01-04 Texas Instruments Incorporated Preplating of semiconductor small outline no-lead leadframes
ES2383874T3 (es) * 2001-07-09 2012-06-27 Sumitomo Metal Mining Company Limited Procedimiento para la fabricación de un soporte de conexión
US6828660B2 (en) * 2003-01-17 2004-12-07 Texas Instruments Incorporated Semiconductor device with double nickel-plated leadframe
JP2005079524A (ja) * 2003-09-03 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置用リードフレーム
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
JP4670931B2 (ja) * 2008-09-29 2011-04-13 住友金属鉱山株式会社 リードフレーム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297995A (ja) 2002-03-21 2003-10-17 Texas Instr Inc <Ti> エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム
JP2006093559A (ja) * 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd リードフレームおよびその製造方法
JP2006080576A (ja) * 2005-12-05 2006-03-23 Shinko Electric Ind Co Ltd パッケージ部品及びその製造方法ならびに半導体パッケージ

Also Published As

Publication number Publication date
US7944030B2 (en) 2011-05-17
JP2010080889A (ja) 2010-04-08
KR20100036169A (ko) 2010-04-07
JP4670931B2 (ja) 2011-04-13
US20110092028A1 (en) 2011-04-21
US8114713B2 (en) 2012-02-14
US20100078785A1 (en) 2010-04-01

Similar Documents

Publication Publication Date Title
KR101628785B1 (ko) 리드 프레임 및 그 제조방법
TWI429045B (zh) Circuit member, manufacturing method of circuit member, laminated structure of semiconductor device and circuit member surface
US7262491B2 (en) Die pad for semiconductor packages and methods of making and using same
JP5813335B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法
US7190057B2 (en) Packaging component and semiconductor package
JP5893826B2 (ja) リードフレーム及びその製造方法
US10903150B2 (en) Lead frame
JP2006140265A (ja) 半導体装置および半導体装置に用いるリードフレームの製造方法
US20190214334A1 (en) Semiconductor device and method for manufacturing the same
JP2003309241A (ja) リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
KR100679598B1 (ko) 반도체 장치 및 그 제조 방법
JP3786339B2 (ja) 半導体装置の製造方法
JP4620584B2 (ja) 回路部材の製造方法
JP2009099871A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
JP5299411B2 (ja) リードフレームの製造方法
JPH11121673A (ja) リードフレーム
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
TW200901422A (en) Pre-plated leadframe having enhanced encapsulation adhesion
JP4418764B2 (ja) 樹脂封止型半導体パッケージの製造方法
US10777492B1 (en) Substrate for mounting semiconductor element
US9111952B2 (en) Semiconductor device
JP2018010931A (ja) 配線基板及びその製造方法
JP6191664B2 (ja) 半導体装置の多面付け体および半導体装置
KR101375175B1 (ko) 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법
JP6889531B2 (ja) 半導体装置用基板およびその製造方法、半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4