JP2006093559A - リードフレームおよびその製造方法 - Google Patents

リードフレームおよびその製造方法 Download PDF

Info

Publication number
JP2006093559A
JP2006093559A JP2004279459A JP2004279459A JP2006093559A JP 2006093559 A JP2006093559 A JP 2006093559A JP 2004279459 A JP2004279459 A JP 2004279459A JP 2004279459 A JP2004279459 A JP 2004279459A JP 2006093559 A JP2006093559 A JP 2006093559A
Authority
JP
Japan
Prior art keywords
metal plate
lead frame
plating
plating layer
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004279459A
Other languages
English (en)
Inventor
Juntaro Mikami
順太郎 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Package Materials Co Ltd
Original Assignee
Sumitomo Metal Mining Package Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Package Materials Co Ltd filed Critical Sumitomo Metal Mining Package Materials Co Ltd
Priority to JP2004279459A priority Critical patent/JP2006093559A/ja
Publication of JP2006093559A publication Critical patent/JP2006093559A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】 リードフレームに加工歪を与えず、製造コストアップになること無く、めっき表面のアンカー効果を向上させることによって、リードと樹脂との密着性をより向上させることができ、樹脂からリードが抜け落ちないようにするリードフレームとその製造方法を提供する。
【解決手段】 半導体装置用リードフレームにおいて、リード３の上面であるワイヤーボンディング部に、ボンディングが可能で樹脂９との密着性を向上させる粗さの表面を持つ粗面めっき層５を形成し、リードの下面である外部接続端子部に、半田の濡れ性が良い平滑な表面を持つ平滑面めっき層６を形成する。
【選択図】 図1

Description

本発明は、半導体装置に使用されるリードフレームに関し、特にＳＯＮ（Small Outline Non-Leaded Package）やＱＦＮ（Quad Flat Non-Leaded Package）と呼ばれ、樹脂パッケージの裏面にリードが露出して外部接続端子となるタイプの半導体装置に用いられるリードフレームに関する。
近年、基板への高密度実装化に伴い、基板に実装される半導体装置の小型化・薄型化が要求され、いわゆるＣＳＰ（Chip Size Package）と呼ばれる半導体装置の普及が急速に進んでいる。特に、リードフレームを用いた小型の半導体装置においては、図３に示すように、半導体素子７を搭載するリードフレームの上面を樹脂９で封止し、封止したパッケージの裏面側からリード３の下面が露出する片面封止タイプのＳＯＮやＱＦＮと呼ばれる半導体装置１５が開発されている。そして、このような半導体装置１５には、全面にパラジウムめっきが施された図４に示すような態様のリードフレームを用いることが多い。
このＳＯＮやＱＦＮタイプの半導体装置１５は、リード３の上面と側面を樹脂９で封止し、リード３の下面を樹脂９から露出させ外部接続端子とする構造で、リード３と樹脂９との密着性が弱い。このため、樹脂９で封止した後にそれぞれの半導体装置１５同士を形成する境界部をダイシングソーによって切断加工して個々の半導体装置１５とする際、リード３がリード３の上面と側面を封止した樹脂９と離れ、抜け落ちやすい欠点を有している。
一般的に樹脂との密着性は、銅、銀、パラジウム、金の順番に悪い。また、部分めっきより全面めっきの方が悪くなることが知られており、上記のようにＳＯＮやＱＦＮタイプの半導体装置はリード３の上面と側面を樹脂９で封止した構造であり、個々の半導体装置１５にする際、リード３とリード３の上面を封止した樹脂９とが離れて抜け落ちやすいという構造的な欠点だけでなく、全面にパラジウムめっきを施すリードフレームは、そもそも樹脂との密着性が悪い。また、通常パラジウムめっきを施す際には、ニッケルなどの下地めっき層の上にパラジウムをめっきし、更にワイヤーボンディング時の信頼性を向上させるために、パラジウムのめっき層の上に金をフラッシュめっきした３層構造となっている。そのため、更に樹脂との密着性は悪い。
このような半導体装置のリードの抜け落ちの防止を目的とした技術が、例えば特許文献１乃至３に提案されている。
特開平１１−２６０９８３号公報 特開２００３−１５８２３４号公報 特開２００３−７８０９７号公報
特許文献１には、プレス加工によってリード断面を逆台形形状にしてリードの抜け落ちを防止する技術が提案されている。
また、特許文献２には、プレス加工やプラズマ加工によってリード表面を粗化する技術が提案されている。
また、特許文献３には、安価なリードフレームを提供することを目的としてパラジウムを部分めっきする技術によって、樹脂との密着性が悪いめっき面の面積を小さくでき、全面をめっきするよりも密着性が向上する技術が提案されている。
しかし、特許文献１に記載の技術のように、リードフレームを逆台形形状に成形する場合やリードフレームの表面粗化のためにプレス加工を行った場合、リードフレームの片面側を加工する点については、加工歪による影響によってリードフレームに反りが生じ品質を劣化させる問題があった。
また、特許文献２に記載の技術のように、リードフレームの表面粗化のために新たにプラズマ加工によってリードフレームを製造する工程を追加したのでは、製造コストがアップする問題があった。また、リードフレームの表面粗化のためにエッチング加工によってリードフレームを製造する工程でも、新たにプレス加工を工程に追加する必要があり、さらに製造コストがアップする問題があった。
また、特許文献３に記載の技術のように、リードフレーム全面にパラジウム又はパラジウムの上に金がめっきされているリードフレームでは、パラジウム及び金と樹脂９とはそもそも密着性が悪いので、リードフレーム全面にパラジウム又はパラジウムの上に金のめっきを施しているリードフレームは、樹脂９との密着性は悪い。そのため、めっき面の表面にアンカー効果を求めた場合、表面の粗いめっき面にすると樹脂との密着性は向上するが、半田の濡れ性が悪くなる。一方、表面の平滑なめっき面にすると半田の濡れ性は向上するが、樹脂との密着性が乏しくなる。そのため、樹脂との密着性と半田の濡れ性について双方を満足できるめっき面が得られないという問題があった。
そこで、本発明は、従来方法の有する上記のような課題に鑑みて成されたものである。その目的とするところは、リードフレームに加工歪を与えず、製造コストアップになること無く、めっき表面のアンカー効果を向上させることによって、リード３と樹脂９との密着性をより向上させることができ、樹脂９からリード３が抜け落ちないようにするリードフレームとその製造方法を提供することにある。
上記目的を達成するため、本発明のリードフレームは、半導体装置用リードフレームにおいて、リードの上面であるワイヤーボンディング部に、ボンディングが可能で樹脂との密着性を向上させる粗さの表面を持つ粗面めっき層を形成し、リードの下面である外部接続端子部に、半田の濡れ性が良い平滑な表面を持つ平滑面めっき層を形成したことを特徴としている。
また、本発明のリードフレームは、前記リードフレームのパッドの上面の周囲に、前記粗面めっき層が形成されていることを特徴としている。
また、本発明のリードフレームは、前記リードフレームの上面と下面にめっき層が形成され、側面にはめっき層が形成されていないことを特徴としている。
また、本発明のリードフレームは、前記粗面めっき層は、表面粗さ（Ｒａ）が０．２μｍ以上０．７μｍ以下であり、前記平滑面めっき層は、表面粗さ（Ｒａ）が０．１μｍ以下であるのが好ましい。
また、本発明のリードフレームの製造方法は、金属板の両面にレジストを用いてめっきを施す部分を露出させたマスクを形成し、めっきを施した後、エッチング加工によってリードフレーム形状を形成する製造方法であって、金属板の上面に表面の粗いめっきを施すため金属板の上面用めっき槽でアノードを金属板の上面の側にのみ設置して、金属板の上面をめっきし、金属板の下面に表面の平滑なめっきを施すため金属板の下面用めっき槽でアノードを金属板の下面の側にのみ設置して、金属板の下面をめっきをすることで、金属板の上面と下面にそれぞれ異なる表面粗さのめっき層が形成されるようにしたことを特徴とする
また、本発明のリードフレームの製造方法は、金属板の両面にレジストを用いてめっきをしたい部分を露出させたマスクを形成し、金属板の上面に表面の粗いめっきを施すための上面用ニッケルめっき槽でアノードを金属板の上面の側にのみ設置し、金属板の上面をめっきし、金属板の下面に表面の平滑なめっきを施すため金属板の下面用ニッケルめっき槽でアノードを金属板の下面の側にのみ設置し、金属板の下面をめっきをすることで、金属板の上面と下面にそれぞれ異なる表面粗さのニッケルめっき層を形成した後、金属板の両面のめっき層の上に両面同時にパラジウムめっき層を形成し、次に金めっき層を形成することを特徴とする。
また、本発明のリードフレームの製造方法は、金属板の上面及び下面にニッケルめっきを施す工程は、それぞれ異なる組成のニッケルめっき浴を用いることを特徴としている。
本発明によるリードフレームを用いれば、リードフレームの必要部分のみをめっきする部分めっきとしたので、パラジウムめっきしても樹脂との密着性が悪いめっき面の面積を最小限にすることができる。また、リードの上面であるワイヤーボンディング部をボンディングが可能で樹脂との密着性を向上させる粗さの表面を持つ粗面めっき層としたので、リードの抜け落ちを防止することができる。また、リードの下面である外部接続端子部に、半田の濡れ性が良い平滑な表面を持つ平滑面めっき層としたので、基板等への実装において問題を生じない。
また、本発明によるリードフレームの製造方法によれば、リードフレームに加工歪を与えず、製造コストアップになることもなく、樹脂との密着性を向上させることができる。
まず、本発明のリードフレームの作製手順について、図２を用いて説明する。
本発明は、図２(ａ)に示すように、金属板１２を用い、前処理として、図２（ｂ）に示すように、金属板１２の両面にドライフィルムレジスト１３を設け、図２（ｃ）に示すように、金属板１２の上面と下面のそれぞれの面で、めっきが必要な部分のドライフィルムレジスト１３を剥離する。
めっきの前処理をした後、図２（ｄ）に示すように、最初のニッケルめっき槽で、金属板１２の上面のみにニッケルめっきを施す。次に、図２（ｅ）に示すように、別のニッケルめっき槽で、金属板１２の下面のみにニッケルめっきを施す。ここで、本発明に係るリードフレームの製造方法のように、最初のニッケルめっき槽で、金属板の一方の面側のみにアノードを設置しめっきを行えば、アノードのある金属板の面側のみにめっき層が形成される。この場合金属板のもう一方の面側は、金属板が境となってめっき層が形成されない。次に、別のニッケルめっき槽で、金属板のもう一方の面側のみにアノードを設置しめっきを行えば、金属板のもう一方の面側のみにめっき層が形成される。このように、本発明のリードフレームの製造方法によれば、金属板１２の両面を独立させ、別々にめっき層を形成することができる。
この２つのめっきでは、それぞれ所望の表面の粗さを有するめっき層が得られるようにめっき浴を設定する。例えば、図１（ｂ）に示す表面の粗いニッケルめっきを施すにはワット浴の塩素濃度を通常の２倍以上に調整して用い、図１（ｂ）に示す表面の平滑なニッケルめっきを施すにはスルファミン酸ニッケルめっき浴を用いることで、金属板１２の一方の面側に図１（ｂ）に示す表面の粗いニッケルめっき層を形成し、金属板１２のもう一方の面側に図１（ｂ）に示す表面の平滑なニッケルめっき層を形成した金属板１２を得ることが可能となる。
なお、これら２回のめっきにおいて、金属板１２の一方の面のみにめっきをする際には、塩化ビニ―ル板等をセットして遮蔽するとさらに効果的である。
次に、図２（ｆ）に示すように、金属板１２の両面にそれぞれ形成されたニッケルめっき層の上に同時にパラジウムめっき層を、更にその上に金めっき層を形成する。これにより、金属板１２の両面に本発明のそれぞれ図１（ｂ）に示す表面の粗さの異なる３層構造から成るめっき層５及び６が得られる。
次に、図２（ｇ）に示すように、上記めっき層５及び６が形成された金属板１２からドライフィルムレジスト１３を剥離する。次に、図２（ｈ）に示すように、再び、上記めっき層５及び６が形成された金属板１２の全面にドライフィルムレジスト１３を設ける。次に、図２（ｉ）に示すように、エッチング用パターンを形成し、エッチング処理を行い、図２(ｊ)に示すように、所定のリードフレームの形状を形成する。次に、図２(ｋ)に示すように、ドライフィルムレジスト１３を剥離する。これにより、リードフレームが完成する。
例えば、上記めっき層５及び６は、厚さが約１μｍのニッケルめっき層と、厚さが約０．１μｍのパラジウムめっき層と、厚さが約０．０５μｍの金めっき層でそれぞれ形成する。
形成された３層構造から成るめっき層のめっき面の表面粗さは、下地となる厚いニッケルめっき層のめっき面の表面の粗さをコントロールすることにより決定される。また、ニッケルめっきを施す際のニッケルめっき槽の浴組成をコントロールすることで、形成されるめっき層の表面の粗さをコントロールすることができる。
上記のように形成しためっき層のめっき面の表面粗さに対する、半田の濡れ性、樹脂との密着性、ボンディング性の評価結果を表１に示す。
半田の濡れ性は、ソルダーチェッカーを使用したメニスコグラフ法により測定し、２３０℃で溶融したH６３Ｓ共晶はんだを含むるつぼの中に試料片を浸漬し、その時のゼロクロスタイム（ＺＣＴ）を測定すると共に試料片を引き上げた後に顕微鏡で濡れていない部分がないか半田の濡れ具合を確認することで評価した。この評価における○は濡れていない部分はなく、ＺＣＴが１秒以内である場合、△は濡れていない部分はなく、ＺＣＴが１〜３秒以内である場合、×は濡れていない部分はなく、ＺＣＴが３秒以上である場合をそれぞれ表している。
また、樹脂との密着性は、めっき面に２ｍｍ角のポッドを１７５℃×９０秒で成形し、その後にポストモールドキュアを４時間行った。この成形した樹脂片を横方向からシェアツールで押し、樹脂がめっき面から引き剥がされるときの強度を測定することで評価した。この評価における○は平均で１０ｋｇｆ／4ｍｍ2以上である場合、△は平均で５〜１０ｋｇｆ／4ｍｍ2である場合、×は平均で０〜５ｋｇｆ／4ｍｍ2である場合をそれぞれ表している。
また、ボンディング性は、Φ３０μｍの金線を用いてヒータブロック設定温度２００℃でワイヤボンディングを行い、その後にボンディングされたワイヤの下にフックを入れ、下から上へ垂直にワイヤを引き上げる、いわゆるフックプル方式でプル強度を測定し、ワイヤが切れる時の強度を測定することで評価した。この評価における○はプル強度が平均で５ｇｆ以上であり、△は平均で５ｇｆ以下である場合をそれぞれ表している。
表１に示すように、樹脂９と密着するボンディング面側となる表面の粗いめっき層５では、表面粗さ（Ra）は、０．２０μｍ以上０．７０μｍ以下が好ましい。また、パッケージの裏面から露出して外部接続端子となる側の表面の平滑なめっき層６では、表面粗さ（Ra）は、０．１０μｍ以下が好ましい。
図１及び図２は本発明の実施例１に係るリードフレームの説明図であり、図１はリードフレームの断面図、図２(ａ)〜（ｌ）はリードフレームの製造方法の工程を示す状態説明図である。
まず、図２(ａ)に示すように、金属板１２として銅合金を用い、図２(ｂ)に示すように、両面にドライフィルムレジスト１３を貼り付けた。その後、図２(ｃ)に示すように，リードフレームの形状の中で上面として図１に示すめっき層５が必要な部分を遮光するガラスマスクと下面として図１に示すめっき層６が必要な部分を遮光するガラスマスクを位置合わせした状態で、ドライフィルムレジスト１３付き銅合金の両面上に被せ、被せた両面のガラスマスクを介して紫外光で露光した。
露光後ガラスマスクを外し、ドライフィルムレジスト１３付き銅合金を現像液に浸して現像することにより、紫外光が遮光された部分、即ちパッド部やワイヤーボンディング部、外部接続端子部などのめっきを施す必要のある部分のドライフィルムレジスト１３のみを除去した。
次に、アルカリや酸で前処理をした後に、図２(ｄ)に示すように，リードフレームの上面となる方にのみアノードを設置しためっき槽を用いて、ワット浴により電流密度２Ａ／ｄｍ2で２分間めっきを施し、厚さが１μｍの図１（ｂ）に示す表面の粗いニッケルめっき層を形成した。次に、図２(ｅ)に示すように、リードフレームの下面となる方にのみアノードを設置しためっき槽を用いて、スルファミン酸ニッケルめっき浴により電流密度２Ａ／ｄｍ2で２分間めっきを施し、厚さが１μｍの図１（ｂ）に示す表面の平滑なニッケルめっき層を形成した。
次に、図２(ｆ)に示すように、パラジウムを銅合金の両面にそれぞれ形成されたニッケルめっき層の上に同時に厚さが０．１０μｍのパラジウムめっき層を形成し、更に、その上に厚さが０．０５μｍの金めっき層を形成した。これにより、銅合金の両面にそれぞれ表面の粗さの異なる３層構造から成るめっき層５及び６を得た。次に、図２(ｇ)に示すように、めっきが施されたドライフィルムレジスト１３付き銅合金から、ドライフィルムレジスト１３を剥離した。
次に、図２(ｈ)に示すように、めっきが施された銅合金の両面の全面にフォトレジストとしての役目をするドライフィルムレジスト１３を貼り付けた。次に、リードフレームの上面としてリードフレームの形状以外を遮光するガラスマスクとリードフレームの下面としてリードフレームの形状以外を遮光するガラスマスクを位置合わせした状態で、めっきが施されたドライフィルムレジスト１３付き銅合金の両面の上に被せ、被せた両面のガラスマスクを介して紫外光で露光した。
露光後、ガラスマスクを外し、めっきが施されたドライフィルムレジスト１３付き銅合金を現像液に浸して現像することにより、紫外光が遮光された部分、即ちリードフレームの形状以外の部分のドライフィルムレジスト１３を除去した。
次に、図２(ｉ)に示すように、めっきが施されたドライフィルムレジスト１３付き銅合金の両面に、噴射ノズル１４によりエッチング液を吹き付けてエッチング処理を行い、図２(ｊ)に示すように、所定のリードフレームの形状を形成した。次に、図２(ｋ)に示すように、ドライフィルムレジスト１３を剥離して、めっき層付きリードフレームを作製した。
このようにして作製したリードフレームの上面である金線ボンディング部のめっき表面の表面粗さ（Ｒａ）は、０．２１μｍ、下面である外部接続端子部のめっき表面の表面粗さ（Ｒａ）は、０．０６μｍとなった。
また、エッチング用ガラスマスクは、リード３の上面が下面より幅広になるように設計し、エッチング処理によってリードフレームのリード３を、上面が下面より広く形成した。
次に、個々の半導体装置１５同士を形成する境界をハーフエッチングして樹脂９で封止し、後のダイシングソーによる個々の半導体装置１５に切断する際に金属バリが低減できるよう、切断する金属部分が少なくなるようにした。
（ａ）は、本発明の実施例１に係るリードフレームの断面図であり、（ｂ）は、リードの拡大断面図である。 （ａ）〜（ｌ）は、本発明の実施例１に係るリードフレームの製造方法を示す工程図である。 （ａ）は、半導体装置の断面図であり、（ｂ）は、グランド用ボンディング部としてパッドの周囲にリング状にめっきを施した半導体装置の断面図である。 （ａ）は、リードフレームの平面図であり、（ｂ）は、単位リードフレームを示す平面図である。
符号の説明
１ パッド
２ 吊りリード
３ リード
４ ダムバー
５ 粗いめっき層
６ 平滑なめっき層
７ 半導体素子
８ ワイヤー（金線）
９ 樹脂
１０ ハーフエッチング
１１ 単位リードフレーム
１２ 金属板
１３ ドライフィルムレジスト
１４ 噴射ノズル
１５ 半導体

Claims (7)

  1. 半導体装置用リードフレームにおいて、リードの上面であるワイヤーボンディング部に、ボンディングが可能で樹脂との密着性を向上させる粗さの表面を持つ粗面めっき層を形成し、リードの下面である外部接続端子部に、半田の濡れ性が良い平滑な表面を持つ平滑面めっき層を形成したことを特徴とするリードフレーム。
  2. 前記リードフレームのパッドの上面の周囲に、前記粗面めっき層が形成されていることを特徴とする請求項１に記載のリードフレーム。
  3. 前記リードフレームの上面と下面にめっき層が形成され、側面にはめっき層が形成されていない請求項１又は２に記載のリードフレーム。
  4. 前記粗面めっき層は、表面粗さ（Ｒａ）が０．２μｍ以上０．７μｍ以下であり、前記平滑面めっき層は、表面粗さ（Ｒａ）が０．１μｍ以下であることを特徴とする請求項１〜３のいずれかに記載のリードフレーム。
  5. 金属板の両面にレジストを用いてめっきを施す部分を露出させたマスクを形成し、めっきを施した後、エッチング加工によってリードフレーム形状を形成する製造方法であって、金属板の上面に表面の粗いめっきを施すため金属板の上面用めっき槽でアノードを金属板の上面の側にのみ設置して、金属板の上面をめっきし、金属板の下面に表面の平滑なめっきを施すため金属板の下面用めっき槽でアノードを金属板の下面の側にのみ設置して、金属板の下面をめっきをすることで、金属板の上面と下面にそれぞれ異なる表面粗さのめっき層が形成されるようにしたことを特徴とするリードフレームの製造方法。
  6. 金属板の両面にレジストを用いてめっきをしたい部分を露出させたマスクを形成し、金属板の上面に表面の粗いめっきを施すための上面用ニッケルめっき槽でアノードを金属板の上面の側にのみ設置し、金属板の上面をめっきし、金属板の下面に表面の平滑なめっきを施すため金属板の下面用ニッケルめっき槽でアノードを金属板の下面の側にのみ設置し、金属板の下面をめっきをすることで、金属板の上面と下面にそれぞれ異なる表面粗さのニッケルめっき層を形成した後、金属板の両面のめっき層の上に両面同時にパラジウムめっき層を形成し、次に金めっき層を形成することを特徴とするリードフレームの製造方法。
  7. 金属板の上面及び下面にニッケルめっきを施す工程は、それぞれ異なる組成のニッケルめっき浴を用いることを特徴とする請求項５又は６に記載のリードフレームの製造方法。
JP2004279459A 2004-09-27 2004-09-27 リードフレームおよびその製造方法 Pending JP2006093559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004279459A JP2006093559A (ja) 2004-09-27 2004-09-27 リードフレームおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004279459A JP2006093559A (ja) 2004-09-27 2004-09-27 リードフレームおよびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009276774A Division JP5387374B2 (ja) 2009-12-04 2009-12-04 リードフレームの製造方法

Publications (1)

Publication Number Publication Date
JP2006093559A true JP2006093559A (ja) 2006-04-06

Family

ID=36234214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004279459A Pending JP2006093559A (ja) 2004-09-27 2004-09-27 リードフレームおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2006093559A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287765A (ja) * 2006-04-13 2007-11-01 Denso Corp 樹脂封止型半導体装置
KR20100036169A (ko) * 2008-09-29 2010-04-07 스미토모 긴조쿠 고잔 가부시키가이샤 리드 프레임 및 그 제조방법
KR101001874B1 (ko) 2008-10-21 2010-12-17 엘지이노텍 주식회사 반도체 패키지용 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
JP2011129687A (ja) * 2009-12-17 2011-06-30 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2013048280A (ja) * 2012-10-30 2013-03-07 Renesas Electronics Corp 半導体装置の製造方法
JP2013153005A (ja) * 2012-01-24 2013-08-08 Dainippon Printing Co Ltd 樹脂封止型半導体装置、リードフレーム、半導体装置付き配線基板および半導体装置付き配線基板の製造方法
JP2014099637A (ja) * 2009-03-12 2014-05-29 Lg Innotek Co Ltd リードフレーム及びその製造方法
JP2016026398A (ja) * 2015-10-01 2016-02-12 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
KR101611911B1 (ko) 2009-03-10 2016-04-12 해성디에스 주식회사 리드 프레임의 제조 방법
JP2016219524A (ja) * 2015-05-18 2016-12-22 Ｓｈマテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置、並びにそれらの製造方法
JP2017054845A (ja) * 2015-09-07 2017-03-16 Ｓｈマテリアル株式会社 光半導体素子搭載用リードフレーム及び光半導体装置、並びにそれらの製造方法
JP2018117026A (ja) * 2017-01-17 2018-07-26 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018221340A1 (ja) * 2017-06-02 2018-12-06 株式会社三井ハイテック リードフレーム、リードフレームの製造方法、および半導体装置の製造方法
JP2019068014A (ja) * 2017-10-05 2019-04-25 トヨタ自動車株式会社 半導体装置
KR20210056400A (ko) 2018-10-18 2021-05-18 제이엑스금속주식회사 도전성 재료, 성형품 및 전자 부품
KR20210056399A (ko) 2018-10-18 2021-05-18 제이엑스금속주식회사 도전성 재료, 성형품 및 전자 부품
US11183619B2 (en) 2018-11-30 2021-11-23 Nichia Corporation Method of manufacturing light emitting device
US11251334B2 (en) 2019-01-28 2022-02-15 Nichia Corporation Method of manufacturing light emitting devices

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287765A (ja) * 2006-04-13 2007-11-01 Denso Corp 樹脂封止型半導体装置
KR20100036169A (ko) * 2008-09-29 2010-04-07 스미토모 긴조쿠 고잔 가부시키가이샤 리드 프레임 및 그 제조방법
JP2010080889A (ja) * 2008-09-29 2010-04-08 Sumitomo Metal Mining Co Ltd リードフレーム及びその製造方法
JP4670931B2 (ja) * 2008-09-29 2011-04-13 住友金属鉱山株式会社 リードフレーム
US7944030B2 (en) 2008-09-29 2011-05-17 Sumitomo Metal Mining Co., Ltd. Lead frame and method of manufacturing the same
US8114713B2 (en) 2008-09-29 2012-02-14 Sumitomo Metal Mining Co., Ltd. Method of manufacturing a lead frame with a nickel coating
KR101628785B1 (ko) * 2008-09-29 2016-06-09 에스에이치 메테리얼스 코퍼레이션 리미티드 리드 프레임 및 그 제조방법
KR101001874B1 (ko) 2008-10-21 2010-12-17 엘지이노텍 주식회사 반도체 패키지용 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR101611911B1 (ko) 2009-03-10 2016-04-12 해성디에스 주식회사 리드 프레임의 제조 방법
JP2014099637A (ja) * 2009-03-12 2014-05-29 Lg Innotek Co Ltd リードフレーム及びその製造方法
JP2011129687A (ja) * 2009-12-17 2011-06-30 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2013153005A (ja) * 2012-01-24 2013-08-08 Dainippon Printing Co Ltd 樹脂封止型半導体装置、リードフレーム、半導体装置付き配線基板および半導体装置付き配線基板の製造方法
JP2013048280A (ja) * 2012-10-30 2013-03-07 Renesas Electronics Corp 半導体装置の製造方法
JP2016219524A (ja) * 2015-05-18 2016-12-22 Ｓｈマテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置、並びにそれらの製造方法
JP2017054845A (ja) * 2015-09-07 2017-03-16 Ｓｈマテリアル株式会社 光半導体素子搭載用リードフレーム及び光半導体装置、並びにそれらの製造方法
JP2016026398A (ja) * 2015-10-01 2016-02-12 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
CN108336036A (zh) * 2017-01-17 2018-07-27 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2018117026A (ja) * 2017-01-17 2018-07-26 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018221340A1 (ja) * 2017-06-02 2018-12-06 株式会社三井ハイテック リードフレーム、リードフレームの製造方法、および半導体装置の製造方法
JP2018206920A (ja) * 2017-06-02 2018-12-27 株式会社三井ハイテック リードフレーム、リードフレームの製造方法および半導体装置の製造方法
JP2019068014A (ja) * 2017-10-05 2019-04-25 トヨタ自動車株式会社 半導体装置
KR20210056400A (ko) 2018-10-18 2021-05-18 제이엑스금속주식회사 도전성 재료, 성형품 및 전자 부품
KR20210056399A (ko) 2018-10-18 2021-05-18 제이엑스금속주식회사 도전성 재료, 성형품 및 전자 부품
US11183619B2 (en) 2018-11-30 2021-11-23 Nichia Corporation Method of manufacturing light emitting device
US11251334B2 (en) 2019-01-28 2022-02-15 Nichia Corporation Method of manufacturing light emitting devices

Similar Documents

Publication Publication Date Title
JP2006093559A (ja) リードフレームおよびその製造方法
US20020153596A1 (en) Lead frame and semiconductor package formed using it
US6475646B2 (en) Lead frame and method of manufacturing the lead frame
JP2004349497A (ja) パッケージ部品及び半導体パッケージ
JP6493952B2 (ja) リードフレーム及びその製造方法
JP2002100718A (ja) 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
US20180040543A1 (en) Lead frame and method for manufacturing same
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
JP6741356B1 (ja) リードフレーム
JP5387374B2 (ja) リードフレームの製造方法
KR20100036169A (ko) 리드 프레임 및 그 제조방법
JP2006303215A (ja) 樹脂封止型半導体装置
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
JPH11121673A (ja) リードフレーム
JP6693642B2 (ja) リードフレーム
JP2020155749A (ja) リードフレーム
JP5034913B2 (ja) 半導体装置製造用基板とその製造方法
JP5299411B2 (ja) リードフレームの製造方法
TWI752055B (zh) 多列型ｌｅｄ用配線構件及其製造方法
JP2017130522A (ja) 樹脂付リードフレーム基板
JP2000164782A (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法
KR100828490B1 (ko) 리드프레임 제조방법
JP6589577B2 (ja) 樹脂付リードフレーム基板の製造方法
JP6867080B2 (ja) 半導体素子搭載用基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070518

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100202