KR20210056399A - 도전성 재료, 성형품 및 전자 부품 - Google Patents

도전성 재료, 성형품 및 전자 부품 Download PDF

Info

Publication number
KR20210056399A
KR20210056399A KR1020217010424A KR20217010424A KR20210056399A KR 20210056399 A KR20210056399 A KR 20210056399A KR 1020217010424 A KR1020217010424 A KR 1020217010424A KR 20217010424 A KR20217010424 A KR 20217010424A KR 20210056399 A KR20210056399 A KR 20210056399A
Authority
KR
South Korea
Prior art keywords
conductive material
plating layer
resin
plating
alloy
Prior art date
Application number
KR1020217010424A
Other languages
English (en)
Other versions
KR102497060B1 (ko
Inventor
야스노리 사사키
다카히로 가와무라
요시아키 고바야시
아키히로 아이바
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20210056399A publication Critical patent/KR20210056399A/ko
Application granted granted Critical
Publication of KR102497060B1 publication Critical patent/KR102497060B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16—Electroplating with layers of varying thickness
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C38/00—Ferrous alloys, e.g. steel alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C38/00—Ferrous alloys, e.g. steel alloys
    • C22C38/08—Ferrous alloys, e.g. steel alloys containing nickel
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/06—Alloys based on copper with nickel or cobalt as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

가혹한 환경 하에 있어서도 우수한 수지 밀착성을 나타내는 도전성 재료를 제공한다. 표면에 수지를 성형하거나 또는 표면을 수지로 밀봉하는 도전성 재료이며, 표면이 금속으로 구성되고 하기 (1) 및 (2)의 조건을 만족시키는 도전성 재료. (1) 산술 평균 면 조도 높이 Sa가 0.25 내지 0.4㎛, (2) 산 정점의 산술 평균곡 Spc가 3만 내지 6만(1/㎜).

Description

도전성 재료, 성형품 및 전자 부품
본 발명은 도전성 재료, 성형품 및 전자 부품에 관한 것이다.
근년, 금속과 수지의 밀착성의 개선 요망이 증가하고 있다. 예를 들어 리드 프레임, 버스바 모듈 등과 같은 금속제의 전자 부품을 충격, 온도, 습도 등의 요인으로부터 지키기 위하여, 당해 전자 부품의 표면을 수지로 굳히는 수지 성형, 수지 밀봉, 또는 몰드 성형 등을 실시하는 일이 있다. 이와 같은 경우, 사용 중에 수지가 박리되지 않도록 당해 전자 부품의 금속 표면과 수지가 우수한 밀착력으로 밀착되어 있을 필요가 있다. 특히 차량 탑재용에 대해서는, 가혹한 환경 하에 있는 엔진 룸 주위에서의 전자화가 진행됨으로써 한층 더한 밀착성의 향상이 요구되고 있다.
금속과 수지의 밀착성의 향상을 도모한 공지 기술로서 특허문헌 1 내지 3에는, 수지 밀봉형 반도체 장치에 있어서의 리드 프레임과 몰드 수지의 밀착성을 높이기 위하여 리드 프레임의 도금 표면을 조화하는 기술이 제안되어 있다.
또한 최근의 공지 기술로서 특허문헌 4에는, 금속과 수지의 밀착성의 향상을 도모하기 위하여 비표면적 및 표층의 산화 막 두께에 착안한 기술이 제안되어 있다.
일본 특허 공개 평6-29439호 공보 일본 특허 공개 평10-27873호 공보 일본 특허 공개 제2006-93559호 공보 국제 공개 제2017/179447호
종래, 고온 고습 시험에 있어서, 예를 들어 JEDEC-LEVEL1 등을 클리어할 것이 요구되어 왔는데, 근년에는 자동차의 전자화 등에 의하여 더 가혹한 환경 하, 예를 들어 히트 사이클 시험 등에 있어서 내구성을 가질 것이 요구되고 있으며, 종래의 기술로는 반드시 특성이 충분하다고는 할 수 없는 상황이 산견되고 있다.
본 발명은 상기 과제를 해결하기 위하여 이루어진 것이며, 가혹한 환경 하에 있어서도 우수한 수지 밀착성을 나타내는 도전성 재료를 제공한다.
본 발명자들은 예의 검토한 결과, 수지를 성형하거나 또는 수지로 밀봉하는 표면을 금속으로 구성하고, 당해 표면을 소정의 형태로 제어함으로써, 당해 과제를 해결할 수 있는 도전성 재료가 얻어지는 것을 발견하였다.
이상의 지견을 기초로 하여 완성한 본 발명은, 일 실시 형태에 있어서, 표면에 수지를 성형하거나 또는 표면을 수지로 밀봉하는 도전성 재료이며,
상기 표면이 금속으로 구성되고 하기 (1) 및 (2)의 조건을 만족시키는 도전성 재료이다.
(1) 산술 평균 면 조도 높이 Sa가 0.25 내지 0.4㎛,
(2) 산 정점의 산술 평균곡 Spc가 3만 내지 6만(1/㎜).
본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 표면의 최대 면 조도 높이 Sz가 3.5 내지 6.5㎛이다.
본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 도전성 재료가, 기재와, 상기 기재 상에 형성된 도금층을 포함하고, 상기 표면이 상기 도금층이다.
본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 기재가, 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철 및 철 합금 중 어느 것으로 구성되어 있다.
본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 도금층이 1종 이상의 도금층으로 구성되어 있다.
본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 도금층은, 상기 기재 상에 형성된 제1 도금층을 갖고, 상기 제1 도금층이, 구리, 구리 합금, 니켈 및 니켈 합금 중 어느 것으로 구성되어 있다.
본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 도금층은, 상기 제1 도금층 상에 형성된 제2 도금층을 갖고, 상기 제2 도금층이, 팔라듐, 팔라듐 합금, 금 및 금 합금 중 어느 것으로 구성되어 있다.
본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 1종 이상의 도금층으로 구성된 상기 도금층의 두께의 총합이 1 내지 7㎛이다.
본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 (1) 및 (2)의 조건을 만족시키는 표면을 부분적으로 갖는다.
본 발명은, 또 다른 일 실시 형태에 있어서, 상기 표면에 수지가 성형되거나 또는 상기 표면이 수지로 밀봉된, 본 발명의 도전성 재료를 구비한 성형품이다.
본 발명은, 또 다른 일 실시 형태에 있어서, 본 발명의 도전성 재료를 구비한 전자 부품이다.
본 발명에 따르면, 가혹한 환경 하에 있어서도 우수한 수지 밀착성을 나타내는 도전성 재료를 제공할 수 있다.
도 1은 실시 형태 1에 관한 도전성 재료의 구성을 도시하는 단면 모식도이다.
도 2는 실시 형태 2에 관한 도전성 재료의 구성을 도시하는 단면 모식도이다.
도 3은 실시 형태 3에 관한 도전성 재료의 구성을 도시하는 단면 모식도이다.
<도전성 재료>
본 발명의 실시 형태에 관한 도전성 재료는, 표면에 수지를 성형하거나 또는 표면을 수지로 밀봉하는 도전성 재료이며, 표면이 금속으로 구성되고 하기 (1) 및 (2)의 조건을 만족시킨다.
(1) 산술 평균 면 조도 높이 Sa가 0.25 내지 0.4㎛,
(2) 산 정점의 산술 평균곡 Spc가 3만 내지 6만(1/㎜).
종래, 금속과 수지의 밀착성에 대하여 금속의 선 조도(Rz, Ra)를 제어하고 있기는 하였지만, 더 가혹한 환경 하에서 사용되는 전자 부품에서의 수지와의 밀착성을 제어하는 파라미터로서는 불충분하다. 이에 대하여, 상세는 후술하겠지만 본 발명에서는, 면에 있어서의 조도로서, 국제 표준화 기구 ISO25178-2: 2012에 규정되는 Sa, Spc를 도입함으로써 종래보다도 양호하게 수지와의 밀착성을 제어할 수 있도록 되었다.
본 발명의 실시 형태에 관한 도전성 재료는, 적어도 표면이 금속으로 구성되어 있으면 되기 때문에, 상세는 후술하겠지만 1종류의 금속 재료로 형성해도 되고, 기재와 표면의 금속층으로 나누어 형성해도 된다.
본 발명의 실시 형태에 관한 도전성 재료의 표면의 산술 평균 면 조도 높이 Sa는 0.25 내지 0.4㎛로 제어되어 있다. 도전성 재료의 표면의 Sa가 0.25㎛ 미만이면, 표면의 조화 부족에 의하여 앵커 효과가 불충분해져 수지와의 밀착성이 저하된다. 도전성 재료의 표면의 Sa가 0.4㎛ 초과이면, 도전성 재료의 표면의, 조화되어 생긴 선단 부분이 파단되기 쉬워진다. 도전성 재료의 표면의 Sa는 0.27 내지 0.38㎛인 것이 바람직하고, 0.3 내지 0.35㎛인 것이 더 바람직하다.
본 발명의 실시 형태에 관한 도전성 재료의 금속 표면과 수지가 밀착될 때, 수지 쪽이 금속보다 열팽창 계수가 크기 때문에 수지의 열팽창을 금속 앵커에 의하여 억제할 필요가 있다. 본 발명에서는, 당해 수지와의 열팽창 계수 차의 문제에 대하여, 도전성 재료의 표면의 산 정점의 산술 평균곡 Spc가 3만 내지 6만(1/㎜)으로 제어되어 있다. 또한 Spc는, 표면의 산 정점의 주곡률의 평균 역수를 나타낸다. 즉, 산 정상이 예리해질수록 Spc는 커진다. 도전성 재료의 표면의 산 정점의 산술 평균곡 Spc가 3만(1/㎜) 미만이면, 당해 앵커 효과가 불충분해져 열팽창 계수 차를 이기지 못하여 수지와의 박리가 생길 우려가 있다. 또한 도전성 재료의 표면 Spc는, 지나치게 크면 선단이 지나치게 예리해져, 꺾이기 쉬워져 도리어 밀착 강도가 저하될 우려가 생기는 경우가 있다. 이와 같은 관점에서 도전성 재료의 표면 Spc는, 상기 Sa와의 조합에서 효과를 발휘하기 위하여 특별히 상한은 마련하지 않지만 6만(1/㎜) 이하인 것이 바람직하다. 또한 도전성 재료의 표면 Spc는 3.4만 내지 5.5만(1/㎜)인 것이 바람직하고, 4만 내지 5.5만(1/㎜)인 것이 더 바람직하다.
본 발명의 실시 형태에 관한 도전성 재료의 표면의 최대 면 조도 높이 Sz(ISO25178-2: 2012)는 3.5 내지 6.5㎛인 것이 바람직하다. 도전성 재료의 표면의 Sz가 3.5㎛ 미만이면, 표면의 조화 부족에 의하여 앵커 효과가 불충분해져 수지와의 밀착성이 저하된다. 도전성 재료의 표면의 Sz가 6.5㎛ 초과이면, 도전성 재료의 표면의 고저 사이의 간극에 수지가 들어가기 어려워질 우려가 있다. 도전성 재료의 표면의 Sa는 3.7 내지 6.0㎛인 것이 바람직하고, 4.5 내지 5.0㎛인 것이 더 바람직하다.
본 발명의 실시 형태에 관한 도전성 재료는, 표면이 적어도 금속이면 되며 특별히 한정되지는 않지만, 이하의 3패턴의 형태(실시 형태 1 내지 3)를 포함한다.
·도전성 재료의 구성에 관한 실시 형태 1
도 1은, 본 발명의 실시 형태 1에 관한 도전성 재료(10)의 구성을 도시하는 단면 모식도이다. 도전성 재료(10)는, 금속 재료로 구성되어 있고 상기 (1) 및 (2)의 조건을 만족시키는 표면(11)을 갖는다. 도 1의 점선 테두리(12) 부분의 확대도가 우측 도면에 도시되어 있다. 또한 도 1의 우측 도면은 도전성 재료(10)의 조화 표면의 일례를 도시하는 것이지, 이와 같은 형상의 조화 표면에 한정되는 것은 아니다. 이와 같은 구성에 따르면, 도전성 재료를 구성하는 재료가 1종류의 금속 재료이기 때문에 제조 효율 또는 제조 비용이 양호해진다. 도전성 재료(10)의 금속 재료로서는, 예를 들어 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 니켈, 니켈 합금, 팔라듐, 팔라듐 합금, 금 및 금 합금 중 어느 것으로 구성할 수 있다. 또한 금속과 수지는, 수지 쪽이 열팽창 계수가 크다. 이때, 수지에 밀착되는 금속(도전성 재료(10)의 금속 재료)의 열전도율이 높으면, 수지에 차 있는 열을 효율적으로 빠져나가게 할 수 있다. 그 결과, 수지의 열팽창을 억제할 수 있다. 이와 같은 관점에서, 도전성 재료(10)의 금속 재료의 열전도율에 비례하는 도전율은 10% IACS 이상인 것이 바람직하다.
도전성 재료(10)는, 소정의 금속 재료를 준비하고, 당해 금속 재료의 표면에 에칭 처리, 블라스트 처리, 또는 요철면을 갖는 압연 롤에 의한 전사 처리를 실시함으로써, 상기 (1) 및 (2)의 조건을 만족시키는 표면(11)을 형성할 수 있다. 에칭 처리로서는, 예를 들어 메크 가부시키가이샤 제조의 CZ8101(제품명)이나 미쓰비시 가스 가가쿠 가부시키가이샤 제조의 CPE900(제품명), 또한 메크 가부시키가이샤 제조의 NR1870(제품명) 등, 각 사로부터 시판되고 있는 에칭액을 사용하여 소정의 형상으로 제어할 수 있다. 또한 에칭 방법으로서는 침지식, 스프레이식, 전해식 등 다양한 수법을 채용할 수 있다.
·도전성 재료의 구성에 관한 실시 형태 2
도 2는, 본 발명의 실시 형태 2에 관한 도전성 재료(20)의 구성을 도시하는 단면 모식도이다. 도전성 재료(20)는, 기재(22)와, 기재(22) 상에 형성된 도금층(23)을 포함하며, 상기 (1) 및 (2)의 조건을 만족시키는 표면(21)이 도금층(23)이다. 도 2의 점선 테두리(24) 부분의 확대도가 우측 도면에 도시되어 있다. 또한 도 2의 우측 도면은 도전성 재료(20)의 조화 표면의 일례를 도시하는 것이지, 이와 같은 형상의 조화 표면에 한정되는 것은 아니다. 이와 같은 구성에 따르면, 상기 (1) 및 (2)의 조건을 만족시키는 표면을 도금층으로 제어할 수 있어서, 당해 표면(표층, 즉, 도금층)의 두께를 용이하게 제어할 수 있다.
기재(22)는 수지로 구성되어 있어도 되고, 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철 및 철 합금 중 어느 금속으로 구성되어 있어도 된다. 또한 기재(22)가, 도금층(23)의 금속과 동종류의 금속으로 구성되어 있어도 된다. 도금층(23)은, 구리, 구리 합금, 니켈 및 니켈 합금 중 어느 것으로 구성되어 있어도 된다. 또한 수지에 간접적으로 밀착되는 금속(도전성 재료(20)의 기재(22))의 열전도율이 높으면, 수지에 차 있는 열을 효율적으로 빠져나가게 할 수 있다. 그 결과, 수지의 열팽창을 억제할 수 있다. 이와 같은 관점에서, 도전성 재료(20)의 기재(22)의 열전도율에 비례하는 도전율은 10% IACS 이상인 것이 바람직하다.
도전성 재료(20)는, 소정의 재료로 형성된 기재(22)를 준비하고, 당해 기재(22) 상에 소정의 도금 조건에서 도금층(23)을 형성한다. 이때, 도금욕의 조성, 도금 온도, 전류 밀도, 도금 두께 등의 도금 조건을 제어함으로써, 상기 (1) 및 (2)의 조건을 만족시키는 표면(21)을 형성할 수 있다.
·도전성 재료의 구성에 관한 실시 형태 3
도 3은, 본 발명의 실시 형태 3에 관한 도전성 재료(30)의 구성을 도시하는 단면 모식도이다. 도전성 재료(30)는 기재(32)와 2종의 도금층(제1 도금층(33), 제2 도금층(34))으로 구성되어 있다. 제1 도금층(33)은 기재(32) 상에 형성되고, 제2 도금층(34)은 제1 도금층(33) 상에 형성되어 있으며, 상기 (1) 및 (2)의 조건을 만족시키는 표면(31)이 제2 도금층(34)이다. 도 3의 점선 테두리(35) 부분의 확대도가 우측 도면에 도시되어 있다. 또한 도 3의 우측 도면은 도전성 재료(30)의 조화 표면의 일례를 도시하는 것이지, 이와 같은 형상의 조화 표면에 한정되는 것은 아니다. 이와 같은 구성에 따르면, 상기 (1) 및 (2)의 조건을 만족시키는 표면을 도금층으로 제어할 수 있어서, 당해 표면(표층, 즉, 도금층)의 두께를 용이하게 제어할 수 있다. 또한 복층의 도금층을 양호한 비용 및 효율로 제조할 수 있다.
기재(32)는 수지로 구성되어 있어도 되고, 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철 및 철 합금 중 어느 금속으로 구성되어 있어도 된다. 또한 기재(32)가, 제1 도금층(33)의 금속과 동종류의 금속으로 구성되어 있어도 된다. 제1 도금층(33)은, 구리, 구리 합금, 니켈 및 니켈 합금 중 어느 것으로 구성되어 있어도 된다. 제2 도금층은, 팔라듐, 팔라듐 합금, 금 및 금 합금 중 어느 것으로 구성되어 있어도 된다. 도전성 재료(30)가, 예를 들어 리드 프레임인 경우, 제2 도금층의 표면(도전성 재료(30)의 최표면)을 이와 같이 귀금속 도금으로 함으로써 납땜성을 높이고 또한 저접촉 저항을 실현할 수 있다. 또한 수지에 간접적으로 밀착되는 금속(도전성 재료(30)의 기재(32))의 열전도율이 높으면, 수지에 차 있는 열을 효율적으로 빠져나가게 할 수 있다. 그 결과, 수지의 열팽창을 억제할 수 있다. 이와 같은 관점에서, 도전성 재료(30)의 기재(32)의 열전도율에 비례하는 도전율은 10% IACS 이상인 것이 바람직하다.
도전성 재료(30)는, 소정의 재료로 형성된 기재(32)를 준비하고, 당해 기재(32) 상에 소정의 도금 조건에서 제1 도금층(33)을 형성하고, 계속해서 제2 도금층(34)을 형성한다. 이때, 도금욕의 조성, 도금 온도, 전류 밀도, 도금 두께 등의 도금 조건을 제어함으로써, 상기 (1) 및 (2)의 조건을 만족시키는 표면(31)을 형성할 수 있다. 예를 들어 도금욕의 조성, 도금 온도, 전류 밀도, 도금 두께 등의 도금 조건을 제어함으로써, 상기 (1) 및 (2)의 조건을 만족시키는 제1 도금층(33)을 형성하고, 이와 같은 제1 도금층(33) 상에 얇은 제2 도금층(34)을 형성한다. 이것에 의하여 제2 도금층(34)의 표면 프로필은 제1 도금층(33)의 표면 프로필과 대략 동등해진다. 이와 같이 하여 상기 (1) 및 (2)의 조건을 만족시키는 표면(31)을 형성해도 된다.
도금층은, 실시 형태 2 또는 3과 같이 1층 또는 2층으로 형성해도 되고, 3층 또는 4층 이상으로 형성해도 된다. 또한 실시 형태 1 내지 3의 도전성 재료(10, 20, 30)의 최표면은, 상기 (1) 및 (2)의 조건을 만족시키고 있는 한, 인산에스테르계의 처리액 등에 의한 처리를 행함으로써 도금의 산화 방지제에 관한 기능을 부여해도 된다. 또한 필요에 따라, 도금의 핀 홀에 의한 부식을 억제하기 위한 봉공 처리를 부여해도 된다.
본 발명의 실시 형태에 관한 도전성 재료는, 1종 이상의 도금층으로 구성된 도금층의 두께의 총합이 1 내지 7㎛인 것이 바람직하다. 도금층의 두께의 총합이 1㎛ 미만이면 표면의 조화의 형상을 충분히 형성할 수 없으며, 또한 기재 성분의 확산이 진행되기 쉬워질 우려가 있다. 도금층의 두께의 총합이 7㎛ 초과이면, 프레스 가공 시나 굽힘 가공 시에 도전성 재료의 도금층에 크랙이 생기기 쉬워질 우려가 있다.
본 발명의 실시 형태에 관한 도전성 재료는, 상기 (1) 및 (2)의 조건을 만족시키는 표면을 부분적으로 가져도 된다. 도전성 재료의 표면 전체가 상기 (1) 및 (2)의 조건을 만족시키는 경우에 대하여, 당해 표면이 부분적으로 마련되어 있음으로써, 수지의 밀착이 불요한 부분에 대해서는 용이하게 수지를 제거할 수 있다. 일례로서, 당해 표면이 부분적으로 마련되어 있음으로써, 목적 개소로부터 누설된 수지(버)를 용이하게 제거할 수 있다. 또한 상기 (1) 및 (2)의 조건을 만족시키는 조화 형상을 갖는 표면은, 와이어 본딩성이 악화된다는 특성을 갖기 때문에, 당해 표면을 부분적으로 마련함으로써 와이어 본딩성의 악화를 억제할 수 있다. 당해 부분적으로 마련된 표면은 스트라이프형이어도 되고, 스폿형, 또한 링형 등이어도 된다.
<도전성 재료의 용도>
본 발명의 실시 형태에 관한 도전성 재료의 용도는 특별히 한정되지는 않지만, 수지와의 양호한 밀착성이 필요한 전자 부품의 재료로서 이용할 수 있으며, 특히 충격, 온도, 습도 등의 요인으로부터 지키기 위하여 표면을 수지로 굳히는 수지 성형, 수지 밀봉, 또는 몰드 성형 등을 실시하는 전자 부품의 재료로서 이용할 수 있다. 당해 전자 부품으로서는, 예를 들어 리드 프레임, 버스바 모듈 등과 같은 금속제의 전자 부품을 들 수 있다. 본 발명의 실시 형태에 관한 도전성 재료는, 이와 같은 표면에 수지 성형, 수지 밀봉, 또는 몰드 성형이 실시된 성형품으로 하더라도 도전성 재료의 표면과 수지의 밀착성이 매우 양호하기 때문에, 예를 들어 차량 탑재용의 엔진 룸 주위라는 가혹한 환경 하에서 사용되는 전자 부품의 재료로서 이용한 경우에도 양호한 내구성을 기대할 수 있다.
실시예
이하, 본 발명의 실시예와 비교예를 함께 나타내는데, 이들은 본 발명을 더 잘 이해하기 위하여 제공하는 것이지, 본 발명이 한정되는 것을 의도하는 것은 아니다.
<도전성 재료의 제작>
실시예 1 내지 14, 17 내지 21, 종래예 1, 비교예 1 내지 2로서, 표 1에 나타낸 바와 같이 기재의 표면에 표층 도금을 형성하였다. 또한 실시예 15 내지 16, 종래예 2로서, 표 1에 나타낸 바와 같이 기재 표면에 하지 도금 및 표층 도금을 형성하여 도전성 재료의 시험편을 제작하였다. 각 기재의 면적은 50㎜×50㎜, 판 두께는 0.4㎜로 하였다. 또한 표 1에 나타내는 기재의 종류는 이하와 같다.
C11000: 99.9% Cu
C10200: 99.9% Cu
C19400: Cu-2.2% Fe-0.15% Zn-0.03% P
C70250: Cu-3% Ni-0.65% Si-0.15% Mg
A5052: Al-2.5% Mg-0.4% Fe-0.25% Si-0.25% Cr-0.1% Cu-0.1% Mn-0.1% Zn
42 알로이: Fe-42% Ni
각 도금을 행하기 전의 전처리 조건으로서는, A5052 이외의 각 기재에 대해서는, 수산화나트륨이 50g/L인 알칼리 탈지욕에서 캐소드 전해 탈지를 5A/d㎡에서 60초 실시 후, 10% 황산 및 불화암모늄 50g/L의 산세 용액으로 30초 산 세정하고 각 도금 공정으로 이행하였다.
또한 A5052에 있어서는, 상기 알칼리 탈지욕에서 캐소드 전해 탈지를 5A/d㎡에서 10초 실시 후, 10% 황산 및 불화암모늄 50g/L의 산세 용액으로 10초 산 세정한 후, 수산화나트륨을 50g/L, 산화아연을 5g/L, 염화제이철을 2g/L, 로셸염을 50g/L를 각각 함유한 아연 치환욕에서 욕온 25℃, 처리 시간 10초 처리하여 아연 치환을 실시하고, 한 번 더 상기 산 세정과 아연 치환을 반복하고 각 도금 공정으로 이행하였다.
각 도금 처리는, 전기 도금에서 도금욕의 조성, 도금액의 온도, 전류 밀도 및 도금 시간을 조정함으로써 행하였다. 표 2에, 실시예 1 내지 5에서 각각 이용한 전기 도금 조건을 나타낸다. 도금욕 성분은 Ni 메탈분 130g/L, 붕산 25g/L이고 pH 3.3이었다. 여기서, Ni 메탈분은 Ni염으로서 술팜산니켈사수화물 및 염화Ni로 구성되어 있다. 더 구체적으로는 술팜산니켈사수화물: Ni(NH2SO3)2·4H2O=294g/L(약 300g/L), Ni양으로 53.5g/L, 염화니켈육수화물: NiCl2·6H2O=약 310g/L, Ni양으로 76.5g/L이다.
실시예 6 내지 14 및 17 내지 20, 종래예 1, 비교예 1 내지 2의 표층 도금, 및 실시예 15 내지 16의 하지 도금 및 표층 도금은, 상기 실시예 1 내지 5의 표 2에서 이용한 도금 조건에 기초하여 도금욕의 조성, 도금액의 온도, 전류 밀도 및 도금 시간, 또한 교반의 정도를 각각 조정함으로써 형성하였다. 이때, 도전성 재료의 시험편의 표면의 Sa, Spc, Sz가 원하는 수치로 되도록, 상기 실시예 1 내지 5의 표 2에서 이용한 도금 조건과 후술하는 평가 결과를 참고로 하였다. 또한 각 도금 조건의 조정은 이하의 지견에 기초하여 행하였다.
막 두께: 막 두께가 증가하면 결정립이 막 두께 방향으로 우선적으로 성장하기 때문에(수평 방향보다도 막 두께 방향으로의 성장 속도가 빠름), Sa, Sz는 커진다. 한편, Spc에 대해서는, 결정립의 성장에 의하여 배향이 강해지고 선단은 예리해지는 점에서 커진다.
도금액 종류: 도금액 중의 염소 농도, 즉, 염화Ni 농도를 크게 함으로써, 결정이 뾰족해지기 쉽고 또한 표면의 요철이 크게 예리해지기 때문에 Sa, Sz, Spc가 각각 증대된다.
도금액 온도: 도금욕의 액온이 높으면, 결정이 등방적으로 성장하여 결정립이 커지기 쉽고, 또한 선단도 뾰족해지기 쉬워지기 때문에 Sa, Sz, Spc는 각각 증가한다. 한편, 60℃를 초과하면 결정립 조대화가 진행되며, 극대값을 55℃부근에서 취하고 결국은 저하된다.
전류 밀도: 전류 밀도가 높아지면 핵 생성 수가 많아지기 때문에, 막 두께가 얇은 경우와 두꺼운 경우로 나누어 생각할 수 있다. 대략 3㎛ 전후로 차가 있으며, 3㎛ 이하라면, 전류 밀도가 높으면 Sa, Sz는 미세 석출이 우선으로 되어 작아지는 경향이 있고 또한 돌기의 수는 많아지지만, 미세 석출이 진행되기 때문에 곡률은 작아지는(즉, Spc는 커지는) 경향이 있다. 한편, 막 두께가 두꺼우면 Sa, Sz는 상기 막 두께 상승과 동일한 요인에서 증가하며, Spc에 대해서는, 결정립의 성장에 의하여 배향이 강해지고 선단은 예리해지는 점에서 커지는 경향이 있다.
또한 종래예 2는, 특허문헌 3의 실시예에 기초하여 이하의 조건에서 도전성 재료의 시험편을 제작하였다. 구체적으로는 종래예 2의 Ni 도금은, 황산 니켈을 260g/L, 염화니켈을 50g/L, 붕산을 35g/L, pH 4.5, 욕온 50℃, 전류 밀도 5A/d㎡, 도금 시간 200초의 조건에서 제작하였다.
또한 실시예 15, 16 및 종래예 2에 기재된 Au 도금에 대해서는, 시안화금칼륨을 20g/L, 시트르산칼륨을 50g/L, pH 5, 욕온 60℃, 전류 밀도 1A/d㎡에서 소정의 막 두께로 되도록 도금 시간을 조정하고, 또한 Pd 도금에 있어서는, 디아민디클로로팔라듐을 Pd 성분으로서 20g/L, 염화암모늄을 75g/L, pH 9, 욕온 40℃, 전류 밀도 1.5A/d㎡에서 소정의 막 두께로 되도록 도금 시간을 조정하여 제작하였다. 종래예 2의 도금 두께는 1㎛로 하였다.
또한 도금 두께의 확인에 대해서는, 임의의 5점에 대하여 형광 X선 막 두께 측정기(히타치 하이테크사 제조의 SFT9500)를 사용하여 콜리메이터 직경 0.2㎜, 각 막 두께 측정 시간 30초에서의 평균값에 대하여 산출하였다.
실시예 21에 대해서는, 실시예 1과 동일한 조건에서 6㎛의 Ni 도금을 행한 후, Ni 도금 두께가 5㎛로 되기까지 이하의 조건에서 에칭하였다.
·에칭 조건
에칭액: 메크사 제조의 NR1870, 에칭액 온도: 25℃, 에칭 시간: 30초
<평가>
·표면의 Sa, Spc, Sz
도전성 재료의 시험편의 표면의 Sa, Spc, Sz는, 키엔스사 제조의 레이저 현미경(VK-X150)을 사용하여 관찰 배율 1000배, 스폿 직경 φ 0.8㎜, 측정 면적 100㎛×100㎛로 측정하였다. 5회의 측정(N5)의 평균값을 산출하여 도전성 재료의 시험편의 표면의 Sa, Spc, Sz의 값으로 하였다.
·셰어 강도(초기)
도전성 재료의 시험편의 표면에 수지 성형한 것을 샘플로 하여 푸딩 컵 몰드 시험에서 셰어 강도를 측정하였다. 시험 조건은, 수지: 히타치 가세이사 제조의 GE-7470LA 수지, 푸딩 컵 저면의 면적: 10㎟, 수지 성형 시간: 120초, 몰드 큐어: 175℃에서 8시간으로 하여, 10회의 전단력 측정(N10)의 평균값을 산출하여 셰어 강도(초기)로 하였다. 셰어는, 데이지사 제조의 본드 테스터(Series4000)로 셰어 속도 100㎛/초에서 측정하였다. 평가 기준은 이하와 같이 하였다.
◎: 20㎏ 이상
○: 15㎏ 이상 20㎏ 미만
×: 15㎏ 미만
·셰어 강도(고온 고습 시험)
또한 상기와 같이 제작한 샘플을 온도 85℃, 습도 85%의 환경 하에서 168시간 방치한 후, 상기 셰어 강도를 마찬가지로 측정하였다. 평가 기준은 이하와 같이 하였다.
◎: 박리 없음:
○: 박리율 20% 미만
×: 박리율 20% 이상
당해 박리율은, 초음파 탐상에 의한 화상으로부터 도전성 재료의 표면과 수지가 어떠한 비율로 박리되어 있는 것인지를 계산하여 평가하였다.
·셰어 강도(히트 사이클 시험)
또한 상기와 같이 제작한 샘플을 125℃에서 30분간 유지한 후 -40℃에서 30분간 유지하는 것을 1사이클로 하여, 이를 500사이클 연속으로 반복하였다. 그 후, 상기 셰어 강도를 마찬가지로 측정하였다. 평가 기준은 이하와 같이 하였다.
◎: 박리 없음:
○: 박리율 10% 미만
△: 박리율 10% 이상 20% 미만
×: 박리율 20% 이상
당해 박리율은, 초음파 탐상에 의한 화상으로부터 도전성 재료의 표면과 수지가 어떠한 비율로 박리되어 있는 것인지를 계산하여 평가하였다.
상기 시험 조건 및 평가 결과를 표 1, 2에 나타낸다.
Figure pct00001
Figure pct00002
실시예 1 내지 21은 어느 것이나 모두, 도전성 재료의 표면이 하기 (1) 및 (2)의 조건을 만족시켰기 때문에 초기, 고온 고습 시험 중 어느 것의 셰어 강도도 매우 양호하고, 히트 사이클 시험의 셰어 강도는 평가 기준이 △, ○, ◎ 중 어느 것이어서, 가혹한 환경 하에 있어서도 우수한 수지 밀착성을 나타내는 것이 판명되었다.
(1) 산술 평균 면 조도 높이 Sa가 0.25 내지 0.4㎛,
(2) 산 정점의 산술 평균곡 Spc가 3만 내지 6만(1/㎜).
종래예 1, 2 및 비교예 1, 2는 어느 것이나 모두, 도전성 재료의 표면이 상기 (1) 및 (2)의 조건 중 적어도 하나를 만족시키지 않았기 때문에 적어도 히트 사이클 시험의 셰어 강도가 불량하였다.
10, 20, 30: 도전성 재료
11, 21, 31: 표면
12, 24, 35: 점선 테두리
22, 32: 기재
23: 도금층
33: 제1 도금층
34: 제2 도금층

Claims (11)

  1. 표면에 수지를 성형하거나 또는 표면을 수지로 밀봉하는 도전성 재료이며,
    상기 표면이 금속으로 구성되고, 하기 (1) 및 (2)의 조건을 만족시키는, 도전성 재료.
    (1) 산술 평균 면 조도 높이 Sa가 0.25 내지 0.4㎛,
    (2) 산 정점의 산술 평균곡 Spc가 3만 내지 6만(1/㎜).
  2. 제1항에 있어서,
    상기 표면의 최대 면 조도 높이 Sz가 3.5 내지 6.5㎛인, 도전성 재료.
  3. 제1항 또는 제2항에 있어서,
    상기 도전성 재료가, 기재와, 상기 기재 상에 형성된 도금층을 포함하고,
    상기 표면이 상기 도금층인, 도전성 재료.
  4. 제3항에 있어서,
    상기 기재가, 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철 및 철 합금 중 어느 것으로 구성된, 도전성 재료.
  5. 제3항 또는 제4항에 있어서,
    상기 도금층이 1종 이상의 도금층으로 구성된, 도전성 재료.
  6. 제5항에 있어서,
    상기 도금층은, 상기 기재 상에 형성된 제1 도금층을 갖고, 상기 제1 도금층이, 구리, 구리 합금, 니켈 및 니켈 합금 중 어느 것으로 구성된, 도전성 재료.
  7. 제6항에 있어서,
    상기 도금층은, 상기 제1 도금층 상에 형성된 제2 도금층을 갖고, 상기 제2 도금층이, 팔라듐, 팔라듐 합금, 금 및 금 합금 중 어느 것으로 구성된, 도전성 재료.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 1종 이상의 도금층으로 구성된 상기 도금층의 두께의 총합이 1 내지 7㎛인, 도전성 재료.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 (1) 및 (2)의 조건을 만족시키는 표면을 부분적으로 갖는, 도전성 재료.
  10. 상기 표면에 수지가 성형되거나 또는 상기 표면이 수지로 밀봉된, 제1항 내지 제9항 중 어느 한 항에 기재된 도전성 재료를 구비한, 성형품.
  11. 제1항 내지 제9항 중 어느 한 항에 기재된 도전성 재료를 구비한, 전자 부품.
KR1020217010424A 2018-10-18 2019-07-18 도전성 재료, 성형품 및 전자 부품 KR102497060B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018196988A JP6805217B2 (ja) 2018-10-18 2018-10-18 導電性材料、成型品及び電子部品
JPJP-P-2018-196988 2018-10-18
PCT/JP2019/028333 WO2020079905A1 (ja) 2018-10-18 2019-07-18 導電性材料、成型品及び電子部品

Publications (2)

Publication Number Publication Date
KR20210056399A true KR20210056399A (ko) 2021-05-18
KR102497060B1 KR102497060B1 (ko) 2023-02-07

Family

ID=70283861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217010424A KR102497060B1 (ko) 2018-10-18 2019-07-18 도전성 재료, 성형품 및 전자 부품

Country Status (4)

Country Link
JP (1) JP6805217B2 (ko)
KR (1) KR102497060B1 (ko)
CN (1) CN112805413B (ko)
WO (1) WO2020079905A1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629439A (ja) 1992-07-11 1994-02-04 Shinko Electric Ind Co Ltd 樹脂用インサート部材
JPH1027873A (ja) 1996-07-11 1998-01-27 Nippon Koujiyundo Kagaku Kk 半導体装置用リードフレーム
JP2006093559A (ja) 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd リードフレームおよびその製造方法
WO2017179447A1 (ja) 2016-04-12 2017-10-19 古河電気工業株式会社 リードフレーム材およびその製造方法
KR20180044886A (ko) * 2015-09-01 2018-05-03 후루카와 덴키 고교 가부시키가이샤 내열성이 우수한 도금재 및 그 제조방법
KR20180079291A (ko) * 2015-11-05 2018-07-10 후루카와 덴키 고교 가부시키가이샤 리드 프레임재 및 그 제조방법
KR20190097023A (ko) * 2016-12-27 2019-08-20 후루카와 덴끼고교 가부시키가이샤 표면 처리재 및 이를 이용하여 제작한 부품

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148508A (ja) * 1995-11-29 1997-06-06 Nippon Denkai Kk 半導体装置用リードフレーム及びこれを用いた樹脂封止型半導体装置
JPH10265991A (ja) * 1997-03-24 1998-10-06 Nikko Kinzoku Kk 樹脂密着性に優れためっき材
JP3916586B2 (ja) * 2003-05-16 2007-05-16 株式会社三井ハイテック リードフレームのめっき方法
JP5400447B2 (ja) * 2009-03-31 2014-01-29 三井金属鉱業株式会社 粗化処理銅箔、粗化処理銅箔の製造方法及び銅張積層板
JP5614538B2 (ja) * 2010-09-30 2014-10-29 アイテック株式会社 複合めっき被膜の形成方法
JP5555146B2 (ja) * 2010-12-01 2014-07-23 株式会社日立製作所 金属樹脂複合構造体及びその製造方法、並びにバスバ、モジュールケース及び樹脂製コネクタ部品
JP2013111881A (ja) * 2011-11-29 2013-06-10 Polyplastics Co 金属部品の製造方法、及び複合成形体
JP6171275B2 (ja) * 2012-07-02 2017-08-02 大日本印刷株式会社 透明フィルム及びその製造方法
US20150279824A1 (en) * 2014-03-28 2015-10-01 Vijay K. Nair Electronic package and method of forming an electronic package
JP5927637B1 (ja) * 2015-06-19 2016-06-01 Hoya株式会社 プレス成形用ガラス素材、プレス成形用ガラス素材の製造方法、及び光学素子の製造方法
US10293518B2 (en) * 2015-06-25 2019-05-21 Konica Minolta, Inc. Forming mold, optical element, and method for producing optical element
WO2017018232A1 (ja) * 2015-07-29 2017-02-02 三井金属鉱業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
JP2017055044A (ja) * 2015-09-11 2017-03-16 古河電気工業株式会社 リードフレーム
JP6479265B2 (ja) * 2016-12-27 2019-03-06 古河電気工業株式会社 リードフレーム材およびその製造方法ならびに半導体パッケージ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629439A (ja) 1992-07-11 1994-02-04 Shinko Electric Ind Co Ltd 樹脂用インサート部材
JPH1027873A (ja) 1996-07-11 1998-01-27 Nippon Koujiyundo Kagaku Kk 半導体装置用リードフレーム
JP2006093559A (ja) 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd リードフレームおよびその製造方法
KR20180044886A (ko) * 2015-09-01 2018-05-03 후루카와 덴키 고교 가부시키가이샤 내열성이 우수한 도금재 및 그 제조방법
KR20180079291A (ko) * 2015-11-05 2018-07-10 후루카와 덴키 고교 가부시키가이샤 리드 프레임재 및 그 제조방법
WO2017179447A1 (ja) 2016-04-12 2017-10-19 古河電気工業株式会社 リードフレーム材およびその製造方法
KR20190097023A (ko) * 2016-12-27 2019-08-20 후루카와 덴끼고교 가부시키가이샤 표면 처리재 및 이를 이용하여 제작한 부품

Also Published As

Publication number Publication date
CN112805413A (zh) 2021-05-14
JP6805217B2 (ja) 2020-12-23
JP2020063493A (ja) 2020-04-23
CN112805413B (zh) 2024-01-12
WO2020079905A1 (ja) 2020-04-23
KR102497060B1 (ko) 2023-02-07

Similar Documents

Publication Publication Date Title
EP2826891B1 (en) Silver plating material
CN108026657B (zh) 引线框材料及其制造方法
WO2009123144A1 (ja) 耐摩耗性、挿入性及び耐熱性に優れた銅合金すずめっき条
TW200844267A (en) Sn-plated copper alloy material for printed board terminal
WO2017179447A1 (ja) リードフレーム材およびその製造方法
JPH09148508A (ja) 半導体装置用リードフレーム及びこれを用いた樹脂封止型半導体装置
KR20190096964A (ko) 리드 프레임재 및 이의 제조 방법 및 반도체 패키지
KR102565186B1 (ko) 도전성 재료, 성형품 및 전자 부품
JP6086531B2 (ja) 銀めっき材
KR20170120547A (ko) 전자 부품용 Sn 도금재
KR102497060B1 (ko) 도전성 재료, 성형품 및 전자 부품
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
JP2019204913A (ja) リードフレーム及びその製造方法
JPH10265991A (ja) 樹脂密着性に優れためっき材
JP7162341B2 (ja) めっき積層体の製造方法及びめっき積層体
JP6856342B2 (ja) 銅または銅合金板材およびその製造方法、ならびに端子
JPS6015706B2 (ja) 半田付け用ＡｌおよびＡｌ合金の表面処理法
JP7366480B1 (ja) リードフレーム材およびその製造方法、ならびにリードフレーム材を用いた半導体パッケージ
JP2022085602A (ja) めっき材料及び電子部品
JP6827150B1 (ja) リードフレーム材およびその製造方法ならびにリードフレームおよび電気電子部品
JP2022148743A (ja) 導電性材料、成型品及び電子部品
TWI788542B (zh) 引線框架材料及其製造方法、以及使用此引線框架材料之半導體封裝體
KR800001622B1 (ko) 리이드 프레임용 금속 스트립
JPS59140342A (ja) リ−ドフレ−ム用銅合金
JPH02104654A (ja) 耐食性，めっき性及びはんだ性にすぐれた高性能リードフレーム用表面処理鋼板の製造法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant