CN108026657B - 引线框材料及其制造方法 - Google Patents

引线框材料及其制造方法 Download PDF

Info

Publication number
CN108026657B
CN108026657B CN201680054250.0A CN201680054250A CN108026657B CN 108026657 B CN108026657 B CN 108026657B CN 201680054250 A CN201680054250 A CN 201680054250A CN 108026657 B CN108026657 B CN 108026657B
Authority
CN
China
Prior art keywords
layer
vertical
alloy
roughened
additional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680054250.0A
Other languages
English (en)
Other versions
CN108026657A (zh
Inventor
小林良聪
桥本真
柴田邦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Furukawa Precision Engineering Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Furukawa Precision Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Furukawa Precision Engineering Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of CN108026657A publication Critical patent/CN108026657A/zh
Application granted granted Critical
Publication of CN108026657B publication Critical patent/CN108026657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

提供一种适宜制作近年来追求的可改善高温、高湿环境中的树脂密合性的引线框的引线框材料及其制造方法。一种引线框材料及其制造方法，该引线框材料在导电性基体(1)上具有粗糙化层，该粗糙化层由两层以上的粗糙化层构成，上述粗糙化层在导电性基体的垂直方向具有由至少1层构成的垂直粗糙化层(2)，并且进一步在该垂直粗糙化层的上层具有至少1层以上的附加粗糙化层(3)，在上述垂直粗糙化层和附加粗糙化层各自所具有的凹凸之中，上述垂直粗糙化层的相邻凸部的顶点的间隔与上述附加粗糙化层的相邻凸部的顶点的间隔不同。

Description

引线框材料及其制造方法
技术领域
本发明涉及一种引线框材料及其制造方法，该引线框材料用于将半导体元件与实施了镀覆处理的引线框相互电连接并利用塑模(mold)树脂将它们密封而成的树脂密封型半导体装置。
背景技术
这种树脂密封型半导体装置是利用塑模树脂将通过金属线等而相互电连接的半导体元件与引线框密封而成的。在这种树脂密封型半导体装置中，引线框被实施Sn-Pb、Sn-Bi等外装镀覆为主流。
此处，近年来为了简化组装工序和降低成本，开始采用预先在引线框表面实施了镀覆(例如Ni/Pd/Au)的引线框(Pre Plated Frame(预镀覆框架)，以下简称为PPF)，该镀覆是在利用焊料等安装至印刷基板时提高与焊料的润湿性的规格的镀覆(例如，参见专利文献1)。
另外，另一方面提出有下述技术，即，为了提高树脂密封型半导体装置中的引线框与塑模树脂的密合性，将引线框的镀覆表面粗糙化(例如，参见专利文献2、专利文献3)。
这些将镀覆表面粗糙化的技术通过将引线框的镀覆表面粗糙化，可期待(1)引线框的与塑模树脂的粘接面积变大的效果、(2)塑模树脂易于抓住经粗糙化的镀膜的凹凸的效果(即锚固效应)等。
由此，引线框对塑模树脂的密合性提高，能够防止引线框与塑模树脂之间的剥离，树脂密封型半导体装置的可靠性提高。
现有技术文献
专利文献
专利文献1：日本特开平4-115558号
专利文献2：日本特开平6-29439号
专利文献3：日本特开平10-27873号
发明内容
发明所要解决的课题
基于这些形状的粗糙化镀覆确实较之前更能提高树脂密合性。但是，可知：在近年来所要求的高可靠性的水平、例如温度85℃、湿度85％的环境下经过168小时后，树脂与引线框之间产生间隙的情况随处可见。认为其原因在于：以往不常用的QFN(Quad Flat Non-Leaded Package，方形扁平无引脚封装)型或SOP(Small Outline Package，小外形封装)型等封装变得被大量使用，对于密合性的要求水平变得更高。如此，可知尚有改善的余地。
本发明的课题在于提供一种适宜制作近年来追求的可改善高温、高湿环境中的树脂密合性的引线框的引线框材料及其制造方法。
用于解决课题的手段
本发明人对上述现有问题进行了深入的研究开发，结果着眼于形成于导电性基体上的粗糙化层的形状，对可最大限度呈现出引线框材料与树脂的锚固效应的形状进行了深入研究。结果发现，不仅具有垂直粗糙化层(在基体的垂直方向形成至少1层以上的粗糙化层)，进而在其上层也具有至少1层以上附加粗糙化层(粗糙化后的形状)，在上述垂直粗糙化层和附加粗糙化层各自所具有的凹凸中，使上述垂直粗糙化层的相邻凸部(凹凸的峰)的顶点的间隔与上述附加粗糙化层的相邻凸部(凹凸的峰)的顶点的间隔不同，由此能够使树脂密合性较之前明显提高，能够确保高温高湿试验中的树脂密合性。本发明是基于该技术思想而完成的。
即，本发明提供以下的手段：
(1)一种引线框材料，该引线框材料在导电性基体上具有粗糙化层，该引线框材料的特征在于，该粗糙化层由两层以上的粗糙化层构成，上述粗糙化层在导电性基体的垂直方向具有由至少1层构成的垂直粗糙化层，并且进一步在该垂直粗糙化层的上层具有至少1层以上的附加粗糙化层，在上述垂直粗糙化层和附加粗糙化层各自所具有的凹凸之中，上述垂直粗糙化层的相邻凸部的顶点的间隔与上述附加粗糙化层的相邻凸部的顶点的间隔不同。
(2)如(1)所述的引线框材料，其中，最表层截面的线段长度(最表层截面线段长度。包含附加粗糙化层在内的引线框材料的最表层的截面的线段长度)(A)与导电性基体截面的线段长度(导电性基体截面线段长度)(B)之比(A/B)的值为1.2以上且4以下。
(3)如(1)或(2)所述的引线框材料，其特征在于，上述导电性基体为铜或铜合金、铁或铁合金、铝或铝合金。
(4)如(1)～(3)中任一项所述的引线框材料，其特征在于，上述两层以上的粗糙化层由2层构成，具有在导电性基体的垂直方向被粗糙化的第一垂直粗糙化层与该垂直粗糙化层的上层的第二附加粗糙化层，并且该垂直粗糙化层与附加粗糙化层各自的成分不同。
(5)如(4)所述的引线框材料，其特征在于，上述附加粗糙化层的凸部的顶点的间隔比第一垂直粗糙化层的凸部的顶点的间隔窄。
(6)如(1)～(5)中任一项所述的引线框材料，其特征在于，上述垂直粗糙化层的成分由铜或铜合金构成。
(7)如(1)～(6)中任一项所述的引线框材料，其特征在于，上述附加粗糙化层的成分由镍、镍合金、钴、钴合金中的任一种构成。
(8)如(1)～(7)中任一项所述的引线框材料，其特征在于，上述导电性基体具有在垂直方向被粗糙化的垂直粗糙化层，并且具有附加粗糙化层作为该垂直粗糙化层的上层，进而在附加粗糙化层的上层在引线框材料的整个面或局部地具有单层或两层以上由钯、钯合金、铑、铑合金、钌、钌合金、铂、铂合金、铱、铱合金、金、金合金、银、银合金中的任一种构成的表层。
(9)一种引线框材料的制造方法，其为(1)～(8)中任一项所述的引线框材料的制造方法，其特征在于，上述垂直粗糙化层和附加粗糙化层中的任一者或两者通过电镀形成。
(10)一种半导体封装，其使用了上述(1)～(8)中任一项所述的引线框材料。
发明的效果
本发明人发现，在具有形成于导电性基体上的粗糙化层的引线框材料中，该所形成的粗糙化层由两层以上的粗糙化层构成，上述粗糙化层具有形成于导电性基体的垂直方向的由至少1层以上构成的垂直粗糙化层，并且进一步该垂直粗糙化层的上层也具有至少1层以上的被粗糙化的附加粗糙化层，在上述垂直粗糙化层和附加粗糙化层各自所具有的凹凸中，使上述垂直粗糙化层的相邻凸部的顶点的间隔与上述附加粗糙化层的相邻凸部的顶点的间隔不同，由此树脂不仅侵入基体的垂直方向，也侵入水平方向，不仅通过现有的粗糙化处理使表面积增大，而且通过基于附加粗糙化层的楔入作用，与树脂的机械性接合强度显著增大。其结果，获得以往无法承受的树脂的高温高湿密合性，例如即便在85℃、85％的环境下经过168小时的高温高湿环境下，也可大幅抑制引线框材料与树脂之间的间隙的产生，获得优异的树脂密合性。
附图说明
图1是本发明的一个方式的示意性截面示意图。
图2是本发明的另一方式的示意性截面示意图。
图3是本发明的又一方式的示意性截面示意图。
图4是本发明的一个方式的示意性截面示意图的放大图。
图5是本发明的图4所示的上述一个方式的示意性截面示意图的放大图。
图6是现有的一个方式的示意性截面示意图。图6中，11表示导电性基体，12表示铜基底镀覆层，13表示镍粗糙化镀覆层，14表示表层。
具体实施方式
(垂直粗糙化层)
根据本发明，首先具有与导电性基体(以下简称为基体)垂直的方向的粗糙化层、即垂直粗糙化层。该引线框材料所具有的粗糙化层由两层以上的垂直粗糙化层构成，优选具有一层垂直粗糙化层。该垂直粗糙化层表示形成于与基体的主表面垂直的方向的粗糙化层，是指大致形成于基体的主表面垂线方向的层。优选从相对于基体为纵向的垂直截面观察时，该粗糙化层凸部的(峰的顶点的)生长方向形成于从基体主表面的垂线起20°以内。该垂直粗糙化层为成为用于赋予树脂密合性的基础的粗糙化层，例如优选由铜、铜合金、镍、镍合金、钴、钴合金等构成。特别是，从提高对于基体与上层的覆膜(下述的附加粗糙化层等)的密合性的方面考虑，更优选为由铜或铜合金构成的垂直粗糙化层。作为铜合金、镍合金、钴合金，可以举出铜-锡合金作为铜合金，镍-锌合金作为镍合金，钴-锡合金作为钴合金等等。
(垂直粗糙化层的膜厚)
需要说明的是，对垂直粗糙化层的厚度没有特别限制，但存在膜厚越大则基于粗糙化的凹凸越大的倾向。因此，为了增大粗糙化形状，垂直粗糙化层的被覆厚度优选为0.2μm以上、更优选为0.5μm以上、进一步优选为0.8μm以上。另一方面，若被覆厚度超过3μm，则搬运时粗糙化层的脱落、所谓“落粉”有可能变多。因此，垂直粗糙化层的被覆厚度优选为3μm以下、更优选为2μm以下、进一步优选为1.5μm以下。另外，若考虑制造工序的繁杂性等，则垂直粗糙化层的层数优选为2层以内。需要说明的是，这些被覆厚度并非是在局部进行判断的，而是表示至少通过荧光X射线法(例如SII公司制造SFT9400(商品名)等膜厚测定装置)以准直器直径0.2mm以上测定任意3点而得的平均膜厚。
(附加粗糙化层)
另外，根据本发明，在垂直粗糙化层的上层具有由一层以上构成的附加粗糙化层，优选具有一层附加粗糙化层。通过该附加粗糙化层的存在，可赋予仅利用现有的凹凸粗糙化(例如，参照图6)无法达成的水平的树脂密合性。该附加粗糙化层是在垂直粗糙化层的上层优选以峰与峰的间隔较垂直粗糙化层变窄(变小)的方式粗糙化而成的部分。附加粗糙化层是为了使树脂具有楔入作用而形成的。附加粗糙化层优选尽可能形成以偏离基体的90°垂线±20°以上的角度所形成的部分。即，优选附加粗糙化层相对于基体的90°垂线更大程度地倾斜。由此，不仅一层的锚固效应增大，对于因高温环境下或高湿环境所致的树脂的膨胀收缩也不仅可二维追随，也可三维追随，因而树脂密合性较以往得到改善。附加粗糙化层优选由与垂直粗糙化层的密合性良好的材料构成，例如可以举出铜、铜合金、镍、镍合金、钴、钴合金、银、银合金等。其中，由于也可赋予作为防止基体成分扩散的阻隔层的功能，因而优选镍、镍合金、钴、钴合金中的任一种。需要说明的是，附加粗糙化层优选由与垂直粗糙化层不同的成分构成。作为铜合金、镍合金、钴合金、银合金，可以举出铜-锡合金作为铜合金，镍-锌合金作为镍合金，钴-锡合金作为钴合金，银-锡合金作为银合金等等。
(附加粗糙化层的膜厚)
对附加粗糙化层的厚度没有特别限制，但存在膜厚越大基于粗糙化的凹凸越大的倾向。另一方面，若过厚，则有可能填埋垂直粗糙化层的凹凸。因此，为垂直粗糙化层被覆厚度的1/10以上、优选为1/5以上。另一方面，作为附加粗糙化层的上限被覆厚度，优选最大为与垂直粗糙化层的被覆厚度同等厚度以下，进而更优选为垂直粗糙化层厚的2/3以下。
(垂直粗糙化层与附加粗糙化层的形状(厚度))
另外，因本发明中得到的粗糙化层的形状利用了基于附加粗糙化层的楔入作用，因而通过从表面的粗糙度测定而无法表现其程度。因此，可测定从截面观察时所有覆膜层(上述的各粗糙化层)形成后的最表层的截面的线段长度(最表层的截面的线段长度的总长)，将其相对于导电性基体截面的线段长度的比例的值用作长度指标。在将导电性基体截面的线段长度(B)设为1时，最表层截面的线段长度(最表层截面线段长度)(A)的比例(A/B)的值优选为1.2倍以上、更优选为2倍以上。由此，比表面积增大，与树脂的密合性增大。另一方面，在将导电性基体截面的线段长度(B)设为1时，若最表层截面的线段长度(A)之比(A/B)的值超过4倍左右，则有可能容易落粉，因此优选为4倍以下、更优选为3.5倍以下。
本发明中，利用垂直粗糙化层和附加粗糙化层能够改善与密封材料的树脂密合性。
(各粗糙化层的形状)
需要说明的是，本发明中由于形成垂直粗糙化层与附加粗糙化层，因而仅通过由最表层的测定无法掌握各自的凹凸，而通过从截面进行观察，能够观察各粗糙化层的相邻凸部的顶点间隔(各粗糙化层的凹凸)。关于这点，例如可通过聚焦离子束FIB对任意的粗糙化层截面进行加工后，通过扫描离子显微镜SIM图像由结晶粒径的对比度进行确认，各粗糙化层的相邻凸部的顶点的间隔可根据标度进行判断。在各粗糙化层中，将垂直粗糙化层和附加粗糙化层各自相邻的各凸部的顶点彼此的平均间隔称为“垂直粗糙化层的间隔(凸部的间隔)”和“附加粗糙化层的间隔(凸部的间隔)”时，垂直粗糙化层的间隔与附加粗糙化层的间隔不同。优选垂直粗糙化层的间隔大于附加粗糙化层的间隔。由此，因树脂容易进入垂直粗糙化层之间，因而能够进一步提高树脂密合性。作为该间隔的比例，优选附加粗糙化层的间隔为垂直粗糙化层的间隔的1/2以下、进一步优选为1/4以下。另一方面，若超过1/20，则附加粗糙化层变得过细而密合力持续降低，因此优选为1/20以上、进一步优选为1/15以上。需要说明的是，垂直粗糙化层为两层以上时，将成为其最大间隔的垂直粗糙化层作为其对象，另外，在附加粗糙化层为两层以上时，将形成于其最外表面的附加粗糙化层作为其对象。另外，作为该各粗糙化层的间隔比，是指计算出从截面观察的任意5处相邻的凸与凸的间隔的平均值而得到值。
在垂直粗糙化层中，通过改变电流密度或被覆厚度，能够使粗糙化层的结晶粒径变化而控制附加粗糙化层的凸凸间隔。通过分别对不同成分的粗糙化层进行粗糙化镀覆，能够控制凸凸的间隔比变化。具体而言，各粗糙化层的厚度与平均间隔可按照如下方式分开设定：电流密度越高间隔越窄，电流密度越低间隔越宽。
(导电性基体)
另外，作为所使用的金属基体(导电性基体)成分，优选铜或铜合金、铁或铁合金、铝或铝合金等，其中，优选电导率好的铜或铜合金。
例如作为铜合金的一例，可以使用作为CDA(Copper Development Association，铜业发展协会)刊登合金的“C14410(Cu-0.15Sn、古河电气工业株式会社制造、商品名：EFTEC(注册商标)-3)”、“C19400(Cu-Fe系合金材料、Cu-2.3Fe-0.03P-0.15Zn)”、“C18045(Cu-0.3Cr-0.25Sn-0.5Zn、古河电气工业株式会社制造、商品名：EFTEC-64T)”等。需要说明的是，各元素前的数字的单位为质量％。由于这些铜合金基体的电导率、强度分别不同，因而根据要求特性适当选择使用，优选为电导率为50％IACS以上的铜合金的条材。
另外，作为铁或铁合金，例如使用42合金(Fe-42质量％Ni)或不锈钢等。这些铁合金基体的电导率并不那么高，但可应用于对电导率并无那么高的要求而以电信号的传输为目的的引线框。
另外，作为铝或铝合金，例如使用A5052等。
对基体的厚度没有特别限制，通常为0.05mm～2mm、优选为0.1mm～1mm。
(粗糙化镀覆的上层、表层)
另外，根据本发明，为了对附加粗糙化层的更上层(表层)赋予引线框的焊料润湿性或引线键合(wire bonding)性、芯片键合(die bonding)性等特性，也可以在引线框材料的整个面或局部地形成单层或两层以上由钯、钯合金、铑、铑合金、钌、钌合金、铂、铂合金、铱、铱合金、金、金合金、银、银合金中的任一种构成的覆膜。其中，作为代表性的层构成，可以举出从粗糙化层侧至表面依次为Pd/Au被覆、Pd/Ag/Au被覆、Pd/Rh/Au被覆、Ru/Pd/Au被覆等。这些被覆的厚度没有特别限制，但若过厚则存在填埋粗糙化层凹凸而无法发挥功能的可能性，或存在因以贵金属为主而导致成本增加的可能性。在本文中，“以贵金属为主”是指在构成成分之中50质量％以上为贵金属。由此，总被覆厚度优选为1μm以下。作为钯合金、铑合金、钌合金、铂合金、铱合金、金合金、银合金，可以举出钯-银合金作为钯合金，铑-钯合金作为铑合金，钌-铱合金作为钌合金，铂-金合金作为铂合金，铱-钌合金作为铱合金，金-银合金作为金合金，银-锡合金作为银合金等等。
(粗糙化层的被覆部)
需要说明的是，本发明中的粗糙化层的形成部位只要形成有被树脂塑模的部分的至少一部分即可。例如优选为引线框被树脂塑模的部分的至少1/5以上，进一步优选形成于1/2以上的面积，由此发挥出密合性提高效果。最优选在被树脂塑模的整个面加以实施。作为该局部设置的粗糙化层的形状，能够采用条状、点状、环状等各种形态。进而，在仅单面进行树脂塑模的产品中，例如也能够仅在单面形成上述粗糙化层。
另外，根据本发明，通过电流密度或搅拌能够比较容易地控制粗糙化镀覆并且简便，因此在形成垂直粗糙化层和附加粗糙化层中的任一者或两者时，优选利用电镀法形成。进而，从生产率的方面出发，更优选通过湿式镀覆形成两者。
以下，基于附图详细地说明本发明。
图1是本发明的一个方式的示意性截面示意图。在导电性基体1的上层形成有垂直粗糙化层2，在其更上层形成有附加粗糙化层3。附加粗糙化层3的上部利用树脂塑模覆盖(未图示)。如本方式这样，在仅单面进行树脂塑模的产品(半导体封装)中，例如也能够仅在单面形成上述粗糙化层，当然也可在双面形成。
图2是本发明的另一方式的示意性截面示意图。在导电性基体1的上层形成有垂直粗糙化层2，在其更上层形成有附加粗糙化层3，进而，为了对其表层赋予引线框的焊料润湿性或引线键合性、芯片键合性等特性，而在整个面以单层的形式形成有由钯、钯合金、铑、铑合金、钌、钌合金、铂、铂合金、铱、铱合金、金、金合金、银、银合金中的任一种构成的覆膜层(表层)4。覆膜层4的上部利用树脂塑模覆盖(未图示)。该覆膜层4是为了赋予引线框的焊料润湿性或引线键合性、芯片键合性等特性而形成的层，例如也可局部地形成于被树脂塑模的部分。其形状也可形成为条状、点状、环状等。
图3是本发明的又一方式的示意性截面示意图。在导电性基体1的上层形成有垂直粗糙化层2，在其更上层形成有附加粗糙化层3，进而为了对其表层赋予引线框的焊料润湿性或引线键合性、芯片键合性等特性，以2层的形式形成有由钯、钯合金、铑、铑合金、钌、钌合金、铂、铂合金、铱、铱合金、金、金合金、银、银合金中的任一种构成的覆膜层4’(第一表层)和覆膜层5(第二表层)。覆膜层5的上部利用树脂塑模覆盖(未图示)。此时，覆膜层4’和5由不同金属种类形成。例如覆膜层4’优选Pd、Rh、Ru、Ir等，覆膜层5优选Au、Ag、Pt等。在图3中，覆膜层4’和5整面地形成，但为了削减贵金属用量，覆膜层4’和5也可以仅形成于需要引线键合或焊接等作用的部分，由此通过节省贵金属而可采用对环境友好且低成本的形态。
图4是本发明的一个方式的示意性截面示意图的放大图，在导电性基体1的上层形成有垂直粗糙化层2，在其更上层形成有附加粗糙化层3，且该图4是示出该垂直粗糙化层的间隔6与附加粗糙化层的间隔7的示意图。如此，垂直粗糙化层2与附加粗糙化层3的间隔(分别为6和7)不同。另外，优选附加粗糙化层的间隔7比垂直粗糙化层的间隔6小(窄)。其原因在于：被塑模的树脂进入比较大的垂直粗糙化层2的间隙中，由本发明形成的附加粗糙化层3对该树脂采取楔入作用，由此与以往相比更牢固地与树脂密合，其结果，对于高温高湿等苛刻的试验也可保持树脂密合性。
图5是本发明的图4所示的上述一个方式的示意性截面示意图的放大图，在导电性基体1的上层形成有垂直粗糙化层2，在其更上层形成有附加粗糙化层3，且该图5是示出该导电性基体截面线段长度8(B)与最表层的截面线段长度9(A)的示意图。此处，最表层的截面线段长度9是指图示的锯齿状的长度的总长(图5所示的将锯齿拉伸后的长度9a)。本发明中，在将该最表层的截面线段长度的总长9a(A)除以导电性基体截面线段长度8(B)所得的值中，其比例(A/B)的值(将最表层截面线段长度的总长9a(A)除以导电性基体截面长度8(B)所得到的比的值)优选为1.2以上、更优选为2以上，由此比表面积增大，与树脂的密合性增大。另一方面，若上述线段长度之比(A/B)的值超过4左右，则有可能容易落粉，因此该线段长度之比(A/B)的值优选为4以下、更优选为3.5倍以下。
实施例
以下，基于实施例更详细地说明本发明，但本发明并不限定于这些实施例。
预先准备切断成试验片尺寸40mm×40mm的板厚0.2mm的表1所示的各种导电性基体，经过下述所示的阴极电解脱脂、酸洗工序的预处理后，在发明例中形成垂直粗糙化层和附加粗糙化层。作为比较例，形成垂直粗糙化层后，形成一般Ni层作为附加粗糙化层。进而，作为现有例，准备仅形成粗糙化Ni层作为粗糙化层的示例。另外，作为各试样的更上层，在附加粗糙化层的上层形成0.02μm的Pd镀层后，进而在其上层形成0.01μm的Au镀层作为最表层。发明例1～15为图3所示的形态。比较例1是在图6所示的形态中未设置Cu基底镀层12的形态。现有例1是图6所示的形态。各粗糙化层的厚度与平均间隔可按照如下方式分开设定：电流密度越高间隔越窄，电流密度越低间隔越宽。
在垂直粗糙化层中，通过改变电流密度或被覆厚度，使垂直粗糙化层的结晶粒径发生变化，对附加粗糙化层的凸凸间隔进行控制。通过分别对不同成分的层进行粗糙化镀覆，凸凸的间隔发生变化，由此控制间隔(比例)。可分别为粗糙化厚度通过处理时间进行设定，平均间隔通过电流密度进行设定。另外，测定最表层截面线段长度(最表层截面线段长度的总长)(A)与导电性基体截面线段长度(B)，求出其比例(将最表层截面线段长度的总长9a(A)除以导电性基体截面线段长度8(B)所得到的值)(A/B)的值。将其在表中示为“表层截面线段长度比”。
(前处理条件)
[阴极电解脱脂]
脱脂液：NaOH 60g/升
脱脂条件：2.5A/dm2、温度60℃、脱脂时间60秒
[酸洗]
酸洗液：10％硫酸
酸洗条件：30秒、浸渍、室温
(粗糙化镀覆条件)
[粗糙化镀Cu(形成垂直粗糙化层)]
镀覆液：硫酸铜：以铜浓度计为5g/升～10g/升、硫酸：30g/升～120g/升、钼酸铵：以Mo金属计为0.1g/升～5.0g/升
镀覆条件：浴温20℃～60℃、电流密度10A/dm2～60A/dm2
[粗糙化镀Ni(形成附加粗糙化层)]
镀覆液：株式会社ワールドメダル制造WDB-321(商品名)
镀覆条件：电流密度8A/dm2、温度70℃
(一般中间镀覆条件)
[镀Ni](一般镀Ni)
镀覆液：Ni(SO3NH2)2·4H2O 500g/升、NiCl2 30g/升、H3BO3 30g/升
镀覆条件：电流密度10A/dm2、温度50℃
[镀Co(形成附加粗糙化层)]
镀覆液：Co(SO3NH2)2·4H2O 500g/升、CoCl2 30g/升、H3BO3 30g/升
镀覆条件：电流密度10A/dm2、温度50℃
(镀Pd条件)
[镀Pd(形成第一表层)]
镀覆液：Pd(NH3)2Cl2 45g/升、NH4OH 90毫升/升、(NH4)2SO4 50g/升、Para Sigma光泽剂(商品名、松田产业株式会社制造)10毫升/升
镀覆条件：电流密度5A/dm2、温度60℃
(镀Au条件)
[镀Au(形成第二表层)]
镀覆液：KAu(CN)2 14.6g/升、C6H8O7 150g/升、K2C6H4O7 180g/升
镀覆条件：温度40℃
对于分别制作的发明例、比较例、现有例的试验片，通过Kohtaki PrecisionMachine Co.,Ltd制造的传递模塑试验装置(产品名：Model FTS)将树脂塑模形成为接触面积为4mm2的布丁状试验片。将该试验片投入高温高湿试验(85℃、85％RH、168小时)，对该试验片实施树脂密合性评价等。将结果示于表1。
(树脂密合性评价)
评价树脂：G630L、Sumitomo Bakelite公司制造(商品名)
评价条件：装置：4000Plus、Nordson Advanced Technology公司制造(商品名)、
测压元件：50kg
测定范围：10kg
检测速度：100μm/s
检测高度：10μm
“A”(优)表示平均为10kgf/mm2以上的情况，“B”(良)表示平均为5kgf/mm2以上且小于10kgf/mm2的情况，“D”(不合格)表示平均为0kgf/mm2以上且小于5kgf/mm2的情况。
(落粉性评价)
通过目视进行感官评价。“A”(优)表示未确认到落粉的情况，“B”(良)表示产生较少落粉的情况，“C”(合格)表示产生稍多落粉的情况，“D”(不合格)表示产生非常多落粉的情况。A～C为供实用的水平。
(平均间隔的评价)
作为各粗糙化层的间隔之比，在利用扫描型电子显微镜(SEM)从垂直截面所观察的图像中确定任意的各层的凸部，测定从此处起向右方连续10处的相邻的凸与凸的间隔(顶点间隔)，由其平均值求出比。另外，间隔比(附加/垂直)是指计算出附加粗糙化层的间隔相对于垂直粗糙化层的间隔的比例所得到的值。需要说明的是，各凸凸间隔的测定如图4所示，取通过上述垂直截面观察所确认的凸部顶点与相邻凸部顶点的间隔(垂直粗糙化层的间隔6、附加粗糙化层的间隔7)的平均值，将“平均间隔”示于表1。另外，在条的TD方向大致10等分的各部位进行SEM观察，由所得到的SEM图像测定最表层的截面的线段长度(最表层的截面的线段长度的总长)(A)与导电性基体截面的线段长度(B)，求出其比例(将最表层的截面的线段长度的总长9a(A)除以导电性基体截面的线段长度8(B)所得到的值)(A/B)的值。将其在表中示为“表层截面线段长度比”。
Figure BDA0001600452800000131
符号说明
1 导电性基体
2 垂直粗糙化层
3 附加粗糙化层
4 表层
4’ 第一表层
5 第二表层
6 垂直粗糙化层的间隔
7 附加粗糙化层的间隔
8 基体截面长度
9 最表层截面长度
9a 最表层截面长度的总长
11 导电性基体(铜、铜合金、铁、铁合金等)
12 铜基底镀覆层
13 镍粗糙化镀覆层
14 表层(沿镍粗糙化镀覆层生长)

Claims (9)

1.一种引线框材料，该引线框材料在导电性基体上具有粗糙化层，该引线框材料的特征在于，该粗糙化层由两层以上的粗糙化层构成，上述粗糙化层在导电性基体的垂直方向具有由至少1层构成的垂直粗糙化层，并且进一步在该垂直粗糙化层的上层具有至少1层以上的附加粗糙化层，在上述垂直粗糙化层和附加粗糙化层各自所具有的凹凸之中，上述垂直粗糙化层的相邻凸部的顶点的间隔与上述附加粗糙化层的相邻凸部的顶点的间隔不同，
最表层截面的线段长度A与导电性基体截面的线段长度B之比A/B的值为1.2以上4以下。
2.如权利要求1所述的引线框材料，其特征在于，上述导电性基体为铜或铜合金、铁或铁合金、铝或铝合金。
3.如权利要求1或2所述的引线框材料，其特征在于，上述两层以上的粗糙化层由2层构成，具有在导电性基体的垂直方向被粗糙化的第一垂直粗糙化层与该垂直粗糙化层的上层的第二附加粗糙化层，并且该垂直粗糙化层与附加粗糙化层各自的成分不同。
4.如权利要求3所述的引线框材料，其特征在于，上述第二附加粗糙化层的凸部的顶点的间隔比第一垂直粗糙化层的凸部的顶点的间隔窄。
5.如权利要求1或2所述的引线框材料，其特征在于，上述垂直粗糙化层的成分由铜或铜合金构成。
6.如权利要求1或2所述的引线框材料，其特征在于，上述附加粗糙化层的成分由镍、镍合金、钴、钴合金中的任一种构成。
7.如权利要求1或2所述的引线框材料，其特征在于，上述导电性基体具有在垂直方向被粗糙化的垂直粗糙化层，并且具有附加粗糙化层作为该垂直粗糙化层的上层，进而在附加粗糙化层的上层在引线框材料的整个面或局部地具有单层或两层以上由钯、钯合金、铑、铑合金、钌、钌合金、铂、铂合金、铱、铱合金、金、金合金、银、银合金中的任一种构成的表层。
8.一种引线框材料的制造方法，其为权利要求1～7中任一项所述的引线框材料的制造方法，其特征在于，上述垂直粗糙化层和附加粗糙化层中的任一者或两者通过电镀形成。
9.一种半导体封装，其使用了上述权利要求1～7中任一项所述的引线框材料。
CN201680054250.0A 2015-11-05 2016-10-25 引线框材料及其制造方法 Active CN108026657B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-217890 2015-11-05
JP2015217890 2015-11-05
PCT/JP2016/081531 WO2017077903A1 (ja) 2015-11-05 2016-10-25 リードフレーム材およびその製造方法

Publications (2)

Publication Number Publication Date
CN108026657A CN108026657A (zh) 2018-05-11
CN108026657B true CN108026657B (zh) 2020-05-26

Family

ID=58661950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680054250.0A Active CN108026657B (zh) 2015-11-05 2016-10-25 引线框材料及其制造方法

Country Status (5)

Country Link
JP (1) JP6789965B2 (zh)
KR (1) KR102529295B1 (zh)
CN (1) CN108026657B (zh)
TW (1) TWI699458B (zh)
WO (1) WO2017077903A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6667728B2 (ja) * 2018-03-23 2020-03-18 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびにそれを用いた半導体パッケージ
JP6805217B2 (ja) * 2018-10-18 2020-12-23 Ｊｘ金属株式会社 導電性材料、成型品及び電子部品
JP7014695B2 (ja) * 2018-10-18 2022-02-01 Ｊｘ金属株式会社 導電性材料、成型品及び電子部品
JP7292776B2 (ja) * 2020-01-30 2023-06-19 大口マテリアル株式会社 リードフレーム
WO2023286697A1 (ja) * 2021-07-16 2023-01-19 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびに半導体パッケージ
KR20240033205A (ko) * 2021-07-16 2024-03-12 후루카와 덴키 고교 가부시키가이샤 리드 프레임재와 그 제조 방법 및 반도체 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301130A (zh) * 1999-09-29 2001-06-27 美国耶茨箔片股份有限公司 具有改良的粘结强度和耐底切性的铜箔的粘结处理
JP2004034524A (ja) * 2002-07-03 2004-02-05 Mec Kk 金属樹脂複合体およびその製造方法
JP2010114451A (ja) * 2009-12-04 2010-05-20 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JP2011009267A (ja) * 2009-06-23 2011-01-13 Hitachi Cable Ltd プリント配線板用銅箔およびその製造方法
CN102471913A (zh) * 2009-07-14 2012-05-23 古河电气工业株式会社 带电阻层铜箔及其制备方法、以及层叠基板
CN102804429A (zh) * 2009-06-24 2012-11-28 古河电气工业株式会社 光半导体装置用引线框架及其制造方法以及光半导体装置
JP2014224318A (ja) * 2013-04-26 2014-12-04 Jx日鉱日石金属株式会社 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2543619B2 (ja) 1990-09-05 1996-10-16 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
JP3228789B2 (ja) 1992-07-11 2001-11-12 新光電気工業株式会社 樹脂用インサート部材の製造方法
JPH1027873A (ja) 1996-07-11 1998-01-27 Nippon Koujiyundo Kagaku Kk 半導体装置用リードフレーム
JPH1070224A (ja) * 1996-08-27 1998-03-10 Daido Steel Co Ltd Ｉｃリードフレーム材およびその製造方法
KR20100103015A (ko) * 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
JP5555146B2 (ja) * 2010-12-01 2014-07-23 株式会社日立製作所 金属樹脂複合構造体及びその製造方法、並びにバスバ、モジュールケース及び樹脂製コネクタ部品
JP5684431B2 (ja) * 2012-10-05 2015-03-11 古河電気工業株式会社 銀反射膜、光反射部材、および光反射部材の製造方法
JP6445895B2 (ja) * 2014-03-04 2018-12-26 Ｄｏｗａメタルテック株式会社 Ｓｎめっき材およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301130A (zh) * 1999-09-29 2001-06-27 美国耶茨箔片股份有限公司 具有改良的粘结强度和耐底切性的铜箔的粘结处理
JP2004034524A (ja) * 2002-07-03 2004-02-05 Mec Kk 金属樹脂複合体およびその製造方法
JP2011009267A (ja) * 2009-06-23 2011-01-13 Hitachi Cable Ltd プリント配線板用銅箔およびその製造方法
CN102804429A (zh) * 2009-06-24 2012-11-28 古河电气工业株式会社 光半导体装置用引线框架及其制造方法以及光半导体装置
CN102471913A (zh) * 2009-07-14 2012-05-23 古河电气工业株式会社 带电阻层铜箔及其制备方法、以及层叠基板
JP2010114451A (ja) * 2009-12-04 2010-05-20 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JP2014224318A (ja) * 2013-04-26 2014-12-04 Jx日鉱日石金属株式会社 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法

Also Published As

Publication number Publication date
TW201726983A (zh) 2017-08-01
JP6789965B2 (ja) 2020-11-25
TWI699458B (zh) 2020-07-21
CN108026657A (zh) 2018-05-11
WO2017077903A1 (ja) 2017-05-11
KR20180079291A (ko) 2018-07-10
JPWO2017077903A1 (ja) 2018-08-16
KR102529295B1 (ko) 2023-05-08

Similar Documents

Publication Publication Date Title
CN108026657B (zh) 引线框材料及其制造方法
TWI751150B (zh) 引線框架材及其製造方法
CN109937479B (zh) 引线框材料及其制造方法以及半导体封装件
US9142495B2 (en) Lead frame and semiconductor package manufactured by using the same
KR102565186B1 (ko) 도전성 재료, 성형품 및 전자 부품
JP7366480B1 (ja) リードフレーム材およびその製造方法、ならびにリードフレーム材を用いた半導体パッケージ
KR102497060B1 (ko) 도전성 재료, 성형품 및 전자 부품
JP6827150B1 (ja) リードフレーム材およびその製造方法ならびにリードフレームおよび電気電子部品
JP6667728B2 (ja) リードフレーム材およびその製造方法、ならびにそれを用いた半導体パッケージ
JP2022085602A (ja) めっき材料及び電子部品
JP2022148743A (ja) 導電性材料、成型品及び電子部品
KR20240033205A (ko) 리드 프레임재와 그 제조 방법 및 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant