TWI751150B - 引線框架材及其製造方法 - Google Patents
引線框架材及其製造方法 Download PDFInfo
- Publication number
- TWI751150B TWI751150B TW106111837A TW106111837A TWI751150B TW I751150 B TWI751150 B TW I751150B TW 106111837 A TW106111837 A TW 106111837A TW 106111837 A TW106111837 A TW 106111837A TW I751150 B TWI751150 B TW I751150B
- Authority
- TW
- Taiwan
- Prior art keywords
- alloy
- layer
- lead frame
- oxide film
- frame material
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
提供一種引線框架材及其製造方法,該引線框架材適於製作可改善近年來被要求之高溫及高濕環境下的樹脂密接性之引線框架。
一種引線框架材、其製造方法及使用其之半導體封裝體,該引線框架材於導電性基體(1)上具有粗糙化層(2),該粗糙化層為比表面積為110%以上的粗糙化狀態,且具有設置於粗糙化層最表面之氧化膜(3),上述氧化膜之厚度為10nm以上100nm以下。
Description
本發明係關於一種引線框架材及其製造方法,該引線框架材係使用於將半導體元件與具有鍍覆層之引線框架相互電連接並利用壓模樹脂(mold resin)將該等密封而成之樹脂密封型半導體裝置。
此種樹脂密封型半導體裝置係將藉由導線等相互電連接之半導體元件與引線框架以壓模樹脂密封而成者。於此種樹脂密封型半導體裝置,引線框架實施有Sn-Pb或Sn-Bi等外裝鍍覆為主流。
此處,近年來,為了簡化裝配步驟及降低成本,而開始採用預先於引線框架表面實施有下述之類的作法之鍍覆(例如Ni/Pd/Au)的引線框架(Pre-Plated Frame(預鍍框架),以下簡稱為PPP):於利用焊料等構裝於印刷基板時,提高與焊料之潤濕性(例如參照專利文獻1)。
又,另一方面,提出有為了提高樹脂密封型半導體裝置中之引線框架與壓模樹脂的密接性而將引線框架之鍍覆表面粗糙化之技術(例如參照專利文獻2、專利文獻3)。
此等將鍍覆表面粗糙化之技術藉由將引線框架之鍍覆表面粗糙化,而期望(1)於引線框架中與壓模樹脂的接著面積變大之效果、(2)
壓模樹脂變得容易咬住經粗糙化之鍍覆膜的凹凸之效果(即定準效應)等。
藉由此等,可提升引線框架對壓模樹脂之密接性,防止引線框架與壓模樹脂之間的剝離,提升樹脂密封型半導體裝置之可靠性。
[專利文獻1]日本專利特開平4-115558
[專利文獻2]日本專利特開平6-29439
[專利文獻3]日本專利特開平10-27873
此等利用形狀之粗糙化鍍覆,確實樹脂密接性可較先前提升。然而,已知不時有近年來被要求之高可靠性的水準,例如溫度85℃、濕度85%之環境下經過168小時後於樹脂與引線框架之間產生間隙的情況。認為其原因在於:先前不太被常用之QFN(Quad Flat Non-Leaded Package,四側無引腳扁平封裝)類型及SOP(Small Outline Package,小輪廓封裝)類型等封裝變得被大量使用,從而對密接性之要求程度更加提高。因此,可知尚有改善之空間。
本發明之課題在於提供一種適合製作可改善近年被要求之高溫及高濕環境下之樹脂密接性的引線框架之引線框架材及其製造方法。
本發明人等經對上述以往之問題潛心進行研究開發,結果著眼於形成在導電性基體上之粗糙化鍍覆的氧化狀態,不僅對引線框架材與
樹脂之定準效應,亦對在化學上與樹脂形成鍵結狀態的方法進行了潛心研究。其結果發現:藉由將形成在基體上之粗糙化處理層之表層的氧化膜厚度控制為10nm~100nm,不僅定準效應,亦可形成與樹脂之化學鍵結狀態,並且藉由將其比表面積設為110%以上,可使得樹脂密接性較以往顯著地提升,可確保於高溫高濕試驗之樹脂密接性。本發明基於此見解而完成。
即,本發明提供以下手段:
(1)一種引線框架材,於導電性基體上具有粗糙化層,該粗糙化層為比表面積為110%以上的粗糙化狀態,且具有設置於粗糙化層最表面之氧化膜,該氧化膜之厚度為10nm以上100nm以下。
(2)如(1)記載之引線框架材,其中,該導電性基體為銅、銅合金、鐵、鐵合金、鋁或鋁合金。
(3)如(1)或(2)記載之引線框架材,其中,該粗糙化層係由銅、銅合金、鎳、鎳合金、鈀、鈀合金、銀、銀合金、錫、錫合金、鋅、鋅合金、銠、銠合金、釕、釕合金、銥或銥合金之中任一者構成。
(4)如(1)至(3)中任一項記載之引線框架材,其中,該粗糙化層為單層或多層。
(5)如(1)至(4)中任一項記載之引線框架材,其中,該導電性基體具有粗糙化層,並且於引線框架材之整面或局部具有單層或多層由鈀、鈀合金、銠、銠合金、釕、釕合金、鉑、鉑合金、銥、銥合金、金、金合金、銀或銀合金中之任一者構成之表層作為該粗糙化層的上層。
(6)一種於(1)至(5)中任一項記載之引線框架材的製造方法,其中,該粗糙化層係藉由電鍍形成。
(7)一種半導體封裝體,其使用有該(1)至(5)中任一項記載之引線框架材。
本發明人等發現:藉由使形成於導電性基體上之粗糙化層的比表面積在110%以上,並且將其表面的氧化膜厚度控制為10nm~100nm,不僅定準效應,亦可良好地形成與樹脂之化學鍵結狀態。結果,可獲得以往無法耐受之樹脂的高溫高濕密接性,例如即便於85℃、85%之環境長達168小時的高溫高濕環境下,亦可大幅抑制引線框架材與樹脂之間產生間隙,可得到優異的樹脂密接性。
本發明上述及其他特徵及優點適當參照附圖,從下述記載應當會更加明瞭。
1‧‧‧導電性基體
2‧‧‧粗糙化層
2-1‧‧‧第1粗糙化層(自基體側起第1層之粗糙化層)
2-2‧‧‧第2粗糙化層(自基體側起第2層之粗糙化層)
3‧‧‧氧化膜
A‧‧‧最表面之線段長度
B‧‧‧基體(直線狀)之線段長度
圖1係本發明之引線框架的概略剖面示意圖。表示於導電性基體(1)上形成有粗糙化層(2)之表面形成有以10~100nm之被覆厚度控制的氧化膜(3)的示意圖。
圖2係表示本發明之比表面積的概略剖面圖。該剖面圖雖為二維之說明,但將最表層之線段長度(A)除以最表層之直線長度(B)所得之值為比表面積,例如可使用非接觸式干涉顯微鏡測量。以圖示之A/B求得比表面積。
圖3係本發明例之不同形態的一例,為如下之剖面示意圖:於導電性基體(1)上形成有第1層粗糙化層(2-1),並且於其上層形成有第2層粗
糙化層(2-2),於該第2層之粗糙化層表面以10~100nm形成有氧化膜(3)。
(關於粗糙化層之比表面積)
根據本發明,首先,使導電性基體(以下亦簡稱為基體。)具有粗糙化層。此粗糙化層係於將比表面積以下式定義時,顯示110%以上之粗糙化層(參照圖2,以圖中之A/B求得)。
比表面積(%)={(粗糙化層表面之表面積)/(平坦之情形的表面積)}×100
此原因在於:若比表面積未達110%,則無法充分地得到定準效應。關於上限雖無特別限制,但若過大,則粗糙化之凹凸會變得過大,粗糙化層變得容易脫落,故較佳為250%以下。再者,藉由控制下述氧化膜,即便減少以往必須形成之粗糙化層的比表面積,亦可得到與以往同等之樹脂密接性,故關於比表面積,更佳為120~200%。
作為比表面積之測量法,將粗糙化層表面之表面積於非接觸型干涉顯微鏡等測量裝置(例如Bruker AXS股份有限公司製造)測量表面積,除以其測量區域之面積,藉此算出比表面積。
(關於粗糙化層之氧化膜厚度)
又,本發明之粗糙化層於表層以10~100nm之厚度形成有氧化膜。自然形成之氧化膜通常未達10nm,但本發明將氧化膜形成為稍厚於自然形成之氧化膜。為了於氧化物與被壓模於其上之樹脂穩定地形成化學鍵,至少
需為10nm。另一方面,若形成超過100nm之氧化膜,則會於氧化膜內發生破壞,樹脂密接性降低,故將氧化膜控制為10~100nm。藉由控制於此範圍內,可賦予優異之密接性,例如樹脂密接性。若考慮氧化膜形成之步驟或穩定性,則較佳為15~50nm,進一步較佳為20~40nm。
(關於氧化膜厚之測量法)
再者,本發明之氧化膜厚之測量法,可藉由如下方式測量:使用歐傑電子能譜分析裝置,於深度方向以加速電壓1kV左右之低加速電壓測量。又,藉由以測量面積為 1μm左右之光束直徑測量,測量於粗糙化層之各個凸部的氧化膜厚,藉此可測量排除了凹凸影響之氧化膜厚。此外亦可使用穿透式電子顯微鏡法直接觀察氧化膜厚。又,關於測量點數,確認任意5處之氧化膜厚,算出其平均值,藉此定義為粗糙化層的氧化膜厚。
(關於粗糙化層之種類)
再者,此粗糙化層較佳由例如銅、銅合金、鎳、鎳合金、鈀、鈀合金、銀、銀合金、錫、錫合金、鋅、鋅合金、銠、銠合金、釕、釕合金、銥或銥合金之中任一者構成。此原因在於:由此等成分構成之氧化膜相對容易控制為10~100nm。尤其就提高對基體與上層之皮膜的密接性之觀點而言,更佳為由銅、銅合金、鎳或鎳合金構成之粗糙化層。作為銅合金可列舉銅-錫合金、銅-鋅合金;作為鎳合金可列舉鎳-鋅合金、鎳-錫合金等。
(關於粗糙化層之膜厚)
又,關於粗糙化層之厚度並無特別限制。然而,有膜厚越大則由粗糙化形成之凹凸變得越大的傾向。因此,為了增大粗糙化形狀,粗糙化層之
被覆厚度較佳為0.2μm以上,更佳為0.5μm以上,進一步較佳為0.8μm以上。另一方面,若被覆厚度超過3μm,則有搬送時粗糙化層脫落即所謂「落粉」變多之擔憂。因此,粗糙化層之被覆厚度較佳為3μm以下,更佳為2μm以下,進一步較佳為1.5μm以下。
(關於粗糙化層之層數)
又,粗糙化層之層數具有單層或多層,若考慮製造步驟之繁雜性等,則較佳為3層以內。關於粗糙化層之形成步驟,若藉由在形成第1層之粗糙化層後形成第2層之粗糙化層的所謂多重粗糙化來形成,則因能以相對較薄的膜厚使比表面積增大,故更佳。並且,亦可於形成粗糙化層前於導電性基體與粗糙化層之間形成中間層(未圖示)。例如,為了改善基體之擴散及/或密接性,亦可將銅、銅合金、鎳、鎳合金、鈷或鈷合金等形成作為中間層。此等被形成作為中間層之層若於表面存在氧化膜,則會與上層之粗糙化層剝離。因此,在未形成有氧化膜這點上,與粗糙化層表面不同。再者,於粗糙化層以多層形成之情形時,由於形成於導電性基體之相反側之最外表面的粗糙化層之氧化膜或比表面積很重要,因此,將形成於最外表面之粗糙化層的氧化膜及比表面積加以定義。
再者,此等之被覆厚度表示非局部地判斷而是至少藉由螢光X射線法(例如SII公司製造之SFT9400(商品名)等膜厚測量裝置)以準直儀直徑0.2mm以上測量任意3點所得之平均膜厚。又,於形成有多層粗糙化層時,以全部層的總厚度定義為粗糙化層之厚度。
(關於導電性基體)
又,作為使用之金屬基體(導電性基體)成分,較佳為銅、銅合金、
鐵、鐵合金、鋁或鋁合金等,其中,較佳為導電率佳之銅或銅合金。
例如,作為銅合金之一例,可使用CDA(Copper Development Association,銅業發展協會)登載之合金「C14410(Cu-0.15Sn,古河電氣工業股份有限公司製造,商品名:EFTEC(註冊商標)-3)」、「C19400(Cu-Fe系合金材料,Cu-2.3Fe-0.03P-0.15Zn)」、「C18045(Cu-0.3Cr-0.25Sn-0.5Zn,古河電氣工業股份有限公司製造,商品名:EFTEC-64T)」、「C50710(Cu-2.0Sn-0.2Ni-0.05P),古河電氣工業股份有限公司製造,商品名:MF202」、「C70250(Cu-3Ni-0.65Si-0.15Mg),古河電氣工業股份有限公司製造,商品名:EFTEC-7025」等。又,各元素之前的數字之單位為質量%。此等銅合金基體因導電率或強度各不相同,故根據要求特性適當地選定而使用。其中,較佳為導電率在50%IACS以上之銅合金的條材。
又,作為鐵或鐵合金,例如可使用42合金(Fe-42mass%Ni)或不鏽鋼等。此等鐵合金基體雖導電率不是很高,但可適用於不那麼要求導電率而以傳遞電訊號為目的之引線框架。
又,作為鋁或鋁合金,例如可使用A5052等。
基體之厚度雖無特別限制,但通常為0.05mm~2mm,較佳為0.1mm~1mm。
(粗糙化層之更上層)
又,根據本發明,在構裝半導體元件之位置,於粗糙化層之更上層(表層),為了賦予引線框架之焊料潤濕性及/或線結合性、晶粒結著性等特性,可於引線框架材之整面或局部以單層或多層形成有由鈀、鈀合金、銠、銠合金、釕、釕合金、鉑、鉑合金、銥、銥合金、金、金合金、銀或銀合
金之中任一者構成之皮膜。其中,作為代表性的層構成,可列舉自粗糙化層側向表面依序被覆Pd/Au、被覆Rh/Au、被覆Pd/Ag/Au、被覆Pd/Rh/Au、被覆Ru/Pd/Au等。此等之被覆厚度雖無特別限制,但若過厚,則可能會埋沒粗糙化層凹凸而變得無法發揮功能,或因以貴金屬為主而使得成本增加。因此,此等上層之總被覆厚度較佳為1μm以下。作為鈀合金、銠合金、釕合金、鉑合金、銥合金、金合金或銀合金,鈀合金可舉鈀-銀合金、銠合金可舉銠-鈀合金、釕合金可舉釕-銥合金、鉑合金可舉鉑-金合金、銥合金可舉銥-釕合金、金合金可舉金-銀合金、銀合金可舉銀-錫合金等。
再者,當在此粗糙化層之上層形成其他被覆層之情形時,由於有時若形成氧化膜則會發生剝離,故較佳經過「在粗糙化層之表層未形成有氧化膜之狀態下形成其上層,進而形成氧化膜」的製程,藉此使氧化膜形成,例如較佳藉由在上層被覆後浸漬於具有氧化力的化學液及/或於大氣中以適當之條件進行加熱處理而形成。
(粗糙化層之被覆部)
再者,於本發明之粗糙化層的形成部位,只要形成於待進行樹脂壓模之部分的至少一部分即可,當然可於整面處理,亦可局部地形成有粗糙化層。又,例如較佳為引線框架待進行樹脂壓模之部分的至少1/5以上,進而較佳形成於1/2以上之面積,藉此可發揮密接性提升效果。最佳於待進行樹脂壓模之整面上實施。作為此局部地被設置之粗糙化層的形狀,可採用條紋狀、點狀、環狀等各種形態。並且,於樹脂壓模僅為單面之類的製品,例如亦可僅於單面形成上述粗糙化層。
(關於粗糙化層之形成方法)
又,根據本發明,關於形成粗糙化層之方法雖無特別規定,但由於藉由電流密度或攪拌可相對容易地控制粗糙化鍍覆且簡便,故較佳於形成粗糙化層時以電鍍法形成。並且,就生產性之觀點而言,更佳藉由濕式鍍覆來形成。
以下,基於圖式而詳細地說明本發明。
圖1係本發明之引線框架的概略剖面示意圖。表示於形成有粗糙化層之表面形成有被覆厚度被控制為10~100nm之氧化膜的示意圖。關於此氧化膜,重要的是相對均勻地形成於表面,其被覆厚度被控制為10~100nm。並且,粗糙化層之比表面積為110%以上,呈現出定準效應與氧化膜的樹脂密接性兩者為最佳之表面性狀。
圖2係表示本發明之比表面積的概略剖面圖。此剖面圖雖為二維之說明,但將最表層之線段長度(A)除以最表層之直線長度(B)所得之值為比表面積,例如可使用非接觸式干涉顯微鏡測量。以圖示之A/B求得比表面積。
圖3係如下之剖面示意圖:為本發明例(實施例)之不同形態的一例,於導電性基體(1)上形成有第1層之粗糙化層(2-1),進一步於其上層形成有第2層之粗糙化層(2-2),於該第2層之粗糙化層表面以10~100nm形成有氧化膜(3)。如此,粗糙化層亦可形成有多層,例如,亦可第1層之粗糙化層(2-1)由銅構成,第2層之粗糙化層(2-2)由鎳構成等。又,關於氧化膜(3),係對形成於最表層之粗糙化層的氧化膜厚度加以規定者,考慮上層剝離之可能性而亦可不於第1層形成氧化膜。又,此第2層為局
部地被形成之情形亦可,於該情形時,露出於表層之部位必須已氧化。再者,形成粗糙化層(2、2-1、2-2)及氧化膜(3)之部位只要形成於待進行樹脂壓模之部分的至少一部分即可,當然可於整面處理,亦可局部地形成有粗糙化層。又,例如較佳為引線框架待進行樹脂壓模之部分的至少1/5以上,進而較佳形成於1/2以上之面積,藉此可發揮密接性提升效果。作為此局部地被設置之粗糙化層的形狀,可採用條紋狀、點狀、環狀等各種形態。並且,於樹脂壓模僅為單面之類的製品,例如亦可僅於單面形成上述粗糙化層。
[實施例]
以下,基於實施例更加詳細地說明本發明,但本發明並不限定於此等。
準備預先切割成試驗片尺寸40mm×40mm之板厚0.2mm的表1所示之各種導電性基體,歷經下述所示之陰極電解脫脂、酸洗步驟之預處理後,關於發明例,得到「形成有粗糙化層,控制比表面積且控制氧化膜厚度者」。作為比較例,則製作了不控制氧化膜厚度者及氧化膜厚度過厚者,以及氧化膜厚度得到控制但比表面積小者。再者,作為氧化膜厚度形成之控制法,係藉由在大氣中於室溫25℃~100℃之溫度區域保持5秒~60秒,來控制氧化膜厚度。作為各實施例或比較例之試樣,關於實施例1~10、13~20、21~23(於實施例21~23中雖未圖示,但亦設置有中間層)及24~27、以及比較例1~3,製備了圖1所圖示者。又,關於實施例11及12,製備了圖3所圖示者。並且,關於實施例28及29,則製備了形成為圖3所示之態樣後進一步於其表層局部地按照Pd/Au之順序或Rh/Au之順
序被覆的態樣者。
(預處理條件)
[陰極電解脫脂]
脫脂液:NaOH 60g/L
脫脂條件:2.5A/dm2、溫度60℃、脫脂時間60秒
[酸洗]
酸洗液:10%硫酸
酸洗條件:浸漬30秒、室溫
(粗糙化鍍覆條件)
[粗糙化Cu鍍覆]
鍍覆液:硫酸銅:以銅濃度計為5~10g/L、硫酸:30~120g/L、鉬酸銨:以Mo金屬計為0.1~5.0g/L
鍍覆條件:電流密度10~60A/dm2、溫度20~60℃
[粗糙化Ni鍍覆]
鍍覆液:WORLD METAL股份有限公司製造WDB-321(商品名)
鍍覆條件:電流密度8A/dm2、溫度70℃
[粗糙化Pd鍍覆]
鍍覆液:Pd(NH3)2Cl2 45g/L、NH4OH 90ml/L、(NH4)2SO4 50g/L
鍍覆條件:電流密度8A/dm2、溫度60℃
[粗糙化Cu-Sn鍍覆]
鍍覆液:CuCN 40g/L、Na2O3Sn 20g/L、NaCN 65g/L、NaOH 7.5g/L
鍍覆條件:電流密度10A/dm2、溫度60℃
(通常中間鍍覆條件)
[Ni鍍覆](通常Ni鍍覆)
鍍覆液:Ni(SO3NH2)2-4H2O 500g/L、NiCl2 30g/L、H3BO3 30g/L
鍍覆條件:電流密度10A/dm2、溫度50℃
[Co鍍覆[(通常Co鍍覆)
鍍覆液:Co(SO3NH2)2-4H2O 500g/L、CoCl2 30g/L、H3BO3 30g/L
鍍覆條件:電流密度10A/dm2、溫度50℃
[Cu鍍覆](通常Cu鍍覆)
鍍覆液:CuSO4-5H2O 250g/L、H2SO4 50g/L、NaCl 0.1g/L
鍍覆條件:電流密度6A/dm2、溫度40℃
(通常Pd鍍覆條件)
[Pd鍍覆]
鍍覆液:Pd(NH3)2Cl2 45g/L、NH4OH 90ml/L、(NH4)2SO4 50g/L、Parashiguma光澤劑(商品名,松田產業股份有限公司製造)10ml/L
鍍覆條件:電流密度5A/dm2、溫度60℃
(Au鍍覆條件)
[Au鍍覆]
鍍覆液:KAu(CN)2 14.6g/L、C6H8O7 150g/L、K2C6H4O7 180g/L
鍍覆條件:電流密度1A/dm2、溫度40℃
(Rh鍍覆條件)
[Rh鍍覆]
鍍覆液:RHODEX(商品名,日本電鍍工程股份有限公司製造)
鍍覆條件:電流密度1.3A/dm2、溫度50℃
於如上所述地分別製作之各實施例或比較例的試驗片,以上瀧精機公司製造之轉移模具試驗裝置(製品名:Model FTS)進行樹脂壓模而形成接觸面積4mm2之布丁狀試驗片。將該各試驗片投入高溫高濕試驗(於85℃、85%RH保持168小時),對該試驗片實施密接性評價等。將結果示於表2。
(樹脂密接性評價)
評價樹脂:G630L,住友電木公司製造(商品名)
評價條件:裝置:4000Plus,Nordson Advanced Technology公司製造(商品名)、荷重元:50kg
測量範圍:10kg
測試速度:100μm/s
測試高度:10μm
「A」(優)表示平均為10kgf/mm2以上之情形,「B」(良)表示平均為5kgf/mm2以上且未達10kgf/mm2之情形,「D」(不佳)表示平均為0kgf/mm2以上且未達5kgf/mm2之情形。
上述「樹脂密接性評價」結果相當於「初始之剪切強度」與「環境試驗後之剪切強度」兩者。「環境試驗後之剪切強度」係「於進行樹脂壓模後於85℃、85%之環境的高溫高濕環境下保持168小時」後之值。又,所謂「初期之剪切強度」,係指「剛製備後之剪切強度」。
(落粉性評價)
藉由目視進行官能評價。「A」(優)表示未確認到落粉之情形,「B」(良)表示產生少量落粉之情形,「C」(可)表示產生稍多落粉之情形,「D」(不佳)表示產生非常多落粉之情形。A~C係可供實用之等級。此落粉性評價於表2中表示為「有無產生落粉」。
根據本發明,可知於氧化膜厚度為自然形成之程度的比較例1與刻意地調整氧化膜厚度之發明例,環境試驗後之剪切強度差異甚大,可知即便為相同之粗糙化表面,亦可藉由適當地控制氧化膜厚度而進一步提
高樹脂密接性。又,可知於使氧化膜厚度過厚之比較例2,初期之接合強度變低。此係由於在氧化膜內部產生剝離之緣故,顯示適當地控制氧化膜厚度是重要的。另一方面,於比較例3,雖然為比表面積略小於實施例之例,但可知若比表面積不在110%以上,則環境試驗後之剪切強度會變低。
因此,可知藉由控制此等比表面積及其表面層之氧化被膜厚度兩者,而於環境試驗前後表現出非常優異之樹脂密接性,又,藉由具備具有適當的比表面積之粗糙化層,而可提供落粉性亦優異之引線框架。
雖對本發明連同其實施態樣一併說明,但只要未特別指定,則無論於說明之任一細節,均無想要限定本發明,應在不違反附加之申請專利範圍所示之發明的精神與範圍下,作廣泛地解釋。
本申請案主張基於2016年4月12日於日本提出專利申請之特願2016-079867的優先權,該特願在此作為參照且引入其內容作為本說明書記載之一部分。
1‧‧‧導電性基體
2‧‧‧粗糙化層
3‧‧‧氧化膜
Claims (7)
- 一種引線框架材,於導電性基體上具有粗糙化層,該粗糙化層為比表面積為110%以上之粗糙化狀態,且具有設置於粗糙化層最表面之氧化膜,該氧化膜之厚度為10nm以上100nm以下,該導電性基體具有粗糙化層,且於引線框架材之整面或局部具有單層或多層由鈀、鈀合金、銠、銠合金、釕、釕合金、鉑、鉑合金、銥、銥合金、金、金合金、銀或銀合金之中任一者構成之表層作為該粗糙化層的上層。
- 如申請專利範圍第1項之引線框架材,其中,該導電性基體為銅、銅合金、鐵、鐵合金、鋁或鋁合金。
- 如申請專利範圍第1項之引線框架材,其中,該粗糙化層係由銅、銅合金、鎳、鎳合金、鈀、鈀合金、銀、銀合金、錫、錫合金、鋅、鋅合金、銠、銠合金、釕、釕合金、銥或銥合金之中任一者構成。
- 如申請專利範圍第2項之引線框架材,其中,該粗糙化層係由銅、銅合金、鎳、鎳合金、鈀、鈀合金、銀、銀合金、錫、錫合金、鋅、鋅合金、銠、銠合金、釕、釕合金、銥或銥合金之中任一者構成。
- 如申請專利範圍第1至4項中任一項之引線框架材,其中,該粗糙化層為單層或多層。
- 一種申請專利範圍第1至5項中任一項之引線框架材的製造方法,其中,該粗糙化層係藉由電鍍形成。
- 一種半導體封裝體,其使用有申請專利範圍第1至5項中任一項之引線框架材。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016079867 | 2016-04-12 | ||
JPJP2016-079867 | 2016-04-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201803065A TW201803065A (zh) | 2018-01-16 |
TWI751150B true TWI751150B (zh) | 2022-01-01 |
Family
ID=60041687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106111837A TWI751150B (zh) | 2016-04-12 | 2017-04-10 | 引線框架材及其製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPWO2017179447A1 (zh) |
TW (1) | TWI751150B (zh) |
WO (1) | WO2017179447A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019181924A1 (ja) * | 2018-03-23 | 2019-09-26 | 古河電気工業株式会社 | リードフレーム材およびその製造方法、ならびにそれを用いた半導体パッケージ |
JP7014695B2 (ja) | 2018-10-18 | 2022-02-01 | Jx金属株式会社 | 導電性材料、成型品及び電子部品 |
JP6805217B2 (ja) | 2018-10-18 | 2020-12-23 | Jx金属株式会社 | 導電性材料、成型品及び電子部品 |
JP7178530B1 (ja) * | 2021-07-16 | 2022-11-25 | 古河電気工業株式会社 | リードフレーム材およびその製造方法、ならびに半導体パッケージ |
WO2023286697A1 (ja) * | 2021-07-16 | 2023-01-19 | 古河電気工業株式会社 | リードフレーム材およびその製造方法、ならびに半導体パッケージ |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004349497A (ja) * | 2003-05-22 | 2004-12-09 | Shinko Electric Ind Co Ltd | パッケージ部品及び半導体パッケージ |
JP2006049698A (ja) * | 2004-08-06 | 2006-02-16 | Denso Corp | 樹脂封止型半導体装置 |
JP2008103455A (ja) * | 2006-10-18 | 2008-05-01 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
JP2011077519A (ja) * | 2009-10-01 | 2011-04-14 | Samsung Techwin Co Ltd | リードフレーム及びその製造方法 |
JP2012502462A (ja) * | 2008-09-05 | 2012-01-26 | エルジー イノテック カンパニー,リミティド | リードフレーム及びその製造方法 |
JP2014146704A (ja) * | 2013-01-29 | 2014-08-14 | Fuji Electric Co Ltd | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03222466A (ja) * | 1990-01-29 | 1991-10-01 | Mitsubishi Electric Corp | リードフレームおよびその製造方法 |
JPH03280456A (ja) * | 1990-03-28 | 1991-12-11 | Mitsui High Tec Inc | 半導体装置に用いるリードフレーム |
JP3550875B2 (ja) * | 1996-05-14 | 2004-08-04 | ソニー株式会社 | リードフレームとこれを用いた半導体装置 |
JP4609172B2 (ja) * | 2005-04-21 | 2011-01-12 | 株式会社デンソー | 樹脂封止型半導体装置 |
JP2007258205A (ja) * | 2006-03-20 | 2007-10-04 | Denso Corp | 電子装置およびその製造方法 |
JP2007287765A (ja) * | 2006-04-13 | 2007-11-01 | Denso Corp | 樹脂封止型半導体装置 |
KR20100103015A (ko) * | 2009-03-12 | 2010-09-27 | 엘지이노텍 주식회사 | 리드 프레임 및 그 제조방법 |
-
2017
- 2017-03-31 WO PCT/JP2017/013580 patent/WO2017179447A1/ja active Application Filing
- 2017-03-31 JP JP2017539671A patent/JPWO2017179447A1/ja active Pending
- 2017-04-10 TW TW106111837A patent/TWI751150B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004349497A (ja) * | 2003-05-22 | 2004-12-09 | Shinko Electric Ind Co Ltd | パッケージ部品及び半導体パッケージ |
JP2006049698A (ja) * | 2004-08-06 | 2006-02-16 | Denso Corp | 樹脂封止型半導体装置 |
JP2008103455A (ja) * | 2006-10-18 | 2008-05-01 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
JP2012502462A (ja) * | 2008-09-05 | 2012-01-26 | エルジー イノテック カンパニー,リミティド | リードフレーム及びその製造方法 |
JP2011077519A (ja) * | 2009-10-01 | 2011-04-14 | Samsung Techwin Co Ltd | リードフレーム及びその製造方法 |
JP2014146704A (ja) * | 2013-01-29 | 2014-08-14 | Fuji Electric Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2017179447A1 (ja) | 2017-10-19 |
JPWO2017179447A1 (ja) | 2018-04-19 |
TW201803065A (zh) | 2018-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI751150B (zh) | 引線框架材及其製造方法 | |
TWI411081B (zh) | 導線架及其製造方法 | |
JP6050737B2 (ja) | 耐フレッチング性及び耐ウィスカー性の被覆装置及び方法 | |
TWI699458B (zh) | 引線框架材及其製造方法 | |
KR101802851B1 (ko) | 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법 | |
TWI323031B (en) | Leadframe comprising tin plating or an intermetallic layer formed therefrom | |
TWI404835B (zh) | Electronic parts and manufacturing methods thereof | |
JP5578960B2 (ja) | 光半導体装置用リードフレーム及びその製造方法 | |
CN109937479B (zh) | 引线框材料及其制造方法以及半导体封装件 | |
CN103988301B (zh) | 引线框架和使用该引线框架制造的半导体封装件 | |
JPH05117898A (ja) | 半導体チツプ実装用リードフレームとその製造方法 | |
JP5767521B2 (ja) | 光半導体装置用リードフレーム及びその製造方法 | |
KR20240033205A (ko) | 리드 프레임재와 그 제조 방법 및 반도체 패키지 | |
KR20130061516A (ko) | 리드 프레임 및 이를 포함하는 반도체 패키지 | |
JP7366480B1 (ja) | リードフレーム材およびその製造方法、ならびにリードフレーム材を用いた半導体パッケージ |