CN103988301B - 引线框架和使用该引线框架制造的半导体封装件 - Google Patents

引线框架和使用该引线框架制造的半导体封装件 Download PDF

Info

Publication number
CN103988301B
CN103988301B CN201280061073.0A CN201280061073A CN103988301B CN 103988301 B CN103988301 B CN 103988301B CN 201280061073 A CN201280061073 A CN 201280061073A CN 103988301 B CN103988301 B CN 103988301B
Authority
CN
China
Prior art keywords
metal layer
lead frame
metal
metal level
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280061073.0A
Other languages
English (en)
Other versions
CN103988301A (zh
Inventor
白城官
申东逸
朴世喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marine Origin Supreme Being Ace Co Ltd
Original Assignee
Marine Origin Supreme Being Ace Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marine Origin Supreme Being Ace Co Ltd filed Critical Marine Origin Supreme Being Ace Co Ltd
Priority claimed from PCT/KR2012/010368 external-priority patent/WO2013089376A1/en
Publication of CN103988301A publication Critical patent/CN103988301A/zh
Application granted granted Critical
Publication of CN103988301B publication Critical patent/CN103988301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供了一种引线框架和使用该引线框架制造的半导体封装件，所述引线框架具有优异的焊料润湿性和可焊性，该引线框架与铜线良好地接合，并且制造成本低。所述引线框架包括：基体材料；第一金属层，形成在基体材料的至少一个表面上，第一金属层包括镍；第二金属层，形成在第一金属层的表面上，第二金属层包括钯；以及第三金属层，形成在第二金属层的表面上，第三金属层包括银。

Description

引线框架和使用该引线框架制造的半导体封装件
技术领域
本发明涉及一种电子装置，更具体地讲，涉及一种引线框架和使用该引线框架制造的半导体封装件。
背景技术
引线框架用于将半导体芯片电连接到外部装置且还支撑半导体芯片。通过将半导体芯片附着到引线框架，使用接合线将半导体芯片接合到引线框架，然后用成型树脂(moldresin)密封获得的结构来制造半导体封装件。
发明内容
技术问题
近来，为了在半导体封装件的制造工艺过程中不使用铅，已经广泛地使用预镀钯(PPF)的引线框架。根据PPF引线框架，钯镀层形成在镍镀层上。在组装工艺的施加热的过程中，钯被氧化，或者镍扩散到钯镀层中而在钯镀层的表面上形成氧化镍，从而使引线接合特性和焊料润湿性/可焊性降低。
为了克服这种限制，第2010-0103015号韩国专利申请公开公布公开了一种金(Au)镀层形成在钯镀层上的结构。然而，按重量计金(Au)比其它金属材料贵几倍至几百倍。因此，制造引线框架的成本变得太高，由此削弱了引线框架的价格竞争力。
为了降低引线框架的制造成本，第1999-111909号日本专利申请公开公布公开了一种在镍镀层上形成钯合金镀层而不使用金(Au)的结构。这里，钯合金的钯含量为50％或更高，钯合金镀层的厚度的范围是0.05μm至1μm。然而，钯几乎和金(Au)一样贵。因此，当钯合金镀层的钯含量为50％或更高并且它的厚度范围是0.05μm至1μm时，与使用金(Au)镀层相比，制造引线框架的成本不会极大地降低。此外，钯材料极大地影响焊料润湿性。当钯材料的钯含量为50％或更高时，降低了焊料润湿性/可焊性。
问题的解决方案
根据本发明的一方面，提供了一种引线框架，该引线框架具有优异的焊料润湿性和可焊性，与铜线良好地接合并且制造成本低。
根据本发明的另一方面，提供了一种使用该引线框架以低成本制造的并具有高可靠性的半导体封装件。
发明的有益效果
如上所述，根据本发明的引线框架对由铜材料构成的接合线具有强的粘着力，并在裸片附着工艺中有效地抑制环氧树脂的溢出(bleeding)现象。此外，由于最外面的金属层由银钯合金而不是由昂贵的金来形成，因此极大地降低了制造引线框架的成本。此外，引线框架的抗变色特性是优异的，并且改善了焊料润湿性和可焊性。
另外，根据本发明的另一方面的半导体封装件设置有该引线框架，因此该半导体封装件具有高可靠性并且能够以低成本制造。
附图说明
图1是示出本发明可以被应用到的引线框架的示例的平面图；
图2是示出根据本发明的实施例的引线框架的一部分的剖视图；
图3至图7是示出根据本发明的其它实施例的引线框架的部分的剖视图；
图8是放大图7中示出的部分A的图；
图9是示出半导体芯片被安装在根据本发明的实施例的引线框架上的剖视图；
图10示出对引线框架的变色测试的结果；
图11示出对根据本发明的引线框架的焊料润湿性测试的结果；
图12示出对根据本发明的引线框架的可焊性测试的结果；
图13是根据本发明的通过使用引线框架制造的半导体封装件的剖视图。
实施本发明的最佳方式
为了解决以上问题，根据本发明的引线框架包括：基体材料；第一金属层，形成在基体材料的至少一个表面上，第一金属层包括镍；第二金属层，形成在第一金属层的表面上，第二金属层包括钯；以及第三金属层，形成在第二金属层的表面上，第三金属层包括银。
第三金属层的厚度比第二金属层的厚度薄。
第三金属层包括银钯合金。
所述引线框架还包括形成在第三金属层的表面上的第四金属层，所述第四金属层包括银钯合金。
第三金属层的厚度比第二金属层的厚度厚。
第四金属层的银钯合金的钯含量为大约5原子％至大约50原子％或大约4.4重量％至大约46重量％。
基体材料的表面被改性为粗糙的。
所述引线框架还包括在基体材料和第一金属层之间的改性层，所述改性层的表面被改性为粗糙的。
第一金属层包括镍合金。
第二金属层包括钯合金。
第二金属层由镍(Ni)、铜(Cu)、钴(Co)、钼(Mo)、钌(Ru)、锡(Sn)和铟(In)中的至少一种与钯合金构成。
所述引线框架还包括形成在最外面的金属层的表面上有机膜层。
金(Au)、镍(Ni)、铜(Cu)、钴(Co)、钼(Mo)、钌(Ru)、锡(Sn)和铟(In)中的至少一种可以被添加到银钯合金中。
为了解决以上问题，根据本发明的半导体封装件包括：引线框架，包括基体材料、第一金属层、第二金属层、第三金属层和第四金属层，所述基体材料包括裸片置盘和引线部，第一金属层形成在基体材料的至少一个表面上，第一金属层包括镍，第二金属层形成在第一金属层的表面上，第二金属层包括钯，第三金属层形成在第二金属层的表面上，第三金属层包括银，第四金属层形成在第三金属层的表面上，第四金属层包括银钯合金；半导体芯片，接合到裸片置盘；以及多条接合线，将半导体芯片连接到引线部。
第四金属层的银钯合金的钯含量为大约5原子％至大约50原子％或大约4.4重量％至大约46重量％。
为了解决以上问题，根据本发明的半导体封装件包括：引线框架，包括基体材料、第一金属层、第二金属层和第三金属层，所述基体材料包括裸片置盘和引线部，第一金属层形成在基体材料的至少一个表面上，第一金属层包括镍，第二金属层形成在第一金属层的表面上，第二金属层包括钯，第三金属层形成在第二金属层的表面上，第三金属层包括银和从第二金属层扩散的钯；半导体芯片，接合到裸片置盘；以及多条接合线，将半导体芯片连接到引线部。
第三金属层的厚度比第二金属层的厚度薄。
第三金属层包括银钯合金和从第二金属层扩散的钯。
具体实施方式
在下文中，将参照附图详细地描述本发明的实施例。相同的标号始终表示相同的元件。
图1是示出本发明可以被应用到的引线框架100的示例的平面图。参照图1，引线框架100包括裸片置盘107-1和引线部107-2。半导体芯片(图9的211)附着到裸片置盘107-1。引线部107-2包括多条引线，并且引线部107-2通过多条线(图13的231)被连接到半导体芯片(图9的211)。因此，从半导体芯片(图9的211)输出的电信号可以通过引线部107-2被传输到外部装置，并且从外部装置输入到引线部107-2的电信号可以被传输到半导体芯片(图9的211)。
图2是示出根据本发明的实施例的引线框架101的一部分的剖视图。图3是示出根据本发明的另一个实施例的引线框架102的一部分的剖视图。
参照图2和图3，根据本发明的实施例的引线框架101包括基体材料107、第一金属层111、第二金属层121和第三金属层131，根据本发明的实施例的引线框架102包括基体材料1071、第一金属层1111、第二金属层1211和第三金属层1311。
基体材料107由镀有第一金属层111、第二金属层121和第三金属层131的金属板构造，并且基体材料107由用于均匀地支撑第一金属层111、第二金属层121和第三金属层131的硬质材料构成。基体材料107的表面可以是光滑的，如图2所示；或者基体材料1071的表面可以是粗糙的，如图3所示。
为了形成图3中示出的基体材料1071的粗糙的表面，可以执行机械或化学表面处理，可以执行等离子体处理，或可以执行电解抛光处理。关于表面粗糙度，优选的是，中心线平均高度(Ra)是大约或更大。在基体材料1071的表面如上所述地被改性的情况下，可以提高形成在基体材料1071上的金属层之间的粘着力。此外，在基体材料1071的表面被改性的情况下，基体材料1071的表面粗糙度影响其上形成的第一金属层1111、第二金属层1211和第三金属层1311，使得金属层的每个表面均是粗糙的。因此，受基体材料1071影响的具有表面粗糙度的金属层与铜线具有宽阔的接触区域，因此可以提高线的接合强度，并且还可以提高对施用到最外金属层上的环氧树脂的粘着力。
基体材料107与图1中示出的引线框架100的裸片置盘107-1和引线部107-2对应。基体材料107可以由铜或铜合金材料构成。如附图中所示，第一金属层111、第二金属层121和第三金属层131可以形成在基体材料107的两侧上，但是它们也可以仅形成在基体材料107的一侧上。
第一金属层111形成在基体材料107的表面上。第一金属层111可以由镍或镍合金构成。优选的是，第一金属层111的厚度d1的范围为大约0.05μm至大约1μm。第一金属层111由对将要在其上形成的贵金属层具有优异的粘着力的材料形成，并且第一金属层111被形成为对贵金属层容许优异的粘着力的厚度。第一金属层111防止用作基体材料107的铜或铜合金材料扩散到贵金属层中。可以通过使用电镀法来形成第一金属层111。例如，可以将基体材料107放入到金属离子溶液容器中，可以对其施加高电流密度，使得基体材料107在短时间内被电镀，从而形成金属层111。参照图3，第一金属层1111的表面可以受基体材料1071的表面粗糙度的影响，因此可以是粗糙的。
第二金属层121形成在第一金属层111的表面上。参照图3，第二金属层1211的表面可以受第一金属层1111的表面粗糙度的影响，因此可以是粗糙的。可以通过使用钯或钯合金材料执行电镀来形成第二金属层121。考虑到稳定性、材料成本和表面粗糙度，优选的是，第二金属层121的厚度d2的范围为大约0.002μm至大约0.03μm。该金属层121防止基体材料107和第一金属层111的铜或镍材料扩散到表面。在第二金属层121厚的情况下，可焊性因为高熔点而降低。因此，在上述范围内形成第二金属层121。在第二金属层121由钯合金构成的情况下，可以向钯中加入诸如镍(Ni)、铜(Cu)、钴(Co)、钼(Mo)、钌(Ru)、锡(Sn)和铟(In)的金属。
第三金属层131形成在第二金属层121的表面上。参照图3，第三金属层1311的表面可以受第二金属层1211的表面粗糙度的影响，因此可以是粗糙的。可以通过使用银(Ag)执行电镀来形成第三金属层131。第三金属层131比第二金属层121薄并且形成为薄膜。优选的是，第三金属层131的厚度d3的范围为大约0.0002μm至大约0.05μm。在第三金属层131的厚度大于约0.05μm的情况下，被包括在第二金属层121中的钯难以扩散到第三金属层131的表面中或分散在第三金属层131的表面上。在第三金属层131的厚度小于约0.0002μm的情况下，银含量是微不足道的，因此可提高引线框架的可焊性。
根据本发明的实施例，由于包括银的第三金属层131被形成为薄的厚度d3，因此可通过在半导体封装件制造工艺过程中执行的热处理使钯(被包括在第二金属层121中)分散到第三金属层131上。
在通过使用根据本发明的实施例的引线框架101和102来制造半导体封装件的同时，执行各种热处理。例如，在高温下执行各种熟化(cure)处理，并且将线接合到引线框架或者将焊球附着到引线框架的工艺跟随着热处理。在这种高温状态或热处理工艺期间，快速地发生增大熵的异种金属之间的相互扩散。
由于第三金属层131的厚度d3比第二金属层121的厚度d2薄，因此在热处理过程中，被包括在第二金属层121中的钯更容易扩散到第三金属层131中。因此，除了银(Ag)之外，半导体封装件中包括的引线框架101的第三金属层131还包括钯(Pd)。在如上所述，引线框架的最外层包括银和钯的情况下，可以获得银材料和钯材料两者的优点。详细地讲，借助于银，提高了与由铜材料构成的接合线(图13中的231)的粘着力，并且有效抑制用于裸片附着工艺的环氧树脂的溢出(bleeding)现象。此外，钯允许优异的抗变色性。
第三金属层131可包括银钯合金。在第三金属层131包括银钯合金的情况下，可添加例如金(Au)、钌(Ru)、镍(Ni)和磷(P)的其它金属材料中的至少一种。优选的是，这些元素的百分数总和不超过大约5％。这里，为了第二金属层121中包括的钯的扩散，第三金属层131被形成为比第二金属层121的厚度薄的厚度，具体地，第三金属层131被形成为薄膜。优选的是，第三金属层131的厚度的范围为约0.0002μm至约0.05μm。另外，在第三金属层131中包括一部分银(Ag)以减少环氧树脂的溢出现象。即，在第三金属层131由银钯合金构成的情况下，考虑到扩散到第二金属层121中的钯的量和成本，优选的是钯含量为大约30％或更低。
图4是示出根据本发明的另一个实施例的引线框架103的一部分的剖视图。
图4中示出的实施例与其它实施例的不同在于：在基体材料107和第一金属层1111之间还包括改性层110。与图2和图3中的标号相同的图4中的标号指示相同的元件。由于相同的元件具有相同的功能或操作，所以下面省略相同的元件的描述。
改性层110为包括铜、铜合金、镍和镍合金中的至少一种的金属层。改性层110的接触第一金属层1111的表面可以通过各种处理变得粗糙。例如，改性层110的表面可以通过等离子体处理、电解抛光以及其它机械、物理和化学处理而变得粗糙。改性层110的表面粗糙度影响在其上形成的第一金属层1111、第二金属层1211和第三金属层1311，使得第一金属层至第三金属层的每个表面变得粗糙。
图5是示出根据本发明的另一个实施例的引线框架104的一部分的剖视图。
在图5中示出的实施例中，与图4中示出的实施例相比，在第三金属层1311上还形成有机膜层1511。与图4中的标号相同的图5中的标号指示相同的元件。由于相同的元件具有相同的功能或操作，所以下面省略相同的元件的描述。
可以利用有机膜层151包覆第三金属层1311的至少一部分表面，例如，其上安装有半导体芯片(图13的211)的裸片置盘(图9的107-1)。有机膜层151包括有机材料。在将半导体芯片(图13的211)附着到裸片置盘(图9的107-1)的裸片附着工艺中，借助于环氧树脂将半导体芯片(图13的211)安装在裸片置盘(107-1)上。在此工艺过程中，会出现环氧树脂的溢出现象。这里，有机膜层151用于有效地抑制环氧树脂的溢出现象。
虽然图5示出有机膜层151形成在图4的引线框架103的最外面的金属层上，但是本发明不限于此。因此，有机膜层151可分别形成在图2中示出的引线框架101和图3中示出的引线框架102的最外面的金属层上。
图6是示出根据本发明的另一个实施例的引线框架105的一部分的剖视图。
图6中示出的实施例与图2中示出的实施例的不同在于：包括银钯合金的第四金属层141形成在第三金属层131上，并且第三金属层131比第二金属层121厚。与图2中的标号相同的图6中的标号指示相同的元件。由于相同的元件具有相同的功能或操作，所以下面省略相同的元件的描述。
第三金属层131形成在第二金属层121的表面上。通过使用银(Ag)执行电镀来形成第三金属层131。优选的是，第三金属层131的厚度为大约0.02μm至大约0.5μm，因此第三金属层131的厚度比第二金属层121的厚度厚。由于第三金属层131由银材料构成，因此使由铜构成的基体材料107和由铜构成的接合线(图13的231)之间的粘着力最大化，第二金属层121的钯材料的氧化最小化，并且提高了焊料润湿性。
第四金属层141形成在第三金属层131的表面上作为引线框架105的最外面的金属层。形成第四金属层141以防止引线框架105的变色或氧化。第四金属层141可以由银(Ag)钯(Pd)合金材料形成。这里，钯含量可以为大约5原子％至大约50原子％或者大约4.4重量％至大约46重量％。余量可以为银。这里，在钯含量小于大约5原子％或大约4.4重量％的情况下，最外层的抗变色性的效果是微小的。此外，在钯含量大于大约50原子％或大约46重量％的情况下，无法良好地执行引线接合并且可焊性不好。
可以将其它金属材料(例如，金(Au)、镍(Ni)、铜(Cu)、钴(Co)、钼(Mo)、钌(Ru)、锡和铟(In))添加到被包括在第四金属层141中的银钯合金中。优选的是，这些元素的百分数总和不超过大约10％。考虑到稳定性、价格和表面粗糙度，优选的是第四金属层141被形成为大约0.0002μm至大约0.02μm范围的薄厚度。
如上所述，根据本发明的实施例，虽然第三金属层131是厚的，但是在第三金属层131上形成由银钯合金构成的第四金属层141，以使由银构成的第三金属层131的变色最小化。由于第四金属层141(引线框架105的最外层)包括活性比金(Au)的活性大的银(Ag)，因此有效地减少了用于裸片附着工艺的环氧树脂的溢出现象。为了减少环氧树脂的溢出现象，需要确保第四金属层141中包括的银(Ag)的百分数。即，在第四金属层141由银钯合金形成的情况下，优选地，钯的百分数不超过大约50％。在第四金属层141由银钯合金形成的情况下，改善了引线框架105的延展性和耐蚀性。
图7是示出根据本发明的另一个实施例的引线框架106的一部分的剖视图。图8是放大图7中示出的引线框架106的一部分的图。
在图7中示出的实施例中，第一金属层1111的表面是粗糙的，在第一金属层1111上的第二金属层1211、第三金属层1311和第四金属层1411也具有粗糙的表面。与图6中的标号相同的图7中的标号指示相同的元件。由于相同的元件具有相同的功能或操作，所以下面省略相同的元件的描述。
第一金属层1111可包括两层，即，种子层113和保护层115。种子层113形成在基体材料107的表面上，保护层115形成在种子层113的表面上。种子层113和保护层115可由相同的金属或不同的金属材料构成。
种子层113可具有粗糙的表面。为此，将基体材料107放入到硫酸铜溶液中，在约5秒至约20秒的短时间内向其施加大约15A/dm2(ASD)或更高的高电流密度，以使种子层113快速地生长。因此，种子层113的表面变得粗糙并且具有小节(nodule)形状。
在下文中，将描述使用例如铜的相同金属来形成种子层113和保护层115以及使得种子层113和保护层115具有粗糙表面的方法。
用于由铜形成种子层113的硫酸铜溶液包括硫酸(CuSO4)和水合硫酸铜(CuSO4·5H2O)。优选的是，硫酸和水合硫酸铜(CuSO4·5H2O)的浓度为大约10g/L至大约30g/L。
在水合硫酸铜(CuSO4·5H2O)的浓度低于大约10g/L的情况下，硫酸铜离子不足，因此增加了用于电镀种子层113的时间段。因此，需要增大电流密度。在这种情况下，种子层113的生长会不稳定，因此种子层113和基体材料107之间的粘着力会变弱。相反，在水合硫酸铜(CuSO4·5H2O)的浓度高于大约30g/L的情况下，种子层113会过度地生长，引起脏物(smut)的产生。该脏物会引起种子层113从基体材料107剥落或种子层113的表面剥落的剥落现象。此外，如果水合硫酸铜(CuSO4·5H2O)的浓度高于约30g/L，则种子层113会过度地生长，引起毛刺(burr)的产生。因此，优选的是，水合硫酸铜(CuSO4·5H2O)的浓度为大约10g/L至大约30g/L。
优选的是，硫酸的浓度为大约20ml/L至大约60ml/L。在硫酸的浓度低于大约20ml/L的情况下，导电盐不足，因此种子层113的电流集中的部分会被烧毁或变黑。在这种情况下，由于种子层113不具有所需的表面粗糙度，因此会降低导电性。相反，在硫酸的浓度高于约60ml/L的情况下，导电盐过度地产生，因此种子层113变得光滑。因此，难以形成具有期望的表面粗糙度的种子层113。
当使用电镀法形成种子层113时，优选的是，设置工艺时间为大约5秒至大约20秒。如果工艺时间少于大约5秒，则降低种子层113和基体材料107之间的粘着力。如果工艺时间长于大约20秒，则种子层113的表面剥落。
优选的是，种子层113的表面粗糙度(Ra)平均为大约0.1μm至大约0.5μm。如果种子层113的表面粗糙度小于大约0.1μm，则表面凹凸度太小，因此形成在种子层113上的保护层115的凹凸度和后形成的镀层的凹凸度变小。因此，会降低与成型部件的互锁效果。相反，如果种子层113的表面粗糙度大于约0.5μm，则种子层113不稳定，因此种子层113的一部分剥落或分离。
保护层115形成在种子层113的表面上，并且与种子层113相比，保护层115可通过使用施加低电流密度的低速电镀法来形成。在如上所述，保护层115和种子层113由相同金属材料形成的情况下，种子层113和保护层之间的粘着强度优异并且制造工艺简单。因此，可以快速地形成第一金属层1111。
优选的是，保护层115被形成为大约0.125μm至大约1.0μm范围的厚度。如果保护层115的厚度小于约0.125μm，则对种子层113的粘着力的补充会不足。相反，如果保护层115的厚度大于大约1.0μm，则会降低保护层115的表面粗糙度。
由于保护层115在种子层113的表面上薄薄地形成，因此种子层113的表面粗糙度可影响保护层115的表面。即，保护层115的表面粗糙度对应于种子层113的表面粗糙度，并且可以为大约0.1μm至大约0.5μm，其与种子层113的表面粗糙度相似。
由于种子层113通过高电流快速地生长，因此对基体材料107的粘着力会有点变弱或者种子层113的一部分会分离。然而，保护层115形成在种子层113的表面上并补充种子层113的弱粘着部分。因此，可有效地改善种子层113的粘着强度。因此，种子层113可稳定地固定到基体材料107。此外，保护层115用于保护种子层113免受外来物质影响。
如上所述，由于种子层113的粘着强度被保护层115补充，因此第一金属层1111可整体稳定地固定到基体材料107。此外，第一金属层1111一次(一下子)形成在基体材料107上，因此与具有表面粗糙度的镀层相比，第一金属层1111具有优异的柔性。因此，在引线接合工艺中可进一步地提高线的接合强度。
即使当种子层113和保护层115由不同的金属形成时，也可以类似地执行上述方法。
第二金属层1211形成在第一金属层1111的表面上。第二金属层1211的表面可以受第一金属层1111的表面粗糙度的影响，因此可以是粗糙的。第三金属层1311和第四金属层1411的表面也可以受第一金属层1111的表面粗糙度的影响，因此可以是粗糙的。
虽然在附图中未示出，但是引线框架106的表面可以通过使得基体材料107具有粗糙的表面或者通过在基体材料107和第一金属层1111之间形成其表面是粗糙的改性层110(如关于图3和图4的实施例所描述的)而变得粗糙。
图9是示出半导体芯片211安装在根据本发明的实施例的引线框架106上的图。
参照图9，第四金属层1411的至少一部分表面(例如，其上安装有半导体芯片211的裸片置盘107-1)可以包覆有有机膜层151。有机膜层151包括有机材料。在用于将半导体芯片211附着到引线框架107的裸片置盘107-1的裸片附着工艺中，借助于环氧树脂将半导体芯片211安装在裸片置盘107-1上。在此工艺过程中，会发生环氧树脂的溢出现象。这里，有机膜层151用于有效地抑制环氧树脂的溢出现象。
图10示出对引线框架进行的变色测试的结果。图10(a)示出对引线框架的变色测试的结果，在该引线框架中图2的基体材料107镀有镍层(25μm)/钯层(0.5μm)/银层(5μm)；图10(b)示出对引线框架的变色测试，在该引线框架中图2的基体材料107镀有镍层(25μm)/钯层(0.5μm)/金层(0.25μm)；图10(c)示出对根据本发明的引线框架的变色测试，即，在该引线框架中，图2的基体材料107镀有镍层(25μm)/钯层(0.5μm)/银层(5μm)/银钯合金层(0.2μm)(钯含量：20原子％)。
对于这些测试，引线框架在制造工艺中经历热历史(在大约175℃的温度下大约1小时，在大约200℃的温度下大约40分钟，在大约175℃的温度下大约4小时)，并在恒温恒湿条件(20℃，45％RH)下，将引线框架放入到含有5％硫化铵溶液的室中达大约15分钟。
参照图10，可理解的是，图10(b)和图10(c)的引线框架几乎不变色，图10(a)的引线框架极大地变色(示出的B部分)。即，根据本发明的引线框架(即，图10(c)的引线框架)的抗变色特性与具有金(Au)镀层的图10(b)的引线框架的抗变色特性相似。然而，图10(c)的引线框架的抗变色特性优于图10(a)的典型的引线框架的抗变色特性。
图11示出对根据本发明的图2的引线框架101的焊料润湿性测试的结果，图12示出对根据本发明的图2的引线框架101的可焊性测试的结果。
用于测试的图2的引线框架101具有图2的基体材料107镀有镍层/钯层(0.5μm)/银层(5μm)/银钯合金层(0.2μm)(钯含量：20原子％)的结构。
针对该测试，将图2的引线框架101在大约175℃的温度下保持大约4小时，将引线框架101暴露于蒸汽老化大约8小时，并且将引线框架101暴露于焊剂(flux)(R-焊剂：α-100)大约5秒。
参照图11，分别在大约0.0秒和大约0.3秒时两次测得了交零时间(zero crosstime)。该结果表明焊料润湿性是优异的。
参照图12，可理解的是，焊料以整体上足够的厚度设置在图2的引线框架101的引线上。该结果表明可焊性是优异的。
以下示出的表1示出对根据本发明的图2的引线框架101的引线接合强度的测试结果。
表1比较了金(Au)形成在最外层上的引线框架与根据本发明的图2的引线框架101(即，基体材料镀有镍层/钯层/银层(5μm)/银钯合金层(0.2μm)(钯含量：20原子％)的引线框架)。
在三条引线接合的引线框架在大约175℃的温度下熟化(cure)大约2小时后，进行引线接合强度测试。
[表1]
如表1所示，根据本发明的图2的引线框架101的引线接合强度与金层形成在最外层上的引线框架的引线接合强度一样好。
如上所述，根据本发明的图2的引线框架101对由铜材料构成的图13的接合线231具有强的粘着力，并在裸片附着工艺中有效地抑制了环氧树脂的溢出现象。此外，由于图2的最外面的金属层141由银钯合金而不是昂贵的金形成，因此极大地降低了制造图2的引线框架101的成本。此外，抗变色特性是优异的，并且改善了焊料润湿性和可焊性。
图13是示意性地示出根据本发明的通过使用引线框架106来制造的半导体封装件200的示例的图。参照图13，半导体芯片211通过环氧树脂221被接合到裸片置盘107-1并且通过使用接合线231电连接到引线部107-2，多个焊球251形成在半导体芯片211的相反侧上。多个焊球251通过电连接引线部107-2的上部和下部的通道线(未示出)来电连接到接合线231。因此，多个焊球251可以向半导体芯片211发送电信号并从半导体芯片211接收电信号。通过用成型树脂241(例如环氧模塑料)密封引线框架106的一部分或全部、半导体芯片211和接合线231，完成半导体封装件200。
如上所述，当半导体芯片211接合到引线框架106时，有效地抑制了环氧树脂221的溢出现象，并且极大地改善了接合线231的接合强度。因此，半导体封装件200具有高的可靠性。
此外，由于引线框架106的粗糙的表面，因此引线框架106和成型树脂241之间的粘着力是优异的。因此，防止成型树脂241的界面分离，并防止外来物质渗入成型树脂241中的引线框架106。
虽然图13示出了半导体封装件200使用图7的引线框架106，但是可以通过使用图2至图6示出的引线框架101至105以同样的方式来制造半导体封装件。在使用图2至图5示出的引线框架101至104来制造半导体封装件200的情况下，在半导体封装件200被制造之后，除了包括银之外，引线框架101的第三金属层131和引线框架102至104的第三金属层1311还包括从第二金属层121和1211扩散的钯。
尽管已经参照附图中示出的示例性实施例描述了本发明，但应理解的是，本领域技术人员能够设计出各种其它变形和实施例。因此，本发明的技术保护范围应基于权利要求的技术构思而确定。
产业上的可利用性
本发明的实施例能够应用于引线框架、包括该引线框架的半导体封装件以及包括该半导体封装件的各种电子装置。

Claims (16)

1.一种引线框架，所述引线框架包括：
基体材料；
第一金属层，形成在基体材料的至少一个表面上，第一金属层包括镍；
第二金属层，形成在第一金属层的表面上，第二金属层包括钯；以及
第三金属层，形成在第二金属层的表面上，第三金属层包括银，
其中，第三金属层的厚度比第二金属层的厚度薄，
其中，第三金属层还包括从第二金属层扩散到第三金属层的钯。
2.根据权利要求1所述的引线框架，其中，第三金属层包括银钯合金。
3.根据权利要求1所述的引线框架，其中，基体材料的表面被改性为粗糙的。
4.根据权利要求1所述的引线框架，所述引线框架还包括位于基体材料与第一金属层之间的改性层，所述改性层的表面被改性为粗糙的。
5.根据权利要求1所述的引线框架，其中，第一金属层包括镍合金。
6.根据权利要求1所述的引线框架，其中，第二金属层包括钯合金。
7.根据权利要求6所述的引线框架，其中，第二金属层由镍、铜、钴、钼、钌、锡和铟中的至少一种与钯合金构成。
8.根据权利要求1所述的引线框架，所述引线框架还包括形成在最外面的金属层的表面上的有机膜层。
9.根据权利要求2所述的引线框架，其中，金、镍、铜、钴、钼、钌、锡和铟中的至少一种被添加到所述银钯合金中。
10.一种引线框架，所述引线框架包括：
基体材料；
第一金属层，形成在基体材料的至少一个表面上，第一金属层包括镍；
第二金属层，形成在第一金属层的表面上，第二金属层包括钯；
第三金属层，形成在第二金属层的表面上，第三金属层包括银；以及
第四金属层，形成在第三金属层的表面上，第四金属层包括银钯合金，
其中，第三金属层还包括从第二金属层扩散到第三金属层的钯。
11.根据权利要求10所述的引线框架，其中，第三金属层的厚度比第二金属层的厚度厚。
12.根据权利要求10所述的引线框架，其中，第四金属层的银钯合金的钯含量是5原子％至50原子％或4.4重量％至46重量％。
13.一种半导体封装件，所述半导体封装件包括：
引线框架，包括基体材料、第一金属层、第二金属层、第三金属层和第四金属层，所述基体材料包括裸片置盘和引线部，第一金属层形成在基体材料的至少一个表面上，第一金属层包括镍，第二金属层形成在第一金属层的表面上，第二金属层包括钯，第三金属层形成在第二金属层的表面上，第三金属层包括银，第四金属层形成在第三金属层的表面上，第四金属层包括银钯合金；
半导体芯片，接合到裸片置盘；以及
多条接合线，将半导体芯片连接到引线部，
其中，第三金属层还包括从第二金属层扩散到第三金属层的钯。
14.根据权利要求13所述的半导体封装件，其中，第四金属层的银钯合金的钯含量是5原子％至50原子％或4.4重量％至46重量％。
15.一种半导体封装件，所述半导体封装件包括：
引线框架，包括基体材料、第一金属层、第二金属层和第三金属层，所述基体材料包括裸片置盘和引线部，第一金属层形成在基体材料的至少一个表面上，第一金属层包括镍，第二金属层形成在第一金属层的表面上，第二金属层包括钯，第三金属层形成在第二金属层的表面上，第三金属层包括银和从第二金属层扩散的钯；
半导体芯片，接合到裸片置盘；以及
多条接合线，将半导体芯片连接到引线部，
其中，第三金属层的厚度比第二金属层的厚度薄。
16.根据权利要求15所述的半导体封装件，其中，第三金属层包括银钯合金和从第二金属层扩散的钯。
CN201280061073.0A 2011-12-12 2012-12-03 引线框架和使用该引线框架制造的半导体封装件 Active CN103988301B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20110133051 2011-12-12
KR10-2011-0133051 2011-12-12
KR1020120120619A KR101646094B1 (ko) 2011-12-12 2012-10-29 리드 프레임 및 이를 이용하여 제조된 반도체 패키지
KR10-2012-0120619 2012-10-29
PCT/KR2012/010368 WO2013089376A1 (en) 2011-12-12 2012-12-03 Lead frame and semiconductor package manufactured by using the same

Publications (2)

Publication Number Publication Date
CN103988301A CN103988301A (zh) 2014-08-13
CN103988301B true CN103988301B (zh) 2017-02-22

Family

ID=48862758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280061073.0A Active CN103988301B (zh) 2011-12-12 2012-12-03 引线框架和使用该引线框架制造的半导体封装件

Country Status (3)

Country Link
US (1) US9142495B2 (zh)
KR (1) KR101646094B1 (zh)
CN (1) CN103988301B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489506B (zh) * 2016-01-12 2018-02-06 成都先进功率半导体股份有限公司 高焊线质量的芯片框架及其制造方法
DE102017104276B4 (de) * 2017-03-01 2020-01-16 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen und elektronisches Bauelement
US10211131B1 (en) * 2017-10-06 2019-02-19 Microchip Technology Incorporated Systems and methods for improved adhesion between a leadframe and molding compound in a semiconductor device
CN111199940B (zh) * 2018-11-16 2022-03-25 泰州友润电子科技股份有限公司 一种用于引线框架的涂覆料涂覆方法
US11848258B2 (en) * 2020-12-31 2023-12-19 Texas Instruments Incorporated Semiconductor package with nickel-silver pre-plated leadframe
KR102623540B1 (ko) * 2022-05-11 2024-01-11 해성디에스 주식회사 반도체 패키지 기판, 이를 포함하는 반도체 패키지, 및 반도체 패키지 기판의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1200568A (zh) * 1997-05-27 1998-12-02 旭龙精密工业股份有限公司 导线架及其制造方法
EP2180081A1 (en) * 2008-10-21 2010-04-28 Atotech Deutschland Gmbh Post-treatment composition for increasing corrosion resistance of metal or metal alloy surfaces
CN102171820A (zh) * 2008-09-05 2011-08-31 Lg伊诺特有限公司 引线框及其制造方法
JP2011228589A (ja) * 2010-04-22 2011-11-10 Panasonic Corp 光半導体装置用部品ならびにその製造方法
CN102349153A (zh) * 2009-03-12 2012-02-08 Lg伊诺特有限公司 引线框架及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100371567B1 (ko) 2000-12-08 2003-02-07 삼성테크윈 주식회사 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
KR101038491B1 (ko) * 2004-04-16 2011-06-01 삼성테크윈 주식회사 리드프레임 및 그 제조 방법
KR100702956B1 (ko) * 2005-04-26 2007-04-03 삼성테크윈 주식회사 반도체 팩키지용 리드프레임 및 그 제조 방법
KR101113891B1 (ko) * 2009-10-01 2012-02-29 삼성테크윈 주식회사 리드 프레임 및 리드 프레임 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1200568A (zh) * 1997-05-27 1998-12-02 旭龙精密工业股份有限公司 导线架及其制造方法
CN102171820A (zh) * 2008-09-05 2011-08-31 Lg伊诺特有限公司 引线框及其制造方法
EP2180081A1 (en) * 2008-10-21 2010-04-28 Atotech Deutschland Gmbh Post-treatment composition for increasing corrosion resistance of metal or metal alloy surfaces
CN102349153A (zh) * 2009-03-12 2012-02-08 Lg伊诺特有限公司 引线框架及其制造方法
JP2011228589A (ja) * 2010-04-22 2011-11-10 Panasonic Corp 光半導体装置用部品ならびにその製造方法

Also Published As

Publication number Publication date
KR20130066502A (ko) 2013-06-20
CN103988301A (zh) 2014-08-13
KR101646094B1 (ko) 2016-08-05
US20140319666A1 (en) 2014-10-30
US9142495B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
CN103988301B (zh) 引线框架和使用该引线框架制造的半导体封装件
US6593643B1 (en) Semiconductor device lead frame
CN101540303B (zh) 抗磨损和晶须的涂覆系统和方法
US7285845B2 (en) Lead frame for semiconductor package
US7245006B2 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
KR101924407B1 (ko) 리드 프레임 및 반도체 장치
KR101120288B1 (ko) 성장 형성물 감소 방법 및 장치와 집적 회로
WO2010052973A1 (ja) 半導体装置及びその製造方法
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US9177833B2 (en) Semiconductor device and method of manufacturing the same
US6583500B1 (en) Thin tin preplated semiconductor leadframes
US9171789B2 (en) Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame
US20030011048A1 (en) Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
US20080261071A1 (en) Preserving Solderability and Inhibiting Whisker Growth in Tin Surfaces of Electronic Components
TWI751150B (zh) 引線框架材及其製造方法
JP6789965B2 (ja) リードフレーム材およびその製造方法
US20050249969A1 (en) Preserving solderability and inhibiting whisker growth in tin surfaces of electronic components
US8937378B2 (en) Lead frame and semiconductor package including the same
WO2013081306A1 (en) Lead frame and semiconductor package including the same
US11735512B2 (en) Leadframe with a metal oxide coating and method of forming the same
TWI820314B (zh) 半導體元件搭載用基板
US20070205493A1 (en) Semiconductor package structure and method for manufacturing the same
WO2013089376A1 (en) Lead frame and semiconductor package manufactured by using the same
CN117043940A (zh) 引线框架材料及其制造方法、以及半导体封装
JPH11220084A (ja) リードフレーム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: Gyeongnam Changwon City, South Korea

Applicant after: Marine origin Supreme Being Ace Co., Ltd.

Address before: Gyeongnam Changwon City, South Korea

Applicant before: MDS Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MDS CO., LTD. TO: HAICHEDIACE CO., LTD.

Free format text: CORRECT: ADDRESS; FROM:

C14 Grant of patent or utility model
GR01 Patent grant