KR101120288B1 - 성장 형성물 감소 방법 및 장치와 집적 회로 - Google Patents

성장 형성물 감소 방법 및 장치와 집적 회로 Download PDF

Info

Publication number
KR101120288B1
KR101120288B1 KR1020050002443A KR20050002443A KR101120288B1 KR 101120288 B1 KR101120288 B1 KR 101120288B1 KR 1020050002443 A KR1020050002443 A KR 1020050002443A KR 20050002443 A KR20050002443 A KR 20050002443A KR 101120288 B1 KR101120288 B1 KR 101120288B1
Authority
KR
South Korea
Prior art keywords
conductive leads
plated
annealing
melting point
finish
Prior art date
Application number
KR1020050002443A
Other languages
English (en)
Other versions
KR20050074311A (ko
Inventor
오센바크존윌리엄
포테이거브라이언데일
숙리차드로렌스
바카로브라이언토마스
Original Assignee
에이저 시스템즈 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 인크 filed Critical 에이저 시스템즈 인크
Publication of KR20050074311A publication Critical patent/KR20050074311A/ko
Application granted granted Critical
Publication of KR101120288B1 publication Critical patent/KR101120288B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G17/00—Connecting or other auxiliary members for forms, falsework structures, or shutterings
    • E04G17/06—Tying means; Spacers ; Devices for extracting or inserting wall ties
    • E04G17/075—Tying means, the tensional elements of which are fastened or tensioned by other means
    • E04G17/0751—One-piece elements
    • E04G17/0752—One-piece elements fully recoverable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G17/00—Connecting or other auxiliary members for forms, falsework structures, or shutterings
    • E04G17/06—Tying means; Spacers ; Devices for extracting or inserting wall ties
    • E04G17/07—Tying means, the tensional elements of which are fastened or tensioned by means of wedge-shaped members
    • E04G17/0707—One-piece elements
    • E04G17/0714—One-piece elements fully recoverable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

프로세스는 소정 온도에서 하나 이상의 도금된 전도성 리드를 어닐링하는 단계를 포함한다. 하나 이상의 도금된 전도성 리드는 하나 이상의 층으로 도금되며, 각 층은 물질을 포함한다. 소정 온도는 물질 중의 하나의 녹는점보다 높거나 거의 같다. 어닐링은 하나 이상의 전도성 리드 상에서 위스커와 같은 성장 형성물을 감소시킬 수 있다. 리드 프레임과, 도금된 전도성 리드를 갖는 다른 디바이스는 프로세스 처리될 수도 있고, 생성된 도금된 전도성 리드는 프로세스 처리되지 않은 도금된 전도성 리드에 비해 적은 성장 형성물을 가질 것이다. 도금된 전도성 리드는 어닐링 이전 또는 이후에 트리밍 및 형성될 수도 있다.

Description

성장 형성물 감소 방법 및 장치와 집적 회로{METHODS AND APPARATUS TO REDUCE GROWTH FORMATIONS ON PLATED CONDUCTIVE LEADS}
도 1은 예시적인 리드 프레임(lead frame)의 상측도,
도 2는 몰딩(molding) 및 도금(plating)이 실행된 후의 도 1의 예시적인 리드 프레임의 횡단면도,
도 3a는 회로 보드에 납땜된 패키지를 갖는 전자 디바이스의 예시도와, 패키지의 전도성 리드 상의 위스커(whisker)를 나타낸 도면,
도 3b는 도 3a의 위스커를 나타낸 주사 전자 현미경(Scanning Electronic Microscope: SEM)도,
도 4는 전도성 리드 상에 형성된 플라워(flower)의 SEM도,
도 5는 전도성 리드 상의 성장 형성물(growth formations)을 감소시키는 예시적인 방법에 대한 순서도,
도 6은 섭씨 150도(℃)로 어닐링(anneal)된 Sn-도금된 Cu 전도성 리드 상에서 성장 형성물이 발견되었는지를 설명하는 표,
도 7은 각종 프로세싱, 테스트 및 어닐링 하에서 Sn-도금된 Cu 전도성 리드 상에서 성장 형성물이 발견되었는지를 설명하는 그래프,
도 8은 각종 프로세싱, 테스트 및 어닐링 하에서 두 가지 유형의 도금된 전도성 리드 상에서 성장 형성물이 발견되었는지를 설명하는 표,
도 9는 각종 프로세싱, 테스트 및 어닐링 하에서 두 가지 유형의 도금된 전도성 리드 상의 성장 형성물에 대한 불응축(non-condensing) 환경에서의 시간 변화를 설명하는 표,
도 10은 저장 동안의 응축 환경에서의 각종 프로세싱 및 어닐링 하에서 두 가지 유형의 도금된 전도성 리드 상에서 성장 형성물이 발견되었는지를 설명하는 표,
도 11은 -55℃ 내지 85℃ 온도의 1000개 사이클로 처리될 때의 각종 프로세싱 및 어닐링 하에서 두 가지 유형의 도금된 전도성 리드 상의 성장 형성물이 발견되었는지를 설명하는 표를 나타낸다.
교차 참조 출원
본 발명은 2004년 1월 12일에 출원된 미국 특허 가출원 번호 제 60/535,839호의 이점을 청구한다.
본 발명은 전자 회로 패키지에 관한 것으로, 더욱 구체적으로는, 전자 회로용 전도성 리드의 프로세싱에 관한 것이다.
"리드 프레임(lead frame)"은 반도체 다이를 회로 보드에 접착하는 데 주로 사용되는 디바이스이다. 일례는 일반적인 리드 프레임이 반도체 다이를 회로 보드에 접착하는 데에 어떻게 사용될 수 있는지를 나타낸다. 반도체 다이는 리드 프레임의 안쪽 부분에 접착되고, 와이어 본드는 반도체 다이에서부터 리드 프레임의 필수 구성요소인 전도성 리드에까지 이어진다. 리드 프레임은, 와이어 본드의 본딩과 같은 절차 중에 리드 프레임을 픽업시키고 리드 프레임을 반도체 다이로부터 전도성 리드로 이동시키는 바디를 갖는다. 바디는 또한 전도성 리드를 둘러싸고 있는데, 이 전도성 리드는 처음에는 평평하고 타이 바(tie bar)로 지지되며, 타이 바는 바디에 접속되어 있다.
일단 반도체 다이가 전도성 리드에 접속되면, 몰딩 물질이 리드 프레임의 안쪽 부분과 기타 부분을 충진하도록 몰딩이 실행된다. 전도성 리드는 일반적으로 구리(Cu)로 만들어지지만, 다른 물질이 사용될 수도 있다. Cu는 전도성 리드를 회로 보드에 납땜하는 동안 사용된 물질과는 잘 결합하지 않는다. 그 결과, 일반적으로, 구리는 납땜 물질과 잘 결합하는 다른 물질, 예를 들어, 주석(Sn)과 같은 물질로 도금된다.
"트리밍 및 형성(trim and form)" 프로세스는 리드 프레임의 바디인 타이 바가 제거되는 동안 실행된다. 트리밍 및 형성 프로세스는 또한 회로 보드의 패드에 납땜하기에 적합한 특정 형상으로 전도성 리드를 형성한다.
리드 프레임 및 그 프로세싱이 오랫동안 사용되고 있으나, 특정 유형의 전도성 리드는 성장 형성물(growth formation)을 가질 수 있다. 즉, Sn-도금된 Cu는 "위스커(whiskers)"라고 호칭되고 전도성 리드의 표면으로부터 연장되는 Sn의 성장을 갖는다. 이러한 위스커는 약 1946년경 이후에 계속해서 입증되고 있고, 위스커로 인한 결함은 1954년경에 입증되었다.
위스커 형성물을 최소화하거나 방지하는 한 가지 해결책은 Cu를 납(Pb)-Sn 층으로 도금하는 것이다. 그러나, 최근에, 유럽 법령(legislation)은 전자 디바이스에서 Pb를 제거할 것을 요구하고 있다.
따라서, Pb를 함유하지 않은 도금된 전도성 리드와, 이로부터 제작된 디바이스 및 제한적인 성장 형성물을 갖거나 성장 형성물을 전혀 갖지 않는 전도성 리드 및 이로부터 제작된 디바이스를 형성하는 방법이 필요하다.
일반적으로, 전도성 리드 상에서 성장 형성물을 감소시키는 방법 및 장치가 제공된다.
예시적인 실시예에서, 프로세스는 사전결정된 온도에서 하나 이상의 도금된 전도성 리드를 어닐링하는 단계를 포함한다. 하나 이상의 도금된 전도성 리드는 하나 이상의 층으로 도금되며, 각 층은 물질을 포함한다. 사전결정된 온도는 물질 중의 어느 하나의 녹는점(melting point)보다 높거나 거의 동일하다. 어닐링은 하나 이상의 전도성 리드 상에 있는 위스커와 같은 성장 형성물을 감소시킬 수 있다. 리드 프레임과, 도금된 전도성 리드를 구비한 기타 디바이스는 프로세스로 처리될 수 있고, 그 결과 생성된 도금된 전도성 리드는 프로세스 처리되지 않은 도금된 전도성 리드보다 더 적은 성장 형성물을 가질 것이다. 도금된 전도성 리드는 어닐링 이전 또는 이후에 트리밍 및 형성될 수도 있다.
본 발명의 추가적인 특징 및 이점 뿐 아니라 본 발명에 대한 보다 완전한 이해는 다음의 상세한 설명 및 도면을 참조로 하여 얻어질 것이다.
상술한 바와 같이, Cu 상에 전기화학적으로 도금된 Pb-Sn 층은 전도성 리드를 구비한 전자 패키지에 대해 주로 사용되는 표면 피니시(finish)이다. 새로운 유럽 법령은 전자 디바이스에서 Pb를 제거해야 함을 요구하고 있다. 이와 같이, Pb-Sn 층의 대체품이 필요하다. 비용 절감의 Pb-Sn 대체품은 광택이 없는 Sn이다. 불리하게도, Sn 위스커와 같은 성장 형성물은 광택이 없는 Sn 피니시를 핵으로 하여 성장할 수 있다. 이러한 성장 형성물은 전체적 및 지역적인 기계적인 응력(strain)을 경감하도록 발생할 것으로 믿어진다. Sn 위스커는 기계적으로 강하고 상당한 전류 밀도를 가질 수 있다. 따라서, 위스커는 간헐적이거나 현저히 불연속적인 디바이스 결함을 야기할 수 있다. 이러한 결함은 보고되어 왔고 계속해서 보고되고 있다.
본 발명은 전도성 리드 상의 성장 형성물을 감소시키는 데 사용될 수 있다. 성장 형성물은 전도성 리드의 표면으로부터 연장된 임의의 형성물이다. 성장 형성물의 예는, 10마이크로미터(㎛) 이상의 성장 형성물로서 정의된 위스커와, 군집(cluster) 위스커인 "플라워(flower)"이다. 따라서, 플라워는 짧은 거리 내에 2개 이상의 위스커를 갖는다.
위스커는 일반적으로 다음과 같이 관찰된다.
1. 위스커는 일반적으로 직경이 3-4마이크로미터(㎛)이며, 일부는 7㎛에 달하는 것으로 보고되고 있다.
2. 위스커는 일반적으로 길이가 2-4밀리미터(멀티미디어)이다(9mm 길이가 보고되기도 했다).
3. 위스커는 일반적으로 고체이지만, 중공(hollow) 위스커도 보고되고 있다.
4. 위스커는 일반적으로 Sn 피니시와 기초(underlying) 층 사이의 계면(interface)에서 성장한다.
5. 위스커는 기계적으로 강하다.
6. 위스커는 50㎛의 연성 패시베이션(soft passivation)을 통해 성장할 수 있다. 일부 보고서는, 하나의 전도성 리드에서 다른 전도성 리드까지의 위스커 성장을 저지하는 데에는 1.5mm의 폴리머가 필요하며, 이러한 위스커 성장은 전기적인 단락을 가져올 것이라고 주장한다. 다른 보고서는, 50㎛의 경성 덮개(예를 들어, 에폭시)가 하나의 전도성 리드에서 다른 전도성 리드까지의 위스커 성장을 저지할 수 있을 정도로 충분히 양호하다고 주장한다. 경성 덮개를 사용해도, 밀봉(예를 들어, 몰딩 성분) 공간(voids)이 여전히 문제가 될 수 있고, 위스커 성장을 허용할 수 있다.
7. 위스커는 일반적으로 0.03-9mm/년(year)으로 성장하지만, 때때로 9년이나 심지어 20년 동안 관찰되지 않는다.
8. 위스커의 일반적인 밀도 범위는 3/mm2 내지 500/mm2이다.
9. 위스커는 패키지가 -40℃ 내지 85℃의 온도 사이클로 처리되고 50-60℃의 온도 및 85% 이상의 상대 습도(Relative Humidity: RH)에서 저장될 때 더욱 빈번하게 관찰된다. 일부 보고서는 다른 조건 하의 고속 성장을 보여준다.
10. 위스커는, 진공, 액체, 및 습한 공기를 포함한 다양한 대기(atmospheres)에서 성장한다.
11. 위스커는 집적 회로, 능동 전기 회로 및 기계적 디바이스 상에서 관찰되고 있다.
12. 위스커는 위성의 결함을 야기하고, 페이스메이커(pace maker)의 소환(recall)에 응답하고 있다. 위스커는, 전도성 리드에 대한 저장 환경의 온도가 위스커가 형성한 물질의 녹는점의 절반보다 낮거나 같을 때 빈번하게 발생한다. 즉, Sn은 232℃의 녹는점을 갖기 때문에, 약 116℃ 이하의 저장 환경은 116℃ 이상의 저장 환경이 형성될 수 있게 하는 위스커 형성물보다 더 많은 위스커 형성물을 가져올 수 있다.
13. 위스커는 Sn으로 국한되지 않는다. 대신, 위스커 성장은, 인듐(In), 카드뮴(Cd), 아연(Zn), 안티몬(Sb)과 같은 낮은 녹는점의 다른 금속 상에서 발생하고, 납(Pb), 철(Fe), 니켈(Ni), 금(Au), 은(Ag) 및 팔라듐(Pd)과 같은 더 높은 녹는점의 물질에 대해서 더 작은 범위인 것으로 알려져 있다.
14. 위스커는, Sn이 직접 Cu 또는 황동(brass) 상에 있을 때에는 발생하기 쉽지만, Sn이 직접 Ni 또는 강철 상에 있을 때에는 발생할 확률이 적다. 그렇지만, 위스커는, 더 낮은 성장 속도, 밀도 및 크기를 갖는다 해도, 여전히 관찰되고 있다.
15. 광택이 있는 Sn은 광택이 없는 Sn보다 위스커 형성물에 더 쉽게 감응한다. 일반적으로, 광택이 있는 Sn은 물질(예를 들어, Cu 또는 Ni)을 도금하는 데 사용된 도금용 바스(plating bath)에 유기 화학 제품을 첨가함으로써 제작된다. 광택이 있는 Sn은 작은 입자 크기를 가지며, 매우 빛난다. 반면, 광택이 없는 Sn은 일반적으로 도금용 바스에 추가적인 입자 정제자(grain refiners)를 첨가하지 않은 채 제작되고, 그 결과, 광택이 없는 Sn은 회색의 무광의 외관(appearance)을 갖는다. 또한, 위스커 형성물에 대한 감응성(susceptibility)은 또한 사용된 유기 증백제(brightener)에 의존한다. 형태(morphology) 및 응력 상태는 더 높은 감응성을 유발하는 것으로 믿어진다. 예를 들어, 그 밖의 것들이 모두 동일하면, 위스커 성장에 관한 성향은 Sn의 입자 크기 gs를 증가시킴과 함께 감소한다. Sn에 대해 gsbright < gsmatte임을 주목하라.
상술한 바와 같이, 일반적으로, 도금된 전도성 리드는 하나 이상의 물질로 도금된 Cu 코어로 만들어진다. 전도성 리드가 Cu 코어를 갖는다면, Ni 하부 플레이트(예를 들어, Cu 코어 상에 도금된 Ni) 및 도금된 Sn 피니시가 위스커 형성물에 대한 문제를 해결하도록 보고되어 왔다. Sn 피니시로 도금된 Ni 하부 플레이트에 의해 도금된 Cu 코어의 전도성 리드에 대한 구조는 본 명세서에서 "Cu/Ni/Sn 구조"로 지칭된다. Sn의 녹는점 근처 또는 그 이상에서의 어닐링이 실행되지 않는다면, Cu/Ni/Sn 구조로 이루어진 전도성 리드에는 위스커가 없지 않음이 알려져 있고, 이에 대해서는 이하에서 상세히 나타낼 것이다. 예를 들어, Cu/Ni/Sn 구조를 포함하는 전도성 리드가 납 성분을 함유하지 않은 보드 접착 프로세싱(예를 들어, Sn의 녹는점인 약 232℃ 이하의 피크 온도)에 노출될 때 그 구조로부터 만들어진 전도성 리드 상에 Sn 위스커가 형성될 수 있음이 발견되었다. 그러나, 사실상 Cu/Ni/Sn 구조를 갖는 전도성 리드가 어닐링을 통해 Sn의 녹는점 이상의 온도에 노출되면, 실질적으로 위스커 형성물이 제거된다는 것이 발견되었다. 그러나, 이러한 사항도, 본 명세서에서, Sn 도금 후, 150℃에서 Cu 전도성 리드 상의 Sn 피니시를 어닐링하여 리플로우 이전에 위스커 형성물을 감소시키는 것이 설명되어도, Ni가 하부 플레이트로서 존재하지 않을 때에는 그렇지 않다. 그러나, 아래에 나타낸 바와 같이, 위스커는, 리플로우가 232℃ 이상의 온도에서 발생해도, 리플로우 후에 여전히 발견된다.
따라서, 본 발명의 예시적인 실시예에서, 0.3-3㎛ 두께로 도금된 Ni 하부 플레이트 층은 Cu 리드 프레임(예를 들어, Cu 코어로 이루어진 많은 전도성 리드를 포함함)과 Sn 피니시 사이에 형성되고, 포스트 플레이트 어닐링이 Sn의 녹는점(예를 들어, 232℃)보다 높거나 거의 같은 온도에서 실행된다.
본 논의는, 전도성 리드가 Cu로 구성된다는 것과, Cu를 도금하는 데 사용되는 물질이 Ni 및 Sn이라는 것을 전제로 한다. 그러나, 상술한 바와 같이, 다른 물질이 리드 및 도금층을 형성하는 데 사용될 수 있으며, 본 발명은 이러한 물질로부 터 형성된 전도성 리드에 적용될 수 있다.
도 1을 참조하면, 예시적인 리드 프레임(100)이 도시된다. 리드 프레임(100)은 단지 설명적인 것으로서, 다른 유형의 리드 프레임이 본 발명으로 사용될 수도 있다. 사실상, 본 발명은 성장 형성물이 감소되거나 제거될 때에 사용될 수 있으며, 본 발명은 전도성 리드로 제한되지 않는다. 리드 프레임(100)은 많은 전도성 리드(110), 반도체 다이(120)(예를 들어, 집적 회로를 포함함), 와이어 본드(130), 바디(140), 타이 바(150), 안쪽 부분(160) 및 패드(170)를 포함한다. 이 예에서, 반도체 다이(120)는 리드 프레임(100)의 안쪽 부분(160)의 표면(도시하지 않음)에 이미 부착되어 있다.
오버몰딩(overmolding) 프로세스 동안, 리드 프레임(100)의 안쪽 부분(160) 및 기타 부분은 몰딩 성분으로 채워진다. "트리밍 및 형성" 프로세스 동안, 타이 바(150) 및 바디(140)가 제거되고, 전도성 리드(110)가 회로 보드와의 커플링(예를 들어, 패드와의 납땜)에 적합한 형상으로 형성된다.
도 2는 오버몰딩 프로세스가 실행되어 리드 프레임(100) 영역이 충전된 후의 리드 프레임(100)의 횡단면도를 나타낸다. 패키지(200)가 생성되어 있다. 패키지(200)는 상측 표면(270)을 갖는 반도체 다이(120), 와이어 본드(130), 몰딩된 하우징(210) 및 전도성 리드(110)를 포함한다. 전도성 리드(110)는 Cu 코어(220), Ni 하부 플레이트(230) 및 Sn 피니시(240)를 포함한다. Cu 코어(220)는 표면(250)을 갖는다. 몰딩 성분(210)을 형성하기 위한 몰딩 이전에, 와이어 본드(130)는 반도체 다이(120)의 표면(270)과 Cu 코어(220)의 표면(250)에 전기적으로 연결된다.
도 2의 예에서, 몰딩된 하우징(210)은 도금 프로세스 이전에 형성된다. 먼저 몰드 하우징(210)을 형성함으로써, 전도성 리드(110)의 도금되지 않은 부분(290)이 존재하고, 도금 후에는, 전도성 리드(110)의 도금 부분(280)이 존재한다. 두 가지 도금 프로세스를 실행하여 Cu(220)를 도금한다. 제 1 도금 프로세스는 Ni 하부 플레이트(230)를 형성한다. 제 2 도금 프로세스는 Sn 피니시(240)를 형성한다.
리드 프레임(100)의 바디(140) 및 타이 바(150)를 트리밍한 트리밍 프로세스 이후의 패키지(200)가 도 2에 도시된다. 일반적으로, 트리밍 프로세스는, 전도성 리드(110)를 회로 보드 상의 납땜 패드와의 연결에 적합한 형상으로 전도성 리드(110)를 형성하는 형성 프로세스와 조합된다.
도 3a를 참조하면, 전자 디바이스(300)가 도시된다. 전자 디바이스(300)는 회로 보드(370)에 접착된 패키지(305)를 포함한다. 패키지(305)는, 회로 보드 상의 납땜 패드와의 연결에 적합한 형상으로 전도성 리드(110)를 형성하는 형성 프로세스를 거친 후의 패키지(200)의 예이다. 본 분야에서 알려져 있는 바와 같은 다른 단계가 또한 패키지(200)에 대해 실행되어 패키지(305)를 생성한다. 도 3a에 도시한 바와 같이, 전도성 리드(110)는 형성된 전도성 리드(320)가 된다. 패키지(305)는 패키지 바디(310)를 더 포함한다.
회로 보드(370)는, 땜납 부분(350-1, 350-2)에 의해 각각 리드(320-1, 320-2)에 연결된 패드(340-1, 340-2)를 포함한다. 도 3a에서의 영역(330)은 Sn 위스커를 나타낸다.
도 3b는, 도 3a의 영역(330)에 대한 도면과 유사한, 위스커의 주사 현미경(SEM)도를 나타낸다. 도 3b에는, 3개의 Sn 위스커가 도시된다. 한 위스커는 길이가 63.5㎛이고, 직경이 0.5㎛이다. 이와 같이, 도 3b는 전도성 리드 상에 있는 소정 유형의 성장 형성물을 나타낸다.
도 3b는 패키지가 60℃ 및 93 퍼센트 RH의 저장 영역에 5주 동안 저장된 후에 발달한 Sn 위스커를 나타낸다. 패키지는 176 전도성 리드 씬 쿼드 플랫 팩(Thin Quad Flat Pack: TQFP) 패키지로서, 몰딩 후에 Cu 코어 전도성 리드 상으로 도금된 15㎛의 광택이 없는 Sn을 갖게 되었다. Cu 코어 전면에 도금된 Sn 피니시를 갖는 구조는 본 명세서에서 "Cu/Sn 구조"로 지칭된다. Ni 하부 플레이트는 존재하지 않았다. 그 후, 패키지가 1시간 동안 150℃에서 어닐링된 후, 전도성 리드는 트리밍 및 형성되었다. 어닐링은, 패키지가 Sn으로 도금된 후 2시간 이하 동안 실행되었다. 그 후, 패키지는 260℃ 피크 모의 실험 회로 보드 접착 리플로우(reflow) 프로세스를 거쳤다. 본 명세서에서 사용된 용어 "리플로우"는 회로 보드 접착 프로세스가 실행됨을 의미한다. Sn의 녹는점 이상인 260℃에서 회로 보드가 처리되었다 해도, 위스커는 여전히 발달했다. 위스커 및 플라워 발달에 관한 추가적인 데이터는 아래에 나타낸다. 이하에 지적된 바와 같이, Sn의 녹는점보다 큰 어닐링이 Cu/Sn 구조에 대한 위스커 형성물을 감소시킨다 해도, Sn의 녹는점보다 더 큰 어닐링은 Cu/Ni/Sn 구조에 대한 위스커 형성물을 극적으로 감소시킨다. 따라서, 전도성 리드에 대한 Cu/Ni/Sn 구조는 유리한 구조이다.
도 4는 플라워라고 호칭되는 다른 성장 형성물의 SEM 사진을 나타낸다. 플라워는 서로 인접하여 발달하는 많은 위스커를 포함한다. 도 4에 도시한 전도성 리드는 몰딩 후에 리드 상으로 도금된 15㎛ 이상의 광택이 없는 Sn을 갖는 패키지로부터의 것이었다. Ni 하부 플레이트는 존재하지 않았다. 그 후, 전도성 리드는, 패키지가 1시간 동안 150℃에서 어닐링된 후, 트리밍 및 형성되었다. 패키지는 60℃ 및 93 퍼센트 RH의 환경에서 응축(condensation)과 함께 4570 시간 저장되었다.
본 발명은 도 3b 및 도 4에 각각 도시한 바와 같은 위스커 및 플라워 등의 성장 형성물을 감소시킬 수 있는 방법을 제공한다. 용어 "감소"는, 제거가 필요하지 않다 해도, 성장 형성물의 제거를 포함하고 있음에 유의해야 한다.
도 5는 전도성 리드 상의 성장 형성물을 감소시키거나 제거할 수 있는 예시적인 방법을 나타낸다. 도 5의 방법(500)은, 반도체 다이가 리드 프레임에 접착되는 단계(510)에서 시작한다. 리드 프레임 와이어는 각 리드로부터 반도체 다이 상의 각각의 본드 패드까지 와이어 본딩된다. 단계(520)에서, 오버몰딩이 실행되어 몰딩된 하우징을 형성한다.
단계(530)에서, 도금이 실행되어, 리드 프레임의 전도성 리드를 도금한다. 상이한 물질 또는 동일한 물질의 다수의 도금 층을 바라는 경우 단계(530)는 다수 회 실행될 수 있다. 예시적인 실시예에서, 리드 프레임의 전도성 리드의 Cu 코어는 Ni로 도금된다. 생성된 Ni 층은 Ni 하부 플레이트라고 호칭된다. 트리밍 및 형상 리드 프레임 구조에 대한 제안된 Ni 층은 0.3-3㎛의 두께를 갖는다. Ni 층의 최대 두께는 대략 1-5㎛이고, 크래킹(cracking)의 지시를 받는다. 그럼에도 불구하고, 작은 리드 벤드(bend) 반경에 대해, Ni 두께는 5㎛ 이상일 수 있다. 또한, Ni가 트리밍 및 형성 후에 도금되는 경우(단계(550) 참조), Ni의 두께는 제한되지 않는다. 회로 보드 접착 동안 Ni의 완전한 분해를 방지하기 위해 제시된 Ni의 최소 두께는 대략 0.6-0.8㎛이다. 일반적으로, 0.6-0.8㎛의 두께는, Pb 기반 땜납 접착 프로세스 또는 Pb를 함유하지 않은 땜납 접착 프로세스 중의 어느 하나에 노출된 후에 Ni가 남아있을 것을 보증할 것이다. 그러나, Ni 하부 플레이트는, 회로 보드 접착 중에 Ni가 완전히 소비되지 않음을 보증하도록 주의된다면, 0.1㎛ 정도로 얇을 수 있다.
리드 프레임의 전도성 리드가 합금물질(42)과 같이, 합금의 낮은 비용 때문에 동적 랜덤 액세스 메모리(DRAM) 디바이스에 사용되는 다른 물질로 제작되는 경우, Ni는 또한 Sn 위스커의 발생을 감소시키는 데 매우 유용하다. 다른 물질이 Ni를 대신하여 사용될 수 있다. 예를 들어, 문헌(literature)은 Ag 구조 수단이 Ni와 유사한 방식으로 위스커 형성물을 감소시키도록 지시한다. 그것은, 하부 플레이트 물질이 Sn에서 국부적인 높은 응력의 영역이 발생하지 않도록 평탄한 확산 전면을 갖는 Sn과 상호 작용하는 경우에 유리하다. 또한, 본 기술은 다른 낮은 녹는점 물질(예를 들어, 인듐, 카드뮴, 아연 및 안티몬) 상에서, 및 심지어는 더 높은 녹는점 물질(예를 들어, Pb, 철, Ni, 금, 은 및 팔라듐) 상에서도 위스커 성장 또는 다른 성장 형성물을 제한할 수도 있다.
그 후, 단계(530)에서, Ni 하부 플레이트는 Ni 하부 플레이트 전면에 Sn 피니시를 형성하는 Sn 도금에 의한 결과로 생성될 수도 있다. Sn 피니시 층의 두께가 증가함에 따라, 위스커 형성물에 대한 저항성이 증가한다. 이하에서 나타낸 바와 같이, Cu/Sn 및 Cu/Ni/Sn의 구조 모두의 Sn 피니시 층에 대해 10㎛를 초과하는 두께는 어떤 리플로우도 만들어지지 않은 디바이스에 대부분의 위스커-저항성 Sn 피니시 층을 생성한다. 그러나, 아래에 나타낸 바와 같이, Sn 피니시 층의 두께와 무관하게, Ni 또는 Cu 상의 Sn 피니시 층은 증착된 상태에서 위스커 형성물에 대해 완전히 영향을 받지 않는다. 피니시 층(예를 들어, Sn을 포함하는 피니시 층)의 대략적인 녹는점 온도나 그 이상의 온도에서의 어닐링은 위스커 및 플라워와 같은 성장 형성물을 감소시키거나 제거하도록 제시된다. 성장 형성물을 감소시키기 위해, 3-25㎛의 Sn 두께가 제안된다. 3㎛ 보다 작은 경우는, 형성 작동 중에 리드가 물리적으로 구부러질 때 Sn의 누출(scaping) 및 제거와 함께 문제가 된다. 반면, 25㎛보다 큰 경우는 경제적으로 실행하기에는 프로세싱 시간 간격이 너무 길어진다. 상술한 바와 같이, Cu/Ni/Sn 구조의 Sn 피니시 층에 대해 10㎛를 초과하는 두께는 대부분의 위스커 저항성 Sn 피니시 층을 생성한다.
단계(530)는 전기도금(electroplating) 또는 무전해 도금(electroless plating)과 같은 전도성 리드 상에 층을 형성하는 임의의 기법을 통해 수행될 수 있다.
Sn 도금 다음에, 패키지는 Sn의 녹는점(약 232℃) 근처의 온도와 약 260℃의 온도 사이에 적어도 1초의 시간 동안 포스트 플레이트 어닐링 처리된다(단계(540)). Pb를 함유하지 않은 회로 보드 접착 리플로우에 대해 최대 온도의 현재 산업상 사양은 260℃이다. 이 어닐링은 트리밍 및 형성 이전 또는 그 이후에 실행될 수 있다(단계(550)). 어닐링 시간은, Sn과 상호 작용하기 때문에 소비될 수 있는 모든 Ni가 어닐링 프로세스 동안 소비되지 않을 것을 보증하도록 제어되어야 한다.
어닐링이 Sn의 대략적인 녹는점에서 실행될 수 있으나, 어닐링에 대한 많은 디바이스는 그리 정교하지 않을 수 있음에 유의해야 한다. 즉, 온도 챔버(temperature chamber)와 같은 어닐링 디바이스 상에 232℃와 같은 어닐링 온도를 설정하는 것은, 어닐링 디바이스가 결코 232℃에 도달하지 않음을 의미할 수 있는 1퍼센트 또는 2퍼센트의 정교성을 가질 수 있을 때, 패키지가 실질적으로 232℃에 도달하지 못할 수도 있음을 의미할 수 있다. 또한, Sn 피니시의 불순물은 Sn 피니시의 녹는점에 영향을 미칠 수 있고, 이에 따라, 정확한 232℃의 어닐링은 피니시를 녹일 정도로 충분히 높은 온도가 아닐 수 있다. 따라서, 어닐링은 바깥 층 피니시, 여기서는 Sn 피니시를 구성하는 물질(예를 들어, 불순물 첨가 Sn)의 적어도 대략적인 녹는점 온도에서 발생해야 한다. 본 발명은 합금 피니시에 적용될 수 있어서, 어닐링이 적어도 합금의 대략적인 녹는점 온도에서 실행되어야 한다는 것에 유의해야 한다. 또한, 어닐링 단계(540)는, 적어도 성장 형성물이되는 층(예를 들어, 피니시 층)의 표면이 층의 녹는점에 도달하도록 실행되어야 한다.
이 어닐링 단계(540)는 또한 사용자에 의한 회로 보드 접착 단계(560) 이전에, 또는 회로 보드 접착 단계(560) 이후에 실행될 수 있다. 또한, 어닐링 단계(540)는, 리플로우가 Sn의 대략적인 녹는점 온도 또는 Sn의 녹는점 이상의 온도에 도달하는 한, 패키지를 회로 보드에 접착하는 데 사용된 리플로우에 의해 실행될 수도 있다. 현재 사용되고 있는 모든 Sn-Ag-Cu(SAC) 합금을 포함하며, 현재 이용 가능한 Pb를 함유하지 않은 많은 납땜이 이 온도에서 실행될 수 있다.
Cu/Ni/Sn 구조 상의 Ni 하부 플레이트의 경우에, 위스커 형성물은 일반적으로 어닐링 단계(540)를 통해 제거된다. 이것은 아래에서 더욱 상세히 나타난다. Cu/Sn 구조의 경우에, 위스커 형성물은 이후 플레이트 어닐링 단계(540)로 제거되는 것이 아니라, 이후 플레이트 어닐링 단계(540)가 위스커의 수와 크기를 여전히 감소시킬 수 있다는 것에 유의해야 한다.
도 5의 방법은 단지 예시적인 것이다. 나타낸 단계는 도시된 것과 다른 순차로 실행될 수도 있고, 나타내지는 않았으나 프로세스에 추가의 단계가 존재할 수도 있다. 상술한 바와 같이, 어닐링(단계(540))은 트리밍 및 형성 단계(550) 이전 또는 이후에 실행될 수 있고, 접착 단계(560) 이전 또는 이후에 실행될 수 있다. 다른 실시예에서는, 몰딩(단계(520)) 이전에 Cu 리드 프레임(또는 적절한 대안적인 리드 프레임 물질) 상에서 단계(530)에서와 같이 도금(또는 적절하게 대체 처리)된 Ni를 갖는 것이 가능하다.
본 발명의 실시예는 전도성 리드 상의 Pb-Sn 도금에 대한 비용 절감 대체품인 Pb를 함유하지 않은 피니시를 제공한다. Sn 피니시와 같은 피니시의 녹는점 이상의 온도에서의 포스트 플레이트 어닐링은 일반적으로 회로 보드 접착 온도와 무관하게 위스커 없는 솔루션을 제공한다. 포스트 Sn 플레이트 어닐링은, 232℃(Sn의 녹는점)보다 낮은 녹는점을 갖는 회로 보드 접착 물질이 사용될 때 위스커 형성물을 제거할 수 있다. 예를 들어, Pb, 비스무스(bixmuth) 및 인듐 기 땜납 합금과 같은 물질, 및 임의의 다른 폴리머 회로 보드 접착 물질은 일반적으로 232℃보다 낮은 회로 보드 어셈블리 온도를 사용한다.
도 6 내지 도 11은 리드 프레임 상의 전도성 리드에 대한 Cu/Sn 및 Cu/Ni/Sn 구조 상에서 수행되는 각종 테스트를 나타낸다. 본 논의에서, "위스커"는 그 길이가 10㎛ 이상인 성장 형성물로서 정의된다. 위스커는, 그 길이가 일반적으로 10㎛보다 작은 힐록(hillock)과 같은 기타 응력-이완형 성장에 의해 혼동되지 않는 방식으로 정의된다.
도 6은 150℃ 어닐링 처리된 Cu/Sn 구조를 포함하는 전도성 리드 상에서 성장 형성물이 발견되었는지를 설명하는 표이다. 상측 행은 Cu/Sn 구조 상의 Sn 피니시의 두께를 나타낸다. 테스트 열은 다음의 방식으로 분리되는데, 즉, (1) 5170 시간 동안 실온에서 저장, (2) 2972 시간 동안 60℃에서 저장, (3) 60℃ 및 93 퍼센트 RH로 저장되며 4570 시간동안 응축 관찰 없음, (4) 60℃ 및 93 퍼센트 RH 환경에서 저장되며 4570 시간 동안 응축이 관찰됨, (5) -55℃ 내지 85℃ 사이의 온도 사이클이 전자 장비 상에서 주로 실행된 테스트인 경우, -55℃ 내지 85℃ 온도 사이클의 1750회의 사이클로 분리된다.
테스트 중에 이루어진 관찰은 다음을 포함한다. 위스커 길이는 60℃ 및 93 퍼센트 RH, 60℃ 및 10 퍼센트 이하의 RH, 및 실내 상태(room-ambient)에서는 처음 2500 시간의 저장을 통해 증가한다. 2500 시간이 지난 후에는 어떤 추가적인 성장도 관찰되지 않았다. 위스커 길이는 -55℃ 내지 85℃의 처음 1000회의 온도 사이클(TC) 전체에 대해서 증가하지만, 1000회의 사이클과 1700회의 사이클 사이에서는 어떤 추가 성장도 관찰되지 않았다. 위스커 형성물(예를 들어, 위스커의 길이 및 밀도)은 1 시간 동안 150℃의 어닐링으로 억제된다. 수신된 Cu 리드 프레임이 피니시(예를 들어, 스탬핑 또는 에칭을 이용하여 리드 프레임을 형성)하는 것은(수신된 Cu- 리드 프레임 피니시) 위스커 성장에 관한 성향에 대해 1차적 영향을 미치는 것으로 보이지 않는다. 전체적인 기계적 응력은 60℃ 및 93 퍼센트 RH에서 위스커 성장에 대한 성향을 증가시키는데, 이러한 성향은 산화(oxidation)가 만곡 응력(bend stress)과 상호 작용할 수도 있음을 나타낸다. 전체적인 기계적 응력은 실내 상태, 60℃ 및 10 퍼센트 이하의 RH, 및 -55℃ 내지 85℃의 TC에서 위스커 성장에 관한 성향에 데헤 1차적 영향을 미치는 것으로 보이지 않는다.
도 7은 각종 프로세싱, 테스트 및 어닐링 하에서 Cu/Sn 구조를 갖는 전도성 리드 상에서 성장 형성물이 발견되었는지를 설명한 그래프를 나타낸다. 도 7은 플라워의 형성물 및 성장에 대한 응축의 영향을 결정하도록 수행되는 테스트를 나타낸다. 도 7은, 패키지가 60℃ 및 93 퍼센트 RH에서 저장되었던 경우와, 패키지가 전도성 리드 상에 15㎛ 두께의 광택 없는 Sn 피니시를 갖는 경우에, 패키지 당 관찰된 플라워의 최대 개수를 나타낸다.
"TF"는 트리밍 및 형성 프로세스가 실행되었음을 나타낸다. "E"는 에칭이 리드 프레임을 형성하는 데 사용되었음을 나타낸다. "S"는 스탬핑이 리드 프레임을 형성하는 데 사용되었음을 나타낸다. "RT"는 어떤 어닐링도 실행되지 않아서, 실온에서 테스트가 실행되었음을 나타낸다. "150℃"은 패키지화된 집적 회로가 1시간 동안 150℃ 베이크되었음을 나타낸다. 바닥 축에서, 다른 테스트는 다음과 같은 순서, 즉, 15㎛/TF/E/RT, 15㎛/TF/S/RT, 15㎛/E/RT, 15㎛/S/RT, 15㎛/TF/E/150C, 15㎛/TF/S/150C, 15㎛/E/150C 및 15㎛/s/150C로 순서가 정해진다.
라인(710)은 두 가지 별도의 열 테스트 사이의 장벽이다. 제 1 열 테스트에서, 샘플은 셀 당 3개의 디바이스를 가지며, 디바이스 당 66개의 전도성 리드를 갖고, 패키지 당 132개의 리드를 갖는다. 리드의 절반이 이 실험에서 평가되었다. 셀은, 동일 물질 및 조건으로 처리되었던 디바이스들의 집합, 이 경우에는 3개의 디바이스의 집합이다. Sn 도금 단계 이후 및 제 1 열 이전에 20일 동안 150℃의 1시간 어닐링이 실행되었다. 제 1 열 테스트에서, 응축은 672 시간 후에 방지되었다. 제 1 열 테스트는 트리밍 및 형성 단계를 거치지 않았던 4개의 샘플이 플라워 성장을 나타내지 않았음을 나타낸다.
제 2 열 테스트는 셀 당 8개의 디바이스를 갖고, 디바이스 당 66개의 전도성 리드를 갖는 샘플을 사용했다. 응축은 응력 테스트 주기 동안 방지되었다. 제 2 열 테스트 이전에, Sn 도금 단계 후 54 일 동안 1시간의 150℃ 어닐링이 실행되었다. 테스트되었던 15㎛/TF/E150C 및 15㎛/TF/S/150C 샘플은 결코 플라워를 발달시키지 않았다.
도 8은 각종 프로세싱, 테스트 및 어닐링 하에서 두 가지 유형의 도금된 전도성 리드 상에서 성장 형성물이 발견되었는지를 설명하는 표이다. 도 8의 제 1 열은 전도성 리드에 대한 구조 유형을 목록화한다. 테스트된 구조는 Cu/Sn 및 Cu/Ni/Sn 구조였다. 제 1 열의 최종 번호는 Sn 피니시의 두께를 나타낸다. 즉, "Cu/Ni/Sn/1.5"는 1.5㎛ 두께의 Sn 피니시를 갖는 Cu/Ni/Sn 구조가 사용되었음을 나타낸다. 광택이 없는 Sn이 모든 테스트에서 사용되었다.
도 8에 도시된 테스트에 대한 물질 및 프로세스 변수는 다음과 같았다. Ni는 Cu/Ni/Sn 구조에 대한 84 개의 리드 패키지 상에서 사전 도금되었다. 사전-Sn/포스트-Ni 플레이트 전도성 리드가 트리밍되었다. Ni 두께는 4㎛이었다. Cu는 Cu/Sn 구조에 대한 176개의 리드 패키지 상의 7025 합금이었다. 모든 리드 패키지가 트리밍 및 형성되었다. "베이크"된 열에서의 형성물은 어닐링이 Sn 도금 단계 후에 실행되었는지를 나타낸다. 1시간 동안의 150℃ 포스트-Sn 플레이트 어닐링은, 트리밍 및 형성 이후에 2시간 포스트 도금 내에 실행되었다. 5, 20, 40일 포스트 도금에 대한 평가가 있었다. 제어로부터의 데이터가 도시되지는 않았으나, 제어로서 Sn/Pb 피니시 디바이스가 존재했다.
실행된 테스트는 다음과 같았다.
(1) 제어되지 않은 실온(RT), 20-25℃, 40-75 퍼센트 RH에서 저장. 도시된 데이터는 56일 동안 취해졌으나, 테스트는 4개월 이상 동안 실행되었다.
(2) 온도 사이클(TC)은 2000회의 사이클로서, 각 사이클은 -55℃ 내지 +85℃에서 30분의 반주기를 가짐.
(3) 60℃ 및 93 퍼센트 RH에서 저장하며, 4개월 이상 동안 물 응축이 관찰됨(68일간 보여진 데이터). 응축은 이 조건에 사용된 제 1 디바이스 집합에서 관찰되었다. 이어서, 응축이 디바이스 상에서 발생하지 않도록 덮개(shroud)가 마련되었다.
(4) 60℃ 및 93 퍼센트 RH에서 저장, 4개월 주기 이상의 바이어스를 가짐(68 일간 보여진 데이터). 바이어스는 3.3볼트(V)에서는 5쌍의 리드에 대해, 5볼트에서는 10쌍의 리드에 대해 실행되었다. 나머지 리드는 유동적인 채로 남겨졌다. 디바이스는 열 테스트 습도 바이어스(THB) 소켓으로 대체되었다. 5주, 10주, 및 16주의 정밀 조사가 실행되었다. 응축은 이 실험에서 관찰되지 않았다.
"Treflow" 열은 포스트-Sn 도금 어닐링이 실행되었는지를 나타낸다. 도 8의 예에서, 어닐링은 215℃ 또는 260℃의 피크 온도로 모의 실험된 땜납 리플로우를 사용하여 실행되었다. 이러한 리플로우는 대략 15-25초의 어닐링을 야기한다. 리플로우는 회로 보드 접착 리플로우 프로세스를 모의 실험하였으나, 디바이스는 결코 회로 보드에 접착되지 않았다.
도 8은 Sn의 녹는점 이상의 열 처리가 전도성 리드에 대한 Cu/Ni/Sn 구조에 관한 모든 환경에서 위스커를 감소시킬 것임을 나타낸다.
패키지를 회로 보드에 접착하기 위해, 일반적으로 패키지가 일부 리플로우 처리될 것임에 유의해야 한다. 리플로우는 소정 온도로 패키지 및 전도성 리드를 가열할 것이다. 따라서, 리플로우를 나타내지 않은 도 8의 데이터는 저장 관점에서 볼 때 설명적인 것이지만, 패키지의 사용에 관해 설명하는 것은 아니다. 패키지의 사용은 215℃ 또는 260℃ 리플로우가 실행되었음을 나타내는 데이터에 의해 더욱 잘 설명된다.
도 9는 각종 프로세싱, 테스트 및 어닐링 하에서 두 가지 유형의 도금된 전도성 리드 상의 성장 형성물에 대한 불응축 환경에서의 시간 변화를 설명한 표를 나타낸다. 도 9는 소정 시간 주기 동안 60℃ 및 93 퍼센트 RH에서 불응축 환경에 대한 데이터를 의미한다. "테스트 중"은, 도 9에서, 현재 여전히 테스트되고 있는 패키지가 생성되었음을 나타낸다. 응축 및 불응축 테스트 모두가 실행되었음에 유의해야 한다. 베이크되지만 리플로우되지 않는 Cu/Sn/15에 대한 2개의 행은, 유효한 결과가 얻어지기를 보증하도록 두 가지 실험이 이들 디바이스에 대해 실행되었기 때문에 발생한다. 리플로우는 260℃의 온도에서 15-25초에 대한 모의 실험된 회로 보드 접착이었다.
도 9에 의해 표시된 데이터로부터, 전도성 리드에 대한 Cu/Ni/Sn 구조의 260℃에서의 어닐링이 위스커 형성물을 감소시킨다는 결론이 도출될 수 있다.
도 9가 저장 조건 하에서 성장 형성물의 시간 변화를 나타내고 있는 반면, 도 10은 저장 시작에서부터 단일 날짜 상의 저장 조건 하에서 성장 형성물 데이터를 나타낸다. 도 10은 저장 중에 응축 환경에서의 각종 프로세싱 및 어닐링 하에서 두 가지 종류의 도금된 전도성 리드에 대한 성장 형성물이 발견되었는지를 설명한 표를 나타낸다. 이것은 68일 동안 60℃ 및 93 퍼센트 RH에서의 응축 저장 테스트였다. 도 10에서 알 수 있는 바와 같이, 전도성 리드에 대한 Cu/Ni/Sn 구조의 260℃에서의 어닐링은 위스커 및 플라워 형성물을 감소시킨다.
도 9 및 도 10이 저장 조건에 좌우되는 패키지에 대한 데이터를 나타내는 반면, 도 11은 온도 사이클에 좌우되는 패키지에 대한 데이터를 나타낸다. 도 11은 -55℃ 내지 85℃의 온도의 1000회의 사이클에 좌우될 때의 각종 프로세싱 및 어닐링 하에서 두 가지 유형의 도금된 전도성 리드 상에서 성장 형성물이 발견되었는지를 설명한 표를 나타낸다.
알 수 있는 바와 같이, 도 11은 Sn의 녹는점 근처 또는 그보다 더 높은 온도의 어닐링이 전도성 리드의 Cu/Sn 및 Cu/Ni/Sn 구조에 대한 위스커 형성물을 감소시킴을 나타낸다. 또한, 도 11은 위스커의 관찰된 밀도 및 길이를 나타낸다. 어닐링의 온도를 증가시키는 것은 위스커의 밀도 및 길이를 감소시키는 것임을 알 수 있다. 235℃의 온도는 어닐링 장비가 약 1퍼센트의 오류를 가질 때 이용되고 이렇게 235℃의 온도를 이용하는 것은 Sn의 녹는점이 충족됨을 보증했다.
다른 도면에 나타낸 바와 같이, 위스커는, 전도성 리드를 갖는 패키지가 응축 환경에 놓일 때와 같은 소정 예에서 Cu/Sn 구조에 대해 제거되지 않는다. 그럼에도 불구하고, 도 11은 전도성 리드에 대한 Cu/Sn 구조의 어닐링이 위스커의 밀도 및 길이를 감소시킨다는 면에서 유리함을 나타낸다.
도 6 내지 도 11을 정리하면 다음과 같다.
포스트-도금 150℃로 베이크되는 Cu 상의 광택 없는 Sn에 대해,
(1) 리플로우 동안 232℃ 이하로 어닐링되는 리플로우: 위스커가 온도 사이클에서 발견되었고, 플라워가 60℃ 및 93 퍼센트 RH의 응축 조건으로 저장 시에 발견되었으며, 60℃ 및 93 퍼센트 RH 또는 실내 상태에서의 저장 중의 어느 하나로 저장 시에 어떠한 위스커도 발견되지 않았다.
(2) 리플로우 동안, 그 이전 또는 그 이후에 232℃ 이상에서 어닐링되는 리플로우: 60℃ 및 93 퍼센트 RH에서 위스커가 발견되었고, 어떠한 플라워도 발견되지 않았으며, 온도 사이클 또는 실내 상태 저장 시에 어떠한 위스커도 발견되지 않 았다.
Ni 하부 플레이트는, 위에서 나타낸 바와 같이, Pb를 함유하지 않은 접착 프로세스 후의 위스커 성장 위험을 최소화하는 데 유리하다. 전도성 리드에 대한 Cu/Ni/Sn 구조에 대해, 5-40㎛ 길이, 5-10um 직경의 위스커가 1000회 및 2000회의 사이클 후에 발견되었다. 길이 및 밀도는 리플로우(예를 들어, 어닐링) 온도에 의존하고, 리플로우 온도가 Sn의 녹는점보다 낮을 때, 리플로우 온도는 Sn의 녹는점(232℃)에 더 가까워지고, 위스커 및 플라워는 보다 더 작고 덜 조밀하며, 리플로우 온도가 Sn의 녹는점 이상의 온도인 경우(또는 별도의 어닐링이 Sn의 녹는점 이상의 온도에서 실행되는 경우), 위스커 및 플라워가 제거된다. Sn의 녹는점 근처 또는 그 이상의 어닐링이 전도성 리드에 대한 Cu/Ni/Sn 구조 상에 사용될 때에도 일부 성장 형성물이 존재할 수 있음에 유의해야 한다. 그러나, 위스커의 밀도 및 길이는 감소한다. 즉, 이전의 도면에서, "위스커"이기 위해서, 성장 형성물은 그 길이가 대략 10㎛ 또는 그 이상이어야 했다. 따라서, 형성된 성장 형성물이 (예를 들어) 5㎛이었지만, "위스커 없음"이라는 용어가 사용되는 경우가 있을 수 있다.
본 명세서에 나타내고 설명한 실시예 및 변형은 단지 본 발명의 원리를 설명하는 것이고, 다양한 수정은 본 발명의 범주 및 사상으로부터 벗어나지 않고 당업자에 의해 구현될 수도 있음을 이해할 것이다.
본 발명에 따르면, Pb를 함유하지 않은 도금된 전도성 리드와, 이로부터 제작된 디바이스 및 제한적인 성장 형성물을 갖거나 성장 형성물을 전혀 갖지 않는 전도성 리드 및 이로부터 제작된 디바이스 및 그 형성 방법이 제공된다.

Claims (10)

  1. 하나 이상의 도금된 전도성 리드 상의 성장 형성물(growth formations)을 감소시키는 방법에 있어서,
    상기 하나 이상의 도금된 전도성 리드를 소정의 온도에서 어닐링하는 단계를 포함하되,
    상기 하나 이상의 도금된 전도성 리드는 각각의 물질을 포함하는 하나 이상의 층으로 도금되고, 상기 소정의 온도는 상기 물질들 중 하나의 물질의 녹는점보다 높거나 같고,
    상기 어닐링하는 단계는 땜납 리플로우 프로세스(solder reflow process)에 비해 성장 형성물을 감소시키는
    성장 형성물 감소 방법.
  2. 제 1 항에 있어서,
    상기 도금된 하나 이상의 전도성 리드를 생성하기 위해 코어를 포함하는 하나 이상의 전도성 리드를 하나 이상의 상기 물질로 각각 도금하는 하나 이상의 도금 단계를 더 포함하는
    성장 형성물 감소 방법.
  3. 제 2 항에 있어서,
    상기 전도성 리드를 트리밍(trimming) 및 형성하는 단계를 더 포함하되,
    상기 트리밍 및 형성 단계는 상기 하나 이상의 도금 단계 이전 또는 이후와, 상기 어닐링 단계 이전 또는 이후에 발생하는
    성장 형성물 감소 방법.
  4. 제 1 항에 있어서,
    상기 하나 이상의 전도성 리드는 구리를 포함한 코어를 포함하고,
    상기 하나 이상의 층은 주석을 포함한 피니시(finish)를 포함하며,
    상기 소정의 온도는 상기 피니시의 녹는점보다 높거나 같은
    성장 형성물 감소 방법.
  5. 제 4 항에 있어서,
    상기 소정의 온도는 주석의 녹는점보다 높거나 같은
    성장 형성물 감소 방법.
  6. 제 5 항에 있어서,
    상기 소정의 온도는 섭씨 260도보다 낮거나 같은
    성장 형성물 감소 방법.
  7. 제 1 항에 있어서,
    상기 하나 이상의 층은 하부 플레이트 및 피니시를 포함하고, 상기 하부 플레이트는 니켈을 포함하며, 상기 피니시는 주석을 포함하고,
    상기 하나 이상의 도금된 전도성 리드는 구리를 포함한 코어를 포함하며,
    상기 소정의 온도는 상기 피니시의 녹는점보다 높거나 같은
    성장 형성물 감소 방법.
  8. 제 1 항에 있어서,
    상기 하나 이상의 층은 인듐, 카드뮴, 아연, 안티몬, 납, 철, 니켈, 금, 은 및 팔라듐 중 하나 이상을 포함하는 피니시를 포함하고,
    상기 소정의 온도는 상기 피니시의 녹는점보다 높거나 같은
    성장 형성물 감소 방법.
  9. 적어도 하나 이상의 도금된 전도성 리드를 소정의 온도에서 어닐링하는 단계를 포함하는 프로세스에 의해 제조된 장치에 있어서,
    상기 하나 이상의 도금된 전도성 리드를 포함하되,
    상기 하나 이상의 도금된 전도성 리드는 각각의 물질을 포함하는 하나 이상의 층으로 도금되고, 상기 소정의 온도는 상기 물질들 중 하나의 물질의 녹는점보다 높거나 같고,
    상기 어닐링하는 단계는 땜납 리플로우 프로세스에 비해 성장 형성물을 감소시키는
    장치.
  10. 하나 이상의 층으로 도금된 하나 이상의 도금된 전도성 리드를 포함하되, 상기 하나 이상의 전도성 리드는 상기 하나 이상의 층 중 하나의 녹는점보다 높거나 같은 소정의 온도에서 어닐링되고,
    상기 어닐링은 땜납 리플로우 프로세스에 비해 성장 형성물을 감소시키는
    집적 회로.
KR1020050002443A 2004-01-12 2005-01-11 성장 형성물 감소 방법 및 장치와 집적 회로 KR101120288B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US53583904P 2004-01-12 2004-01-12
US60/535,839 2004-01-12
US10/855,148 2004-05-27
US10/855,148 US7368326B2 (en) 2004-01-12 2004-05-27 Methods and apparatus to reduce growth formations on plated conductive leads

Publications (2)

Publication Number Publication Date
KR20050074311A KR20050074311A (ko) 2005-07-18
KR101120288B1 true KR101120288B1 (ko) 2012-03-06

Family

ID=34743099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050002443A KR101120288B1 (ko) 2004-01-12 2005-01-11 성장 형성물 감소 방법 및 장치와 집적 회로

Country Status (3)

Country Link
US (1) US7368326B2 (ko)
JP (1) JP2005203781A (ko)
KR (1) KR101120288B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060068218A1 (en) 2004-09-28 2006-03-30 Hooghan Kultaransingh N Whisker-free lead frames
US20060091121A1 (en) * 2004-10-06 2006-05-04 James Zanolli Method for reflowing a metal plating layer of a contact and contact formed thereby
US20060266446A1 (en) * 2005-05-25 2006-11-30 Osenbach John W Whisker-free electronic structures
JP2007123395A (ja) * 2005-10-26 2007-05-17 Renesas Technology Corp 半導体装置および半導体装置の製造方法
KR100725026B1 (ko) * 2005-11-14 2007-06-07 주식회사 아큐텍반도체기술 반도체장치용 리드프레임
JP2008147589A (ja) * 2006-12-13 2008-06-26 Toyota Motor Corp 電子部品
JP2009038075A (ja) * 2007-07-31 2009-02-19 Toyota Motor Corp 電子部品
US8367244B2 (en) * 2008-04-17 2013-02-05 Enovix Corporation Anode material having a uniform metal-semiconductor alloy layer
CN102027569B (zh) * 2008-06-30 2013-03-13 艾格瑞系统有限公司 防止或减缓在金属膜上生长形成物
US20120107639A1 (en) * 2009-06-29 2012-05-03 Om Sangyo Co., Ltd. Electrical component and method for manufacturing electrical components
TW201114952A (en) * 2009-10-28 2011-05-01 Univ Nat Taiwan Science Tech Method for inhibiting growth of tin whiskers
US8551263B1 (en) * 2009-12-15 2013-10-08 Emc Corporation Method for reducing whisker growth
CN102744488A (zh) * 2011-04-22 2012-10-24 鸿富锦精密工业（深圳）有限公司 焊接辅助装置
CN110265376A (zh) 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整
US11735512B2 (en) * 2018-12-31 2023-08-22 Stmicroelectronics International N.V. Leadframe with a metal oxide coating and method of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138334A (ja) * 1999-12-06 2000-05-16 Furukawa Electric Co Ltd:The リ―ドフレ―ム材のアウタ―リ―ド部、それを用いた半導体装置
JP2003342782A (ja) 2002-05-23 2003-12-03 Fuji Denshi Kogyo Kk ストライプめっき条及びストライプめっき方法
US20040183166A1 (en) 2003-03-17 2004-09-23 Abbott Donald C. Preplated leadframe without precious metal

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994767A (en) * 1997-04-09 1999-11-30 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same
US6194777B1 (en) * 1998-06-27 2001-02-27 Texas Instruments Incorporated Leadframes with selective palladium plating
JP3417395B2 (ja) * 2000-09-21 2003-06-16 松下電器産業株式会社 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
JP3395772B2 (ja) * 2000-11-20 2003-04-14 松下電器産業株式会社 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム
JP2003193289A (ja) * 2001-12-27 2003-07-09 Fujikura Ltd 電解メッキ皮膜の熱処理方法
US6713852B2 (en) * 2002-02-01 2004-03-30 Texas Instruments Incorporated Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
JP2002368175A (ja) * 2002-05-15 2002-12-20 Matsushita Electric Ind Co Ltd 電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138334A (ja) * 1999-12-06 2000-05-16 Furukawa Electric Co Ltd:The リ―ドフレ―ム材のアウタ―リ―ド部、それを用いた半導体装置
JP2003342782A (ja) 2002-05-23 2003-12-03 Fuji Denshi Kogyo Kk ストライプめっき条及びストライプめっき方法
US20040183166A1 (en) 2003-03-17 2004-09-23 Abbott Donald C. Preplated leadframe without precious metal

Also Published As

Publication number Publication date
JP2005203781A (ja) 2005-07-28
US20050153532A1 (en) 2005-07-14
KR20050074311A (ko) 2005-07-18
US7368326B2 (en) 2008-05-06

Similar Documents

Publication Publication Date Title
KR101120288B1 (ko) 성장 형성물 감소 방법 및 장치와 집적 회로
US6593643B1 (en) Semiconductor device lead frame
US5360991A (en) Integrated circuit devices with solderable lead frame
KR100375460B1 (ko) 전기 접속용 도전 패드를 형성하기 위한 방법 및 형성된 도전 패드
KR100373085B1 (ko) 플립-칩-어셈블리용땜납펌프및그제조방법
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US20020153596A1 (en) Lead frame and semiconductor package formed using it
CA2118758C (en) Lead frame for integrated circuits
US6716738B2 (en) Method of fabricating multilayered UBM for flip chip interconnections by electroplating
WO2006023028A1 (en) Solderable metal finich for integrated circuit package leads and method for forming
TWI386523B (zh) ＳｎＢ電鍍液以及使用該電鍍液的電鍍方法
JPH09503102A (ja) 電子部品パッケージを組立てる方法
WO2005117112A1 (ja) 半導体装置用リードフレーム
CN103988301B (zh) 引线框架和使用该引线框架制造的半导体封装件
US7250671B2 (en) Lead frame and method for manufacturing semiconductor package with the same
USH498H (en) Electronic component including soldered electrical leads
US6287896B1 (en) Method for manufacturing lead frames and lead frame material for semiconductor device
EP1037277A2 (en) Lead frame
US6424046B1 (en) Substrate for manufacturing a semiconductor device with three element alloy
US20040072396A1 (en) Semiconductor electronic device and method of manufacturing thereof
JP3626659B2 (ja) 半導体装置、その実装構造およびその実装方法
JP3297177B2 (ja) 半導体装置の製造方法
US5935719A (en) Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes
KR100203334B1 (ko) 다층도금 리드프레임
US20230096480A1 (en) Anti-whisker counter measure using a method for multiple layer plating of a lead frame

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee