JP2002368175A - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JP2002368175A JP2002368175A JP2002139979A JP2002139979A JP2002368175A JP 2002368175 A JP2002368175 A JP 2002368175A JP 2002139979 A JP2002139979 A JP 2002139979A JP 2002139979 A JP2002139979 A JP 2002139979A JP 2002368175 A JP2002368175 A JP 2002368175A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- weight
- electrode lead
- metal layer
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】環境対策上好ましく、銅材のリードに限定され
ず、しかも半田付けが容易でかつ強固に行える電子部品
の製造方法を提供する。 【解決手段】外部接続用電極リード線５に、ＳｎとＢｉ
とからなり、Ｂｉを４重量％未満含有してなる金属層６
を付着形成し、Ｂｉを４重量％以上含有する合金層は付
着形成しない電子部品の製造方法であって、外部接続用
電極リード線５に金属層６を付着形成した後、外部接続
用電極リード線５を曲げ加工する。金属層６はＰｂを含
まない。
ず、しかも半田付けが容易でかつ強固に行える電子部品
の製造方法を提供する。 【解決手段】外部接続用電極リード線５に、ＳｎとＢｉ
とからなり、Ｂｉを４重量％未満含有してなる金属層６
を付着形成し、Ｂｉを４重量％以上含有する合金層は付
着形成しない電子部品の製造方法であって、外部接続用
電極リード線５に金属層６を付着形成した後、外部接続
用電極リード線５を曲げ加工する。金属層６はＰｂを含
まない。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置等の
電子部品の製造方法に関するものである。
電子部品の製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体装置における外部接続用電
極リード線には、予め鉛−錫（Ｐｂ−Ｓｎ）系半田層を
付着形成しておくことにより、容易にプリント基板や回
路基板に半導体装置を半田付けによって取付けることが
できるようにしていた。したがって、ほとんどの半導体
装置には、外部接続用電極リード線部分にＰｂを含有し
ていた。そのＰｂ−Ｓｎ系半田層はめっきまたはディッ
プによって付着形成されていた。
極リード線には、予め鉛−錫（Ｐｂ−Ｓｎ）系半田層を
付着形成しておくことにより、容易にプリント基板や回
路基板に半導体装置を半田付けによって取付けることが
できるようにしていた。したがって、ほとんどの半導体
装置には、外部接続用電極リード線部分にＰｂを含有し
ていた。そのＰｂ−Ｓｎ系半田層はめっきまたはディッ
プによって付着形成されていた。
【０００３】
【発明が解決しようとする課題】しかし、Ｐｂを含む半
田を用いての半導体装置の半田付けは環境対策上好まし
くない。
田を用いての半導体装置の半田付けは環境対策上好まし
くない。
【０００４】そこで近年、半田付けの容易な金属である
パラジウム（Ｐｄ）を予めリードフレームに付着形成さ
せておくことで、組み立て後の半田付着を不要にすると
ともに、Ｐｂを含まない半導体装置が紹介されている
（例えば、日経エレクトロニクス：ｎｏ．６２２，ｐ１
７，１９９４）。しかし、Ｐｄめっきは、鉄系の材料に
付着形成させると、電位差により腐食反応が起こるた
め、リードフレーム材質は銅材に限定されるという問題
があった。
パラジウム（Ｐｄ）を予めリードフレームに付着形成さ
せておくことで、組み立て後の半田付着を不要にすると
ともに、Ｐｂを含まない半導体装置が紹介されている
（例えば、日経エレクトロニクス：ｎｏ．６２２，ｐ１
７，１９９４）。しかし、Ｐｄめっきは、鉄系の材料に
付着形成させると、電位差により腐食反応が起こるた
め、リードフレーム材質は銅材に限定されるという問題
があった。
【０００５】この発明は、環境対策上好ましく、銅材の
リードに限定されず、しかも半田付けが容易でかつ強固
に行える電子部品の製造方法を提供するものである。
リードに限定されず、しかも半田付けが容易でかつ強固
に行える電子部品の製造方法を提供するものである。
【０００６】
【課題を解決するための手段】請求項１記載の電子部品
の製造方法は、外部接続用電極リード線に、ＳｎとＢｉ
とからなり、Ｂｉを４重量％未満含有してなる合金層を
付着形成し、Ｂｉを４重量％以上含有する合金層は付着
形成しない電子部品の製造方法であって、外部接続用電
極リード線に合金層を付着形成した後、前記外部接続用
電極リード線を曲げ加工することを特徴とするものであ
る。
の製造方法は、外部接続用電極リード線に、ＳｎとＢｉ
とからなり、Ｂｉを４重量％未満含有してなる合金層を
付着形成し、Ｂｉを４重量％以上含有する合金層は付着
形成しない電子部品の製造方法であって、外部接続用電
極リード線に合金層を付着形成した後、前記外部接続用
電極リード線を曲げ加工することを特徴とするものであ
る。
【０００７】請求項１記載の電子部品の製造方法によれ
ば、ＳｎにＢｉを含有したものであって適用対象が銅材
のリードに限定されない。また、Ｂｉによって接着の役
目を果たすＳｎの融点を下げることができ、低い温度で
電子部品をプリント基板や回路基板に半田付けによって
容易に取付けることができる。さらに、合金層に十分な
機械的強度を持たせることができ、熱疲労に対しても劣
化が少なく、プリント基板や回路基板に強固に半田付け
でき、半田接合部分の信頼性を高めることができる。ま
た、Ｂｉの含有量を４重量％未満とすることにより、曲
げ加工時にリード線の素地が見えるめっきクラックを防
止することができる。
ば、ＳｎにＢｉを含有したものであって適用対象が銅材
のリードに限定されない。また、Ｂｉによって接着の役
目を果たすＳｎの融点を下げることができ、低い温度で
電子部品をプリント基板や回路基板に半田付けによって
容易に取付けることができる。さらに、合金層に十分な
機械的強度を持たせることができ、熱疲労に対しても劣
化が少なく、プリント基板や回路基板に強固に半田付け
でき、半田接合部分の信頼性を高めることができる。ま
た、Ｂｉの含有量を４重量％未満とすることにより、曲
げ加工時にリード線の素地が見えるめっきクラックを防
止することができる。
【０００８】請求項２記載の電子部品の製造方法は、請
求項１において、合金層がＰｂを含まないことを特徴と
するものである。
求項１において、合金層がＰｂを含まないことを特徴と
するものである。
【０００９】請求項２記載の電子部品の製造方法によれ
ば、請求項１と同様な効果のほか、合金層にＰｂを含ま
ないので環境対策上好ましい。
ば、請求項１と同様な効果のほか、合金層にＰｂを含ま
ないので環境対策上好ましい。
【００１０】請求項３記載の電子部品の製造方法は、請
求項１において、外部接続用電極リード線に付着形成す
る最外層の金属層として、ＳｎとＢｉとからなり、Ｂｉ
の含有量が４重量％未満である合金層を付着形成するこ
とを特徴とするものである。
求項１において、外部接続用電極リード線に付着形成す
る最外層の金属層として、ＳｎとＢｉとからなり、Ｂｉ
の含有量が４重量％未満である合金層を付着形成するこ
とを特徴とするものである。
【００１１】請求項３記載の電子部品の製造方法によれ
ば、請求項１と同様な効果がある。
ば、請求項１と同様な効果がある。
【００１２】請求項４記載の電子部品の製造方法は、請
求項１において、合金層を付着形成した後、アニール処
理を施して、ウイスカーを防止することを特徴とするも
のである。
求項１において、合金層を付着形成した後、アニール処
理を施して、ウイスカーを防止することを特徴とするも
のである。
【００１３】請求項４記載の電子部品の製造方法によれ
ば、付着形成された合金層に対してアニール処理を施す
ことにより、Ｓｎが素材に拡散してＳｎと素材との間に
合金層が形成され、表面のＳｎ濃度が低下するのでウイ
スカーを防止することができる。
ば、付着形成された合金層に対してアニール処理を施す
ことにより、Ｓｎが素材に拡散してＳｎと素材との間に
合金層が形成され、表面のＳｎ濃度が低下するのでウイ
スカーを防止することができる。
【００１４】
【発明の実施の形態】電子部品は、外部接続用電極リー
ド線に付着形成する最外層の金属層として、従来のＰｂ
−Ｓｎ系半田に代えて、主として接着の役目を果たすＳ
ｎ（融点２３２℃）に、その融点を低下させる金属とし
てビスマス（Ｂｉ）を混ぜたＳｎ−Ｂｉ系合金を採用し
た。また、外部接続用電極リード線の半田付けを容易に
するための添加金属としてＡｇとＣｕを選択した。すな
わち、電子部品の外部接続用電極リード線の最外層の金
属層として、Ｓｎ−Ｂｉ系合金を用い、ＡｇとＣｕを添
加している。なお、ＡｇとＣｕについては、いずれか片
方だけの添加もしくは両方の添加のいずれでもよく、ま
た添加しなくてもよい。添加する場合には、同量ではＣ
ｕに比べてＡｇの方が効果が大である。
ド線に付着形成する最外層の金属層として、従来のＰｂ
−Ｓｎ系半田に代えて、主として接着の役目を果たすＳ
ｎ（融点２３２℃）に、その融点を低下させる金属とし
てビスマス（Ｂｉ）を混ぜたＳｎ−Ｂｉ系合金を採用し
た。また、外部接続用電極リード線の半田付けを容易に
するための添加金属としてＡｇとＣｕを選択した。すな
わち、電子部品の外部接続用電極リード線の最外層の金
属層として、Ｓｎ−Ｂｉ系合金を用い、ＡｇとＣｕを添
加している。なお、ＡｇとＣｕについては、いずれか片
方だけの添加もしくは両方の添加のいずれでもよく、ま
た添加しなくてもよい。添加する場合には、同量ではＣ
ｕに比べてＡｇの方が効果が大である。
【００１５】なお、ＡｇまたはＣｕを添加すると、半田
付けが容易になるのは、Ｓｎに対してＡｇやＣｕが溶解
し易いためである。すなわち、半田付け時の半田ペース
ト中のＳｎに対してリード線側のＡｇやＣｕが溶解し易
くなり、半田付けが容易になるのである。一方、Ｂｉの
含有量が４重量％未満と少ないため、Ｓｎの酸化を防止
するためにＡｕめっき皮膜を付着形成することで、半田
付け性の向上になる。
付けが容易になるのは、Ｓｎに対してＡｇやＣｕが溶解
し易いためである。すなわち、半田付け時の半田ペース
ト中のＳｎに対してリード線側のＡｇやＣｕが溶解し易
くなり、半田付けが容易になるのである。一方、Ｂｉの
含有量が４重量％未満と少ないため、Ｓｎの酸化を防止
するためにＡｕめっき皮膜を付着形成することで、半田
付け性の向上になる。
【００１６】ここで、Ｂｉの含有量を４重量％未満とし
たのは、４重量％以上であると、曲げ加工時に電極リー
ド線の素地が見えるめっきクラックが発生するためであ
る（表１参照）。
たのは、４重量％以上であると、曲げ加工時に電極リー
ド線の素地が見えるめっきクラックが発生するためであ
る（表１参照）。
【００１７】
【表１】
【００１８】電極リードの素地が見えると、素地の酸化
が起こり、半田ペーストとの接合が不十分となり、接合
強度に大きな影響を及ぼすことから、Ｂｉの含有量は半
田接合部の信頼性に大きく影響する。なお、表１中３重
量％では、素地の見えない単なるクラックであり、半田
接合部の信頼性に特に大きな影響はない。
が起こり、半田ペーストとの接合が不十分となり、接合
強度に大きな影響を及ぼすことから、Ｂｉの含有量は半
田接合部の信頼性に大きく影響する。なお、表１中３重
量％では、素地の見えない単なるクラックであり、半田
接合部の信頼性に特に大きな影響はない。
【００１９】図２および図３に、接合強度試験結果を示
す。この接合強度試験は、実際に半導体パッケージが製
造されてから、セットメーカで実装されるまでの期間を
考慮した試験である。図２は、外部接続用電極リード線
の材質が鉄系の場合であり、１０％ものＢｉを入れると
接合強度は大きく低下する。また、図３は銅系の材質で
あり、現行のＳｎ−Ｐｂと比較して、Ｂｉの含有量が４
％を超えると接合強度は低下する。なお、図中「after
mount 」とは、半導体パッケージを製造し、その直後に
実装して接合強度を測定した例である。その他の前処理
は、製造から実装までの保管を想定したものである。
す。この接合強度試験は、実際に半導体パッケージが製
造されてから、セットメーカで実装されるまでの期間を
考慮した試験である。図２は、外部接続用電極リード線
の材質が鉄系の場合であり、１０％ものＢｉを入れると
接合強度は大きく低下する。また、図３は銅系の材質で
あり、現行のＳｎ−Ｐｂと比較して、Ｂｉの含有量が４
％を超えると接合強度は低下する。なお、図中「after
mount 」とは、半導体パッケージを製造し、その直後に
実装して接合強度を測定した例である。その他の前処理
は、製造から実装までの保管を想定したものである。
【００２０】半田付け性の向上のために、例えば３重量
％未満のＡｇや１重量％程度のＣｕというように、合計
で４重量％未満の範囲内でＡｇとＣｕの何れか少なくと
も一方を添加した。また、例えばＡｇを４重量％未満添
加してＣｕは０重量％としてもよく、またＣｕを４重量
％未満添加してＡｇを０重量％としてもよい。合計の添
加量が同じなら、Ａｇを多くした方が効果が高い。
％未満のＡｇや１重量％程度のＣｕというように、合計
で４重量％未満の範囲内でＡｇとＣｕの何れか少なくと
も一方を添加した。また、例えばＡｇを４重量％未満添
加してＣｕは０重量％としてもよく、またＣｕを４重量
％未満添加してＡｇを０重量％としてもよい。合計の添
加量が同じなら、Ａｇを多くした方が効果が高い。
【００２１】なお、Ａｇ，Ｃｕの添加量が４重量％未満
としたのは、それを超えると析出が早くなり、表面が凹
凸化してザラザラになり、またマイグレーション現象に
よって電気的ショート不良を発生し易くなり、さらに半
田付けの改善効果が弱くなるからである。
としたのは、それを超えると析出が早くなり、表面が凹
凸化してザラザラになり、またマイグレーション現象に
よって電気的ショート不良を発生し易くなり、さらに半
田付けの改善効果が弱くなるからである。
【００２２】外部接続用電極リード線にＳｎ−Ｂｉの金
属層をディップ法（浸透法）により形成する場合には、
付着形成時に金属層が酸化され易いので、ＡｇとＣｕの
添加は行った方がよいが、電気めっきや無電界めっき等
で金属層を形成する場合には、付着形成時に金属層の酸
化は少なく、ＡｇとＣｕの添加は行わなくてもよい。た
だ、長時間の放置あるいは後の工程で基板との接続時な
どに酸化されることが考えられるので、ＡｇとＣｕは添
加した方が好ましい。
属層をディップ法（浸透法）により形成する場合には、
付着形成時に金属層が酸化され易いので、ＡｇとＣｕの
添加は行った方がよいが、電気めっきや無電界めっき等
で金属層を形成する場合には、付着形成時に金属層の酸
化は少なく、ＡｇとＣｕの添加は行わなくてもよい。た
だ、長時間の放置あるいは後の工程で基板との接続時な
どに酸化されることが考えられるので、ＡｇとＣｕは添
加した方が好ましい。
【００２３】また、外部接続用電極リード線に付着形成
する際に、１つの合金層として付着するだけでなく、Ｓ
ｎ，Ｂｉ，Ａｇ，Ｃｕの単体もしくは合金などの多層構
造の金属層としてもよく、この場合、外部接続用電極リ
ード線の半田付け時に金属層が溶融して混ざり合い、均
一な組成になる。
する際に、１つの合金層として付着するだけでなく、Ｓ
ｎ，Ｂｉ，Ａｇ，Ｃｕの単体もしくは合金などの多層構
造の金属層としてもよく、この場合、外部接続用電極リ
ード線の半田付け時に金属層が溶融して混ざり合い、均
一な組成になる。
【００２４】また、外部接続用電極リード線に金属層を
付着形成する前に、外部接続用電極リード線にＣｕもし
くはＮｉ等の下地金属層を形成しておき、この下地金属
層の上に金属層を付着形成することにより、経時変化の
少ない接合とすることができる。つまり、下地金属層
（ＮｉもしくはＣｕ）の下は、一般にＦｅ／Ｎｉ合金ま
たはＣｕである。このＦｅ／Ｎｉ合金またはＣｕは、工
程を経過することで変質し（化合物の形成もしくは酸
化）、金属層の付着性を悪くし、経時変化によってその
接合部分にクラックが生成し、断線に至る可能性がある
が、上記のように下地金属層を設けておくと、そのよう
な問題を回避することができる。
付着形成する前に、外部接続用電極リード線にＣｕもし
くはＮｉ等の下地金属層を形成しておき、この下地金属
層の上に金属層を付着形成することにより、経時変化の
少ない接合とすることができる。つまり、下地金属層
（ＮｉもしくはＣｕ）の下は、一般にＦｅ／Ｎｉ合金ま
たはＣｕである。このＦｅ／Ｎｉ合金またはＣｕは、工
程を経過することで変質し（化合物の形成もしくは酸
化）、金属層の付着性を悪くし、経時変化によってその
接合部分にクラックが生成し、断線に至る可能性がある
が、上記のように下地金属層を設けておくと、そのよう
な問題を回避することができる。
【００２５】また、電子部品の製造方法としては、金属
層を電流密度１．５Ａ／ｄｍ2 以下の条件で電気めっき
する。電流密度を１．５Ａ／ｄｍ2 以下としたのは、電
流密度によって粒子径が変化し、半田付け性が劣化する
からである。つまり、電流密度が大きいと粒子径が大き
くなって半田付け性が悪くなり、電流密度１．５Ａ／ｄ
ｍ2 以下にすることにより外部接続用電極リード線に付
着する金属層を構成する粒子の粒径を小さくすることが
でき、その結果、外部接続用電極リード線の半田付けが
容易に行えるようになる。
層を電流密度１．５Ａ／ｄｍ2 以下の条件で電気めっき
する。電流密度を１．５Ａ／ｄｍ2 以下としたのは、電
流密度によって粒子径が変化し、半田付け性が劣化する
からである。つまり、電流密度が大きいと粒子径が大き
くなって半田付け性が悪くなり、電流密度１．５Ａ／ｄ
ｍ2 以下にすることにより外部接続用電極リード線に付
着する金属層を構成する粒子の粒径を小さくすることが
でき、その結果、外部接続用電極リード線の半田付けが
容易に行えるようになる。
【００２６】以上をまとめると、以下のようになる。す
なわち、外部接続用電極リード線に、最外層の金属層と
してＳｎにＢｉを４重量％未満含有した金属層を付着形
成し、つまり被覆したことを特徴とするものである。そ
して、ＳｎにＢｉを４重量％未満含有した金属層に、さ
らに４重量％未満の範囲でＡｇを含有し、または４重量
％未満の範囲でＣｕを含有し、または合計で４重量％未
満の範囲でＡｇとＣｕを含有する。さらに、Ｂｉの含有
量が少なくなるためウイスカーを防止するためアニール
処理をし、また半田付け性を向上させる目的でＡｕ皮膜
を付着形成する。なお、単位原子層から０．１μｍ以下
の間にＡｕ皮膜を付着形成する。Ａｕ皮膜を付着形成す
る目的は、Ｓｎ−Ｂｉの酸化を少なくするためであり、
単位原子層から０．１μｍ以下の間に付着形成するの
は、Ａｕ皮膜が厚くなってコストアップになるのを避け
るためであり、０．１μｍ以下で十分な耐酸化性があ
る。また、ＡｇまたはＣｕまたはそれら両方の含有範囲
は４重量％未満とあるが、これは０重量％を超えて４重
量％未満ということである。
なわち、外部接続用電極リード線に、最外層の金属層と
してＳｎにＢｉを４重量％未満含有した金属層を付着形
成し、つまり被覆したことを特徴とするものである。そ
して、ＳｎにＢｉを４重量％未満含有した金属層に、さ
らに４重量％未満の範囲でＡｇを含有し、または４重量
％未満の範囲でＣｕを含有し、または合計で４重量％未
満の範囲でＡｇとＣｕを含有する。さらに、Ｂｉの含有
量が少なくなるためウイスカーを防止するためアニール
処理をし、また半田付け性を向上させる目的でＡｕ皮膜
を付着形成する。なお、単位原子層から０．１μｍ以下
の間にＡｕ皮膜を付着形成する。Ａｕ皮膜を付着形成す
る目的は、Ｓｎ−Ｂｉの酸化を少なくするためであり、
単位原子層から０．１μｍ以下の間に付着形成するの
は、Ａｕ皮膜が厚くなってコストアップになるのを避け
るためであり、０．１μｍ以下で十分な耐酸化性があ
る。また、ＡｇまたはＣｕまたはそれら両方の含有範囲
は４重量％未満とあるが、これは０重量％を超えて４重
量％未満ということである。
【００２７】ここで、ＡｇとＣｕの添加の作用について
説明する。Ａｇ＋Ｃｕの構成は、以下の３種類のＳｎ酸
化進行の課題を工程順に解決し、かつＳｎ酸化後の半田
付け性の４種類の課題を総合して解決するものである。
説明する。Ａｇ＋Ｃｕの構成は、以下の３種類のＳｎ酸
化進行の課題を工程順に解決し、かつＳｎ酸化後の半田
付け性の４種類の課題を総合して解決するものである。
【００２８】Ａ：金属層の形成時 Ａ１：ディップ法（溶融したものに漬けるため、Ｓｎが
酸化し易い） Ｓｎの酸化防止のために、Ａｇ＋Ｃｕを４重量％未満含
有させる。ＡｇとＣｕは、単独でもよい。なお、酸化防
止の効果は、同じ量ならＡｇの方が高い。
酸化し易い） Ｓｎの酸化防止のために、Ａｇ＋Ｃｕを４重量％未満含
有させる。ＡｇとＣｕは、単独でもよい。なお、酸化防
止の効果は、同じ量ならＡｇの方が高い。
【００２９】Ａ２：電気めっき法（Ｓｎの酸化は少な
い） Ａｇ＋Ｃｕは、後工程を考慮すると含有させた方が望ま
しい。
い） Ａｇ＋Ｃｕは、後工程を考慮すると含有させた方が望ま
しい。
【００３０】Ｂ：リードが製造されてから実際に使用さ
れるまでに、長い場合で１年程度放置されることに対し
て日本の日常１年分に相当する８５℃／８５％／１６時
間の試験で、リード金属層のＳｎに酸化が見られる。そ
の酸化防止に、Ａｇ＋Ｃｕを４重量％未満含有させると
よい。ＡｇとＣｕは単独でもよい。なお、酸化防止の効
果は、同じ量ならＡｇの方が高い。
れるまでに、長い場合で１年程度放置されることに対し
て日本の日常１年分に相当する８５℃／８５％／１６時
間の試験で、リード金属層のＳｎに酸化が見られる。そ
の酸化防止に、Ａｇ＋Ｃｕを４重量％未満含有させると
よい。ＡｇとＣｕは単独でもよい。なお、酸化防止の効
果は、同じ量ならＡｇの方が高い。
【００３１】Ｃ：基板などに電子部品を半田付けすると
きの課題 Ｃ１：半田ペースト、リード金属層のＳｎが酸化する。
その酸化防止に、Ａｇ＋Ｃｕを４重量％未満含有させる
とよい。ＡｇとＣｕは単独でもよい。なお、酸化防止の
効果は、同じ量ならＡｇの方が高い。
きの課題 Ｃ１：半田ペースト、リード金属層のＳｎが酸化する。
その酸化防止に、Ａｇ＋Ｃｕを４重量％未満含有させる
とよい。ＡｇとＣｕは単独でもよい。なお、酸化防止の
効果は、同じ量ならＡｇの方が高い。
【００３２】Ｃ２：Ｓｎの酸化があると、半田ペースト
による電子部品の半田付けが困難で、信頼性が低下す
る。その解決策として、Ａｇ＋Ｃｕを４重量％未満含有
させるとよい。ＡｇとＣｕは単独でもよい。なお、Ａｇ
＋Ｃｕは以下のように作用する。つまり、半田ペースト
中のＳｎにリード金属層中のＡｇ＋Ｃｕが溶解し、Ｓｎ
の酸化があっても半田付けが容易となり、リードと基板
と半田ペーストとの付着強度が高く、信頼性が向上す
る。
による電子部品の半田付けが困難で、信頼性が低下す
る。その解決策として、Ａｇ＋Ｃｕを４重量％未満含有
させるとよい。ＡｇとＣｕは単独でもよい。なお、Ａｇ
＋Ｃｕは以下のように作用する。つまり、半田ペースト
中のＳｎにリード金属層中のＡｇ＋Ｃｕが溶解し、Ｓｎ
の酸化があっても半田付けが容易となり、リードと基板
と半田ペーストとの付着強度が高く、信頼性が向上す
る。
【００３３】以上のように、Ａｇ＋Ｃｕの効果は、最終
的にはＣ２の項に述べた通りであるが、途中段階のＡ
１，Ｂ，Ｃ１の項の工程での酸化防止効果も複合された
ものとなる。言い換えれば、Ａ，Ｂ，Ｃの各項でのＳｎ
の酸化防止が、半田付け容易ということになり、したが
ってリードと基板と半田ペーストとの付着強度が高く、
信頼性が向上する。
的にはＣ２の項に述べた通りであるが、途中段階のＡ
１，Ｂ，Ｃ１の項の工程での酸化防止効果も複合された
ものとなる。言い換えれば、Ａ，Ｂ，Ｃの各項でのＳｎ
の酸化防止が、半田付け容易ということになり、したが
ってリードと基板と半田ペーストとの付着強度が高く、
信頼性が向上する。
【００３４】
【実施例】次に、図１を用いて具体的な実施例について
説明する。
説明する。
【００３５】図１は、電子部品となる半導体装置の正面
図を示しており、１は半導体素子、２は金属ワイヤ、３
はダイボンド剤、４は成形用樹脂、５は外部接続用電極
リード線、６はプリント基板や回路基板への取付けを容
易にするための金属層である。
図を示しており、１は半導体素子、２は金属ワイヤ、３
はダイボンド剤、４は成形用樹脂、５は外部接続用電極
リード線、６はプリント基板や回路基板への取付けを容
易にするための金属層である。
【００３６】実施例１ 銅材のリードフレーム上に半導体素子がダイボンドさ
れ、外部電極との配線も施され、樹脂封止およびリード
加工の終了した半導体装置の外部接続用電極リード線
に、厚さ１〜３μｍの下地Ｎｉめっき膜（下地金属層）
を形成した後、さらにその下地金属層上にＢｉを２重量
％含むＳｎ−Ｂｉ合金膜（金属層）を電流密度１．０Ａ
／ｄｍ2 で厚さ１０μｍに付着形成した。
れ、外部電極との配線も施され、樹脂封止およびリード
加工の終了した半導体装置の外部接続用電極リード線
に、厚さ１〜３μｍの下地Ｎｉめっき膜（下地金属層）
を形成した後、さらにその下地金属層上にＢｉを２重量
％含むＳｎ−Ｂｉ合金膜（金属層）を電流密度１．０Ａ
／ｄｍ2 で厚さ１０μｍに付着形成した。
【００３７】実施例２ 鉄−ニッケル材のリードフレーム上に半導体素子がダイ
ボンドされ、外部電極との配線も施され、樹脂封止およ
びリード加工の終了した半導体装置の外部接続用電極リ
ード線に、厚さ１〜２μｍの下地Ｃｕめっき膜（下地金
属層）を形成した後、さらにその下地金属層上にＢｉを
２重量％含むＳｎ−Ｂｉ合金膜（金属層）を電流密度
１．５Ａ／ｄｍ2 で厚さ１２μｍに付着形成した。
ボンドされ、外部電極との配線も施され、樹脂封止およ
びリード加工の終了した半導体装置の外部接続用電極リ
ード線に、厚さ１〜２μｍの下地Ｃｕめっき膜（下地金
属層）を形成した後、さらにその下地金属層上にＢｉを
２重量％含むＳｎ−Ｂｉ合金膜（金属層）を電流密度
１．５Ａ／ｄｍ2 で厚さ１２μｍに付着形成した。
【００３８】実施例３ 実施例１と同様にして、樹脂封止およびリード加工の終
了した銅材の外部接続用電極リード線に、下地Ｎｉ膜
（下地金属層）を形成した後、２８０度に加熱させてい
るＳｎ−Ｂｉ−Ａｇ（８５−１０−５重量％）中にディ
ップし、厚さ２０μｍの金属層を付着形成した。
了した銅材の外部接続用電極リード線に、下地Ｎｉ膜
（下地金属層）を形成した後、２８０度に加熱させてい
るＳｎ−Ｂｉ−Ａｇ（８５−１０−５重量％）中にディ
ップし、厚さ２０μｍの金属層を付着形成した。
【００３９】
【発明の効果】請求項１記載の電子部品の製造方法によ
れば、ＳｎにＢｉを含有したものであって適用対象が銅
材のリードに限定されない。また、Ｂｉによって接着の
役目を果たすＳｎの融点を下げることができ、低い温度
で電子部品をプリント基板や回路基板に半田付けによっ
て容易に取付けることができる。さらに、合金層に十分
な機械的強度を持たせることができ、熱疲労に対しても
劣化が少なく、プリント基板や回路基板に強固に半田付
けでき、半田接合部分の信頼性を高めることができる。
また、Ｂｉの含有量を４重量％未満とすることにより、
曲げ加工時にリード線の素地が見えるめっきクラックを
防止することができる。
れば、ＳｎにＢｉを含有したものであって適用対象が銅
材のリードに限定されない。また、Ｂｉによって接着の
役目を果たすＳｎの融点を下げることができ、低い温度
で電子部品をプリント基板や回路基板に半田付けによっ
て容易に取付けることができる。さらに、合金層に十分
な機械的強度を持たせることができ、熱疲労に対しても
劣化が少なく、プリント基板や回路基板に強固に半田付
けでき、半田接合部分の信頼性を高めることができる。
また、Ｂｉの含有量を４重量％未満とすることにより、
曲げ加工時にリード線の素地が見えるめっきクラックを
防止することができる。
【００４０】請求項２記載の電子部品の製造方法によれ
ば、請求項１と同様な効果のほか、合金層にＰｂを含ま
ないので環境対策上好ましい。
ば、請求項１と同様な効果のほか、合金層にＰｂを含ま
ないので環境対策上好ましい。
【００４１】請求項３記載の電子部品の製造方法によれ
ば、請求項１と同様な効果がある。
ば、請求項１と同様な効果がある。
【００４２】請求項４記載の電子部品の製造方法によれ
ば、付着形成された合金層に対してアニール処理を施す
ことにより、Ｓｎが素材に拡散してＳｎと素材との間に
合金層が形成され、表面のＳｎ濃度が低下するのでウイ
スカーを防止することができる。
ば、付着形成された合金層に対してアニール処理を施す
ことにより、Ｓｎが素材に拡散してＳｎと素材との間に
合金層が形成され、表面のＳｎ濃度が低下するのでウイ
スカーを防止することができる。
【図面の簡単な説明】
【図１】この発明の製造方法によって製造される電子部
品の正面図である。
品の正面図である。
【図２】鉄系の材質におけるＳｎ−Ｂｉ合金中のＢｉ含
有量と接合強度の関係を示す特性図である。
有量と接合強度の関係を示す特性図である。
【図３】銅系の材質におけるＳｎ−Ｂｉ合金中のＢｉ含
有量と接合強度の関係を示す特性図である。
有量と接合強度の関係を示す特性図である。
５ 外部接続用電極リード線 ６ 金属層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 楢岡 浩喜 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 澤田 富造 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 青井 和廣 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F067 AA00 DC12 DC16
Claims (4)
- 【請求項１】 外部接続用電極リード線に、ＳｎとＢｉ
とからなり、Ｂｉを４重量％未満含有してなる合金層を
付着形成し、Ｂｉを４重量％以上含有する合金層は付着
形成しない電子部品の製造方法であって、 外部接続用電極リード線に合金層を付着形成した後、前
記外部接続用電極リード線を曲げ加工することを特徴と
する電子部品の製造方法。 - 【請求項２】 合金層はＰｂを含まないことを特徴とす
る請求碩１に記載の電子部品の製造方法。 - 【請求項３】 外部接続用電極リード線に付着形成する
最外層の金属層として、ＳｎとＢｉとからなり、Ｂｉの
含有量が４重量％未満である合金層を付着形成すること
を特徴とする請求項１に記載の電子部品の製造方法。 - 【請求項４】 合金層を付着形成した後、アニール処理
を施して、ウイスカーを防止することを特徴とする請求
項１に記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002139979A JP2002368175A (ja) | 2002-05-15 | 2002-05-15 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002139979A JP2002368175A (ja) | 2002-05-15 | 2002-05-15 | 電子部品の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5165198A Division JPH11251503A (ja) | 1998-03-04 | 1998-03-04 | 電子部品およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368175A true JP2002368175A (ja) | 2002-12-20 |
Family
ID=19194548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002139979A Pending JP2002368175A (ja) | 2002-05-15 | 2002-05-15 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368175A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203781A (ja) * | 2004-01-12 | 2005-07-28 | Agere Systems Inc | メッキされた導電リード上の成長形成を減少させるための方法および装置 |
| US7547581B2 (en) | 2005-09-15 | 2009-06-16 | Renesas Technology Corp. | Manufacturing method of a semiconductor device to suppress generation of whiskers |
-
2002
- 2002-05-15 JP JP2002139979A patent/JP2002368175A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203781A (ja) * | 2004-01-12 | 2005-07-28 | Agere Systems Inc | メッキされた導電リード上の成長形成を減少させるための方法および装置 |
| US7547581B2 (en) | 2005-09-15 | 2009-06-16 | Renesas Technology Corp. | Manufacturing method of a semiconductor device to suppress generation of whiskers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4441118A (en) | Composite copper nickel alloys with improved solderability shelf life | |
| KR100381302B1 (ko) | 반도체 장치 및 그 제조방법 | |
| EP3062956B1 (en) | Lead-free, silver-free solder alloys | |
| JP2543619B2 (ja) | 半導体装置用リ―ドフレ―ム | |
| JPH11350188A (ja) | 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品 | |
| JPH11350189A (ja) | 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品 | |
| JP2000153388A (ja) | はんだ付け物品 | |
| JPH1093004A (ja) | 電子部品およびその製造方法 | |
| JP2000054189A (ja) | Ｓｎ−Ｂｉ系はんだを接合して用いられる電気・電子部品用材料、それを用いた電気・電子部品、電気・電子部品実装基板、それを用いたはんだ接合または実装方法 | |
| JPH11330340A (ja) | 半導体装置およびその実装構造体 | |
| JP2000077593A (ja) | 半導体用リードフレーム | |
| JP2005052869A (ja) | 高温はんだ付用ろう材とそれを用いた半導体装置 | |
| WO2005117112A1 (ja) | 半導体装置用リードフレーム | |
| JPH10180480A (ja) | 無鉛半田材料及びそれを用いた電子部品 | |
| JP2001230151A (ja) | リードレスチップ部品 | |
| JP2006269903A (ja) | 半導体装置用リードフレーム | |
| JPH11251503A (ja) | 電子部品およびその製造方法 | |
| JPH11343594A (ja) | 電気・電子部品用材料とその製造方法、それを用いた電気・電子部品 | |
| JPH11350190A (ja) | 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品 | |
| JP2002368175A (ja) | 電子部品の製造方法 | |
| JP2000174191A (ja) | 半導体装置およびその製造方法 | |
| JP3402228B2 (ja) | 鉛を含まない錫ベース半田皮膜を有する半導体装置 | |
| JP2002319655A (ja) | 電子部品の製造方法 | |
| JP3657874B2 (ja) | 半導体装置および電子機器 | |
| JP4071049B2 (ja) | 鉛フリー半田ペースト |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060110 |