JP2000077593A - 半導体用リードフレーム - Google Patents

半導体用リードフレーム

Info

Publication number
JP2000077593A
JP2000077593A JP24145798A JP24145798A JP2000077593A JP 2000077593 A JP2000077593 A JP 2000077593A JP 24145798 A JP24145798 A JP 24145798A JP 24145798 A JP24145798 A JP 24145798A JP 2000077593 A JP2000077593 A JP 2000077593A
Authority
JP
Japan
Prior art keywords
plating film
nickel
lead frame
semiconductor
palladium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24145798A
Other languages
English (en)
Inventor
Hisanori Akino
久則 秋野
Satoshi Chinda
聡 珍田
Masakatsu Tomobe
政勝 友部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP24145798A priority Critical patent/JP2000077593A/ja
Publication of JP2000077593A publication Critical patent/JP2000077593A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】半導体用リードフレームの加熱後のはんだ付け
性、W/B性を優れたものにする。 【解決手段】銅合金から成るリードフレーム基材5上の
全面にニッケルめっき膜6、パラジウムめっき膜7、金
フラッシュめっき膜8を形成するリードフレームにおい
て、ニッケルめっき膜6とパラジウムめっき膜7の中間
にニッケル合金めっき膜9を形成し、4層構造めっきの
半導体用リードフレーム1とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、電子部品
用材料として使用されるリードフレームに係わり、特に
下地層のニッケルめっき膜の上方にニッケル合金めっき
膜を有し、その上方にパラジウムめっき膜、更に、その
上方に金フラッシュめっき膜を有する半導体用リードフ
レームに関するものである。
【0002】
【従来の技術】従来のリードフレームの全体を、本発明
の実施例に係る図2を併用して示す。
【0003】一般にリードフレームを用いて半導体装置
を組み立てるには、半導体用リードフレーム1のインナ
ーリード2の先端に、半導体チップとのワイヤボンディ
ング性を良好にするために銀めっき層を設け、半導体用
チップ搭載部4上にチップをボンディングした後、チッ
プの電極とインナーリード部の先端の銀めっき層を、金
などの極細線でワイヤボンディング(W/B)する。こ
の後、モールド樹脂でモールドし、半導体パッケージを
プリント基板上に取り付ける時の接合性を良くするため
に、リードフレームの外枠部を切断した後、アウターリ
ード3にはんだめっき層を設けて完成品とする。
【0004】しかし、アウターリード3にはんだめっき
層を設けるには、組み立て後にアウターリード部をディ
ップする溶融めっき時の200℃を超える加熱により、
熱衝撃を受けてレジンモールドにクラックが発生した
り、溶融めっき時に使用するフラックスにより半導体パ
ッケージやアウターリード部などが汚染され耐湿性が低
下したりして、半導体パッケージの信頼性を低下させる
原因となっている。
【0005】このような問題を解決するために、最近、
リードフレーム製造の段階で、予めワイヤボンディング
(W/B)性、はんだ付け性の良いパラジウム(Pd)
を表面処理膜として設ける技術が検討されている。更
に、図3に示すように、ワイヤボンディング性、はんだ
付け性の向上を目的として、リードフレーム製造の段階
で、銅合金リードフレーム基板5上の第1層にニッケル
めっき膜6を設け、第2層にパラジウムめっき膜7、第
3層に金フラッシュめっき膜8を設ける3層構造のリー
ドフレームの検討がされている。3層めっき構造にする
ことにより、半導体パッケージの熱履歴によりめっき層
が酸化されることがなく、インナーリード部における金
線とのワイヤボンディング性及び樹脂モールド後のアウ
ターリード部とプリント基板とのはんだ接合性に優れて
いるという特徴を有する。
【0006】また、最近では環境保護の観点から、鉛レ
ス技術の検討が注目されており、従来アウターリードに
設けていたはんだめっきが使用できない可能性があり、
前述した3層めっき構造のリードフレームが注目されて
いる。即ち、はんだ付けの容易な金属であるパラジウム
(Pd)を予めリードフレームに付着形成させておくこ
とで、組み立て後のはんだ付着を不要にするとともに、
Pbを含まない半導体装置とするものである。
【0007】
【発明が解決しようとする課題】しかしながら、過酷な
熱処理条件を受けると、リードフレームはその表面ある
いは下地層に酸化膜を形成し、はんだ付け性、ワイヤボ
ンディング性が低下する問題がある。
【0008】本発明の目的は、上述した従来技術の問題
点を解消し、加熱後のはんだ付け性、ワイヤボンディン
グ性に優れた半導体用リードフレームを提供することに
ある。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、銅又は銅合金からなる基材上の全面にニ
ッケルめっき膜を設け、その上方にパラジウムめっき膜
を、更に、その上方に金フラッシュめっき膜を設けたリ
ードフレームにおいて、ニッケルめっき膜とパラジウム
めっき膜の中間にニッケル合金めっき膜を形成したもの
である(請求項1)。
【0010】銅又は銅合金材から成るリードフレーム表
面にニッケルめっきを施し、その上にパラジウムめっ
き、更に、その上に金フラッシュめっきを設け、ニツケ
ルめっきとパラジウムめっきの中間にニッケル合金めっ
きを施すことで、過酷な熱履歴による下地層のニッケル
の酸化が抑えられ、熱処理後のはんだ付け性、ワイヤボ
ンディング(W/B)性が向上する。また、本発明の中
間のニッケル合金めっき膜はニッケルめっき膜より硬い
ため、ワイヤボンディング時の荷重や超音波力が吸収さ
れずに、良好なボンディング性を持つ。
【0011】本発明の半導体用リードフレームにおいて
は、ニッケル合金めっき膜の膜厚が0.05〜0.2μ
mとなるようにニッケルめっき膜、パラジウムめっき
膜、金フラッシュめっき膜との複合膜を形成することが
好ましい(請求項2)。
【0012】これは熱処理後の下地ニッケルめっき膜の
耐酸化性を向上させるのが目的であるから、0.05μ
m未満だと薄すぎてその効果が小さく、また、0.2μ
mを越えると厚すぎて曲げ加工時にクラックが入り好ま
しくないためである。
【0013】上記ニッケル合金めっきは、ニッケル−リ
ン、ニッケル−コバルト、ニッケル−ボロン、ニッケル
−スズ、ニッケル−モリブデン、ニッケル−タングステ
ン、ニッケル−パラジウムのいずれか一つを含むとよい
(請求項3)。
【0014】また、本発明においては、上記ニッケル合
金めっき膜の上面に施したパラジウムめっき膜の膜厚を
0.05〜0.2μmとし、金フラッシュめっき膜の膜
厚を0.002〜0.02μmとするのが好ましい(請
求項4)。
【0015】パラジウムめっき膜の膜厚を0.05μm
以上、0.2μm以下とする理由は、パラジウムめっき
膜は下地ニッケルめっき膜の酸化防止皮膜として施すも
のであるから、0.05μm未満だとその効果が小さ
く、また、0.2μmを越えると高コストとなり好まし
くないためである。
【0016】また、金フラッシュめっき膜の膜厚を0.
002μm以上、0.02μm以下とする理由は、金フ
ラッシュめっき膜は熱処理後の耐酸化性を向上させるた
めに施すものであるから、0.002μm以下だとその
効果が小さく、また、0.02μm以上だとモールド時
の樹脂密着強度低下の要因となるので好ましくないため
である。
【0017】
【発明の実施の形態】以下、本発明の実施形態を説明す
る。
【0018】図2の半導体用リードフレーム1におい
て、2はインナーリード、3はアウターリード、4は半
導体用チップ搭載部である。
【0019】この半導体用リードフレーム1は、図1に
示すように、リードフレーム基材(銅又は銅合金からな
る導体)5上に全面にニッケルめっき膜6を施した上
に、ニッケル合金めっき膜9を施し、その上方にパラジ
ウムめっき膜7を施し、更に、その上方に金フラッシュ
めっき膜8を施したものから成る。
【0020】このように、半導体用リードフレーム1の
銅又は銅合金からなるリードフレーム基材5上の全面
に、ニッケルめっき膜6、パラジウムめっき膜7、金フ
ラッシュめっき膜8を有する半導体用リードフレームに
おいて、ニッケルめっき膜6とパラジウムめっき膜7の
中間にニッケル合金めっき膜9を形成することにより、
加熱後のはんだ付け性、W/B性が向上する。
【0021】ここで、下地ニッケルめっき膜6の厚さは
0.5〜2μmとする。ニッケルめっき膜6は銅合金素
材の酸化防止皮膜として施すものであるから、0.5μ
m以下だと薄すぎてその効果が小さい。また、2μm以
上だと曲げ加工時にクラックが入り、耐食性を低下させ
る要因となる。
【0022】また、ニッケル合金めっき膜9の厚さは
0.05〜0.2μmとする。これは熱処理後の下地ニ
ッケルめっき膜6の耐酸化性を向上させるのが目的であ
るから、0.05μm以下だと薄すぎてその効果が小さ
く、また、0.2μm以上だと厚すぎて曲げ加工時にク
ラックが入り好ましくないためである。
【0023】ニッケルとパラジウムの中間層に施すニッ
ケル合金めっき膜9は、ニッケル−リン、ニッケル−コ
バルト、ニッケル−ボロン、ニッケル−スズ、ニッケル
−モリブデン、ニッケル−タングステン、ニッケル−パ
ラジウムのいずれか一つを含むものを用いる。
【0024】パラジウムめっき膜7の厚さは0.05〜
0.2μmとする。パラジウムめっき膜は下地ニッケル
めっき膜の酸化防止皮膜として施すものであるから、
0.05μm以下だとその効果が小さい。また、0.2
μm以上だと高コストとなり好ましくない。
【0025】金フラッシュめっき膜8の厚さは0.00
2〜0.02μmとする。これは熱処理後の耐酸化性を
向上させるために施すものであるから、0.002μm
以下だとその効果が小さい。また、0.02μm以上だ
とモールド時の樹脂密着強度低下の要因となるので好ま
しくない。
【0026】
【実施例】(実施例1〜4)本発明の実施例1として、
断面を図1に示すように、銅合金リードフレーム基材5
上に、電解法により第1層(最下層)として所定のニッ
ケルめっき膜6を0.5μm施した後に、電解法でその
上方に第2層としてニッケル合金めっき膜9を施し、そ
の上方に第3層としてパラジウムめっき膜7を0.1μ
m、更に、その上方に第4層(最外層)として金フラッ
シュめっき膜8を0.005μm施した。
【0027】ここで、第3層のニッケル合金めっき膜9
にはニッケル−リン(Ni−P)合金めっきを用いた。
同様に、第3層のニッケル合金めっき膜9に、ニッケル
−ボロン(Ni−B)、ニッケル−パラジウム(Ni−
Pd)、ニッケル−スズ(Ni−Sn)合金めっきを用
い、実施例2、実施例3、実施例4とした。
【0028】比較例1として、脱脂、酸洗の前処理を施
した後に、銅合金リードフレーム基材5上に電解法によ
り所定のニッケルめっき膜6を1μm施した後に、電解
法でその上方にパラジウムめっき膜7を0.1μm、更
に、その上方に金フラッシュめっき膜8を0.005μ
m施した。この比較例1のリードフレームの断面もニッ
ケル合金被膜9がないだけでほぼ図1に示す通りであ
る。
【0029】上記手法で作製した実施例1〜4と比較例
1のリードフレームを、300℃、320℃、340
℃、360℃×30min加熱し、加熱後のはんだ付け
性、W/B性を評価した。評価結果を表1に示す。
【0030】
【表1】
【0031】上記のはんだ付け性はメニスコグラフ法に
より、はんだ濡れ時間(ゼロクロスタイム)を測定し
た。試験装置はタムラ製作所製ソルダーグラフを用い
た。試験条件は浸漬速度:2mm/s、浸漬深さ:2mm、
浸漬時間:5s、はんだ浴温度=235℃、はんだ浴組
成:60Sn−Pb、測定数:n=5、フラックスレス
とした。
【0032】また、ワイヤーボンディング(W/B)装
置は日立東エレ製、WA−500を用いた。W/B条件
はステージ温度:220℃、ボンディング荷重:1st
100gf、2nd 100gf、超音波出力:1s
t 90bit 2nd 170bit、発振時間:1
st 25ms、2nd 25msとした。
【0033】表1から分かるように、300℃、320
℃、340℃の各温度で加熱した後のはんだ濡れ時間
は、従来の比較例1では300℃でゼロクロスタイムが
1.0〜1.2s、また、320℃、340℃でそれぞ
れゼロクロスタイムが5sと長いのに対し、本発明の実
施例1〜4では、300℃、320℃、340℃の各温
度でゼロクロスタイムが0.2〜1.24sと短く、良
好なはんだ付け性とW/B性を得た。
【0034】次に、ワイヤーボンディング後、金線の破
断強度を測定した。評価結果を表2に示す。
【0035】
【表2】
【0036】表2から分かるように、比較例1では温度
が340℃を越えると破断強度が低下する傾向を示すの
に対し、実施例1〜4では破断強度の低下は見られなか
った。
【0037】上記表1及び表2の評価結果から、比較例
1に比ベ、ニッケル合金めっきをニッケルめっき膜とパ
ラジウムめっき膜の中間に施すことで、熱処理後も優れ
たはんだ付け性、W/B性を示すことが確認された。
【0038】(実施例5〜6)本発明の実施例5〜6と
して、実施例1〜4と同様に、銅合金リードフレーム基
材5上に、電解法により第1層として所定のニッケルめ
っき膜6を0.5μm形成した後に、電解法でその上方
に第2層のニッケル合金めっき膜9としてニッケル−リ
ン合金めっき膜を形成し、その上方に第3層としてパラ
ジウムめっき膜7を0.1μm形成し、更に、その上方
に第4層として金フラッシュめっき膜8を0.005μ
m形成したリードフレームを作製した。
【0039】ここで、ニッケル合金めっき膜9たるニッ
ケル−リン合金めっき膜の厚さを0.05μm、0.1
μm、0.2μmとし、それぞれを実施例5、実施例
6、実施例7とした。また、比較例2、3として、ニッ
ケル−リン合金めっき膜(ニッケル合金めっき膜9)の
厚さが0.03μm、0.3μmのものを試作した。
【0040】これら実施例5〜7及び比較例1〜3につ
いて、上記実施例1〜4の場合と同様に、320℃×3
0min加熱後のはんだ付け性、W/B性を評価した。
【0041】また、切断成形後のアウターリード折り曲
げ部の観察を行い、クラックの有無を観察した。評価
は、クラック無し:○、クラック有:×とした。それら
の結果を表3に示す。
【0042】
【表3】
【0043】表3から分かるように、実施例5〜7はW
/B強度、はんだ付け性、曲げ加工性とも良好であっ
た。これに対し、比較例1、2のものは曲げ加工性が良
好であり、クラックの発生はみられなかったが、はんだ
付け性が悪く、また、比較例3のものははんだ付け性は
良好であったが、曲げ加工性が悪くクラックの発生がみ
られた。なお、実施例5〜7の場合もW/B強度は従来
と同じであった。
【0044】この表3の評価結果から、ニッケル−リン
合金めっき膜の厚さは0.05〜0.2μmの範囲で良
好な特性が得られた。
【0045】(他の実施例)ニッケル合金めっき膜9に
ニッケル−モリブデンめっき膜を用いた場合についても
実施例1〜7と同様な評価を行った。その結果、良好な
W/B性、はんだ付け性を示すことを確認した。
【0046】
【発明の効果】以上説明したように本発明によれば、ニ
ッケルめっき膜とパラジウムめっき膜の中間にニッケル
合金めっきを施すことで、熱処理後も良好なはんだ付け
性と、W/B性に優れた半導体用リードフレームが得ら
れる。本発明によれば、次のような優れた効果が得られ
る。
【図面の簡単な説明】
【図1】本発明を適用した図2の半導体用リードフレー
ムのA−A部の一部断面図である。
【図2】本発明を適用した半導体用リードフレームの全
体図である。
【図3】従来構造の半導体用リードフレームの断面図で
ある。
【符号の説明】
1 半導体用リードフレーム 2 インナーリード 3 アウターリード 4 半導体用チップ搭載部 5 リードフレーム基材 6 ニッケルめっき膜 7 パラジウムめっき膜 8 金フラッシュめっき膜 9 ニッケル合金めっき膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 友部 政勝 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 Fターム(参考) 4K024 AA03 AA11 AA12 AA15 AB04 BA09 BB13 GA04 GA14 5F067 DC19 DC20 EA04

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】銅又は銅合金からなる基材上の全面にニッ
    ケルめっき膜を設け、その上方にパラジウムめっき膜
    を、更に、その上方に金フラッシュめっき膜を設けたリ
    ードフレームにおいて、ニッケルめっき膜とパラジウム
    めっき膜の中間にニッケル合金めっき膜を形成したこと
    を特徴とする半導体用リードフレーム。
  2. 【請求項2】請求項1記載の半導体用リードフレームに
    おいて、ニッケル合金めっき膜の膜厚が0.05〜0.
    2μmとなるようにニッケルめっき膜、パラジウムめっ
    き膜、金フラッシュめっき膜との複合膜を形成したこと
    を特徴とする半導体用リードフレーム。
  3. 【請求項3】請求項1又は2記載の半導体用リードフレ
    ームにおいて、上記ニッケル合金めっき膜は、ニッケル
    −リン、ニッケル−コバルト、ニッケル−ボロン、ニッ
    ケル−スズ、ニッケル−モリブデン、ニッケル−タング
    ステン、ニッケル−パラジウムのいずれか一つを含むこ
    とを特徴とする半導体用リードフレーム。
  4. 【請求項4】請求項1、2又は3記載の半導体用リード
    フレームにおいて、上記ニッケル合金めっき膜の上面に
    施したパラジウムめっき膜の膜厚を0.05〜0.2μ
    mとし、金フラッシュめっき膜の膜厚を0.002〜
    0.02μmとしたことを特徴とする半導体用リードフ
    レーム。
JP24145798A 1998-08-27 1998-08-27 半導体用リードフレーム Pending JP2000077593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24145798A JP2000077593A (ja) 1998-08-27 1998-08-27 半導体用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24145798A JP2000077593A (ja) 1998-08-27 1998-08-27 半導体用リードフレーム

Publications (1)

Publication Number Publication Date
JP2000077593A true JP2000077593A (ja) 2000-03-14

Family

ID=17074606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24145798A Pending JP2000077593A (ja) 1998-08-27 1998-08-27 半導体用リードフレーム

Country Status (1)

Country Link
JP (1) JP2000077593A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001342593A (ja) * 2000-06-01 2001-12-14 Tsuneki Mekki Kogyo Kk 接点部材及びその製造方法
JP2005311353A (ja) * 2004-04-16 2005-11-04 Samsung Techwin Co Ltd リードフレーム及びその製造方法
US7148085B2 (en) * 1999-03-19 2006-12-12 Texas Instruments Incorporated Gold spot plated leadframes for semiconductor devices and method of fabrication
KR100691338B1 (ko) 2005-04-12 2007-03-12 주식회사 아큐텍반도체기술 반도체장치 제조용 리드프레임
JP2007070730A (ja) * 2005-09-07 2007-03-22 Rohm & Haas Electronic Materials Llc 金属デュプレックス及び方法
JP2008270512A (ja) * 2007-04-20 2008-11-06 Denso Corp 半導体装置およびその製造方法
JP2009177215A (ja) * 2009-05-13 2009-08-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2014086685A (ja) * 2012-10-26 2014-05-12 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板及びその製造方法
JP2014086686A (ja) * 2012-10-26 2014-05-12 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板
JP7061247B1 (ja) * 2020-12-28 2022-04-28 松田産業株式会社 ニッケル電解めっき皮膜及びめっき構造体

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148085B2 (en) * 1999-03-19 2006-12-12 Texas Instruments Incorporated Gold spot plated leadframes for semiconductor devices and method of fabrication
JP2001342593A (ja) * 2000-06-01 2001-12-14 Tsuneki Mekki Kogyo Kk 接点部材及びその製造方法
JP2005311353A (ja) * 2004-04-16 2005-11-04 Samsung Techwin Co Ltd リードフレーム及びその製造方法
KR100691338B1 (ko) 2005-04-12 2007-03-12 주식회사 아큐텍반도체기술 반도체장치 제조용 리드프레임
JP2007070730A (ja) * 2005-09-07 2007-03-22 Rohm & Haas Electronic Materials Llc 金属デュプレックス及び方法
JP2008270512A (ja) * 2007-04-20 2008-11-06 Denso Corp 半導体装置およびその製造方法
JP2009177215A (ja) * 2009-05-13 2009-08-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4717129B2 (ja) * 2009-05-13 2011-07-06 三洋電機株式会社 半導体装置の製造方法
JP2014086685A (ja) * 2012-10-26 2014-05-12 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板及びその製造方法
JP2014086686A (ja) * 2012-10-26 2014-05-12 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板
JP7061247B1 (ja) * 2020-12-28 2022-04-28 松田産業株式会社 ニッケル電解めっき皮膜及びめっき構造体

Similar Documents

Publication Publication Date Title
JPS59145553A (ja) 複合構造体及びその形成方法
JPH11350188A (ja) 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
CA2118758C (en) Lead frame for integrated circuits
US5436082A (en) Protective coating combination for lead frames
JPH11350189A (ja) 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
EP2799181B1 (en) Sn-Cu-Al-Ti BASED LEAD-FREE SOLDER ALLOY
JPH09232493A (ja) リードフレーム
JP2000077593A (ja) 半導体用リードフレーム
JP2925815B2 (ja) 半導体チップ実装用リードフレームとその製造方法
JP2001274539A (ja) 電子デバイス搭載プリント配線板の電極接合方法
JPH11330340A (ja) 半導体装置およびその実装構造体
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
JPH1093004A (ja) 電子部品およびその製造方法
JP3303594B2 (ja) 耐熱銀被覆複合体とその製造方法
JP2001230151A (ja) リードレスチップ部品
JPH11350190A (ja) 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JPH0864962A (ja) 印刷回路基板の製造方法
JP2000174191A (ja) 半導体装置およびその製造方法
JPH1084065A (ja) 電子部品用導電材料
JP2942476B2 (ja) 多層メッキのリード線とリードフレーム
JPH11251503A (ja) 電子部品およびその製造方法
JPH10313087A (ja) 電子部品用リード材
KR100691337B1 (ko) 국부 도금을 이용한 반도체 장치 제조용 리드 프레임
JP2001200323A (ja) 電子部品用リード材料および前記リード材料を用いた電子部品
JP3757539B2 (ja) 半導体装置用ステム