JP2008270512A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008270512A
JP2008270512A JP2007111250A JP2007111250A JP2008270512A JP 2008270512 A JP2008270512 A JP 2008270512A JP 2007111250 A JP2007111250 A JP 2007111250A JP 2007111250 A JP2007111250 A JP 2007111250A JP 2008270512 A JP2008270512 A JP 2008270512A
Authority
JP
Japan
Prior art keywords
inner lead
lead frame
lead
temperature
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007111250A
Other languages
English (en)
Other versions
JP4978294B2 (ja
Inventor
Koji Mizutani
厚司 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007111250A priority Critical patent/JP4978294B2/ja
Publication of JP2008270512A publication Critical patent/JP2008270512A/ja
Application granted granted Critical
Publication of JP4978294B2 publication Critical patent/JP4978294B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

【課題】Pd−PPF(Pre Plated Flame)を用いた樹脂封止型の半導体装置において、インナーリードの表面にPdが析出したとしても、インナーリードとモールド樹脂との密着力を確保する。
【解決手段】Cuよりなる母材40aの表面上にNiメッキ層40b、Pdメッキ層40c、Auメッキ層40dが順次積層されてなるリードフレーム40と、半導体素子30との間でワイヤボンディングを行った後、リードフレーム40のうちインナーリード41を、ワイヤボンディング時にインナーリード41に加わる温度よりも高い温度で加熱処理することにより、インナーリード41における最表面をオージェ電子分光法によって表面分析したときの当該最表面に存在するCuの量を、当該最表面に存在するPdの量の40%以上とし、しかる後、モールド樹脂60による封止を行う。
【選択図】図2

Description

本発明は、Cuよりなる母材上にNi、Pd、Auメッキを積層してなるPd−PPF(Pre Plated Flame)を用いた樹脂封止型の半導体装置およびその製造方法に関する。
従来より、この種の半導体装置は、リードフレームとしてのPd−PPFと半導体素子とをボンディングワイヤにより電気的に接続した後、リードフレーム、ボンディングワイヤおよび半導体素子をモールド樹脂によって封止してなるものである。
そして、リードフレームとしてPd−PPFを用いているため、リードフレームのうちモールド樹脂で封止される部位であるインナーリードは、Cuよりなる母材の表面上に、当該母材側からNiメッキよりなるNi層、PdメッキよりなるPdメッキ層、AuよりなるAuメッキ層が順次積層されたものとして構成されている。
ここで、Pd−PPFは、モールド樹脂と接触するメッキ最表面の金属成分として、フレーム製造時にはAuが覆っているが、ダイマウントやワイヤボンディング等の熱履歴に曝されることにより下地のPdなどの浮き出しが原因で、モールド樹脂との密着強度が低下する現象がある。
この下地金属の表面拡散を抑制するため、Pd−PPFにおいては、高価な金属であるAuを厚く形成することが必要となってくる。しかし、通常は、コストを考慮して表面のAuメッキ層をさほど厚く形成することはできないため、上記の熱履歴を経ることにより、インナーリードの最表面にPdが拡散してくる。
これにより、たとえばワイヤボンディング時の加熱温度によっても、Pdがインナーリードの最表面に拡散し、Pd−PPFとモールド樹脂との密着力が低下してくるという傾向が生じる。つまり、現状のワイヤボンディング条件を経たPd−PPFとモールド樹脂との密着力が低下した状態において、モールド樹脂による成形が行われることになり、その密着力がばらつくことになる。
このPd−PPFとモールド樹脂との密着性を向上させるために、従来では、特許文献1に記載されているように、インナーリードの表面に浮き出たPdを酸化させてモールド樹脂との密着性を確保するリードフレームの製造方法が提案されている。
特開平10−163397号公報
しかしながら、上記特許文献1に記載の方法によれば、予めリードフレームのインナーリード上にPd酸化膜を形成するため、ワイヤボンディング時には、当該Pd酸化膜の上にAuやAlといった電極を形成することとなる。そのため、このPd酸化膜が当該電極形成の障害となり、ボンディング強度が初期に比べて低下してしまう問題がある。
本発明は、上記問題に鑑みてなされたものであり、Pd−PPFを用いた樹脂封止型の半導体装置において、インナーリードの表面にPdが析出したとしても、インナーリードとモールド樹脂との密着力を確保できるようにすることを目的とする。
上記目的を達成するため、本発明者は、Pd−PPFを構成するAu、Pd、Cu、Niといった各金属とエポキシ樹脂よりなるモールド樹脂との密着力を調査した。その結果、AuとCuとは同等の強度を示したのに対して、Pdとの密着力は3割程度低下することがわかった(後述の図5参照)。
また、Pd−PPFをワイヤボンディング時の加熱温度を超える温度、例えば275℃にて熱処理することにより、母材であるCuがNiメッキ層、Pdメッキ層、Auメッキ層を通して最表面に浮き出してくる現象を見出した。
さらに、インナーリードにおける最表面に存在するCuおよびPdの量をオージェ電子分光法による表面分析によって求め、Cuの量と上記密着力との関係を調査した。その結果、インナーリードの最表面において、Cuの量がPdの量の40%以上であれば、モールド樹脂の剥離防止の可能な密着力が実現されうることを見出した(後述の図3、図4、図6)参照)。
本発明は、上記したような検討の結果、実験的に見出されたものであり、インナーリード(41)における最表面をオージェ電子分光法によって表面分析したときの当該最表面に存在するCuの量が、当該最表面に存在するPdの量の40%以上となっていることを第1の特徴とする。
このように、オージェ電子分光法によって表面分析したときの原子比で比較して、インナーリード(41)の最表面に存在するCuの量を当該最表面に存在するPdの量の40%以上とすれば、インナーリード(41)上にPdが析出したとしても、インナーリード(41)とモールド樹脂(60)との密着力を確保することができる。
ここで、インナーリード(41)を構成するメッキ層であるNiメッキ層(40b)、Pdメッキ層(40c)、Auメッキ層(40d)のそれぞれの膜厚は、0.3μm〜2.3μm、0.005μm〜0.05μm、0.003μm〜0.02μmであるものにできる。本発明は、このような一般的なPd−PPFに対して効果が確認されている。また、モールド樹脂(60)はエポキシ樹脂よりなるものにできる。
また、上記したように、Pd−PPFを、ワイヤボンディング時の加熱温度を超える温度にて熱処理することにより、インナーリード(41)の最表面にCuを析出させ、当該最表面におけるCuの量をPdの量の40%以上にすることができる。
しかし、Pd−PPFの最表面にCu酸化膜が存在すると、ワイヤボンディング性が低下し、最悪の場合、ボンディングができなくなる可能性がある。そこで、本発明者は、この課題に対して、ワイヤボンディング後に上記加熱処理を実施することとした。この点を考慮して、本発明者は、次のような半導体装置の製造方法を創出した。
すなわち、本発明は、リードフレーム(40)と半導体素子(30)との間でワイヤボンディングを行った後、リードフレーム(40)のうちインナーリード(41)を、ワイヤボンディング時にインナーリード(41)に加わる温度よりも高い温度で加熱処理することにより、インナーリード(41)における最表面をオージェ電子分光法によって表面分析したときの当該最表面に存在するCuの量を、当該最表面に存在するPdの量の40%以上とし、しかる後、モールド樹脂(60)による封止を行うことを、第2の特徴とする。
それによれば、ワイヤボンディング性を低下させることなく上記第1の特徴を有する半導体装置を製造することができる。ここで、インナーリード(41)を加熱処理する工程の温度は、275℃以上であることが好ましく、より好ましくは295℃以上である。
また、Pd−PPFにおいて、インナーリード(41)以外のアイランド(10)に半導体素子(30)が搭載される場合、この半導体素子(30)とインナーリード(41)とをボンディングワイヤ(50)により接続した状態で、上記記加熱処理を行う。この場合、アイランド(10)に搭載されている半導体素子(30)も同時に加熱されることになり、半導体素子(30)側のボンディング強度の劣化が考えられる。
そこで、この場合には、半導体素子(30)を搭載するアイランド(10)については実質的に非加熱とし、半導体素子(30)および半導体素子(30)におけるボンディング部の温度上昇を防止することが望ましい。この点を考慮すれば、インナーリード(41)を加熱処理する工程は、アイランド(10)は当該加熱処理の温度よりも低い温度とした状態でインナーリード(41)の加熱を行うことが好ましい。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図1(a)は、本発明の実施形態に係る樹脂封止型半導体装置100の概略断面構成を示す図であり、図1(b)は図1(a)中のモールド樹脂60の内部におけるリードフレーム40すなわちインナーリード41の拡大概略断面図である。
図1に示されるように、半導体装置100においては、アイランド10に、導電性接着剤やはんだなどのダイマウント材20を介して、半導体素子としての半導体チップ30が搭載されている。そして、この半導体チップ30とリードフレーム40とがボンディングワイヤ50を介して結線され電気的に接続されている。
ここで、半導体チップ30は、シリコン半導体基板に周知の半導体製造技術を用いてトランジスタ素子などを形成してなるものである。また、ボンディングワイヤ50は、ワイヤボンディングにより形成された金(Au)やアルミニウム(Al)などからなるワイヤである。
これら半導体チップ30、ボンディングワイヤ50、およびリードフレーム40におけるインナーリード41はモールド樹脂60により包み込まれるようにモールドされ封止されている。つまり、インナーリード41は、リードフレーム10のうちモールド樹脂60で被覆されている部位である。
このモールド樹脂60は、通常のPd−PPF用に用いられる一般的なエポキシ樹脂よりなるもので、金型を用いたトランスファーモールド法などにより形成されるものである。そして、このモールド樹脂60が、半導体装置の本体すなわちパッケージボディを構成している。
ここでは、モールド樹脂60は、インナーリード41の最表面を構成するAuメッキ層40dとの密着性を向上させるため、例えば硫黄成分を含有したエポキシ系の樹脂を採用している。しかし、Auメッキ層40dとの密着力が維持できれば、モールド樹脂60としては、その他の材料を用いてもよい。
ここで、リードフレーム40のうちアウターリード42は、モールド樹脂60から突出している。このアウターリード42は、図1に示されるように、モールド樹脂60側の根元部と先端部との中間部にて曲げられた形状となっている。
本実施形態では、アウターリード42は当該中間部にて2箇所曲げられた曲がり形状を有している。そして、このアウターリード42を介して、本半導体装置100は、図示しない基板(たとえばプリント基板など)に対して、はんだなどにより接続されるようになっている。
ここで、本実施形態のリードフレーム40の表面付近の構成は、図1(b)に示される。図1(b)に示されるように、本実施形態のリードフレーム40は、たとえばCuよりなるリードフレーム材料を母材40aとしている。ここで、母材40aがCuよりなるとは、銅のみに限るものではなく、銅合金も含むものである。
そして、この母材40aの表面に、Ni(ニッケル)メッキよりなるNiメッキ層40b、Pd(パラジウム)メッキよりなるPdメッキ層40c、AuメッキよりなるAuメッキ層40dが、それぞれ順次形成されたものである。なお、ここでは、リードフレーム40において、インナーリード41とアウターリード42は同じ構成となっている。
たとえば、本例のリードフレーム40では、母材40aは銅よりなる板材であり、その板厚は0.125mm〜0.25mm程度、幅は0.2mm〜0.5mm程度とすることができる。また、メッキ層40b〜40eは、リードフレームの素材板をエッチングやスタンピングなどで、リードフレーム形状にパターニングした後、メッキ処理することで形成されるものである。
また、Niメッキ層40b、Pdメッキ層40c、Auメッキ層40dの各厚さは、一般的なPd−PPFと同様であり、それぞれ、Niメッキ層40bが0.3μm〜2.3μm、Pdメッキ層40cが0.005μm〜0.05μm、Auメッキ層40dが0.003μm〜0.02μmである。
また、本例においては、リードフレーム40の表面のメッキ層が粗化されたものとしている。つまり、最表面であるAuメッキ層40dの表面粗度が母材40aの表面粗度よりも大きいものとなっている。
このようなPd−PPFにおける粗化されたメッキ層の形成は公知であり、たとえば、Niメッキ層40bを粗化することにより実現できる。この場合、たとえば、Niメッキ層40bの厚さは0.6μm〜1.4μm程度であり、比表面積値として1.05〜1.25程度となる。ここで、比表面積は、単位面積あたりの凹凸を含めた表面積値を示しており、原子間力顕微鏡(Nonopics2000:SIIナノテクノロジー社製)を用いて測定した値を用いた。
また、本実施形態のリードフレーム40における各メッキ層40b〜40dは、一般的なメッキ方法により形成できるものであり、電気メッキまたは無電解メッキのいずれの方法で形成してもよい。また、粗化されたNiメッキ層40bとしては、たとえば、メッキ成膜時にメッキ条件や薬液成分を調整することなどにより形成できる。
そして、本実施形態においては、このようなリードフレーム40のうちインナーリード41における最表面をオージェ電子分光法によって表面分析したとき、当該最表面に存在するCuの量が当該最表面に存在するPdの量の40%以上となっている。
つまり、本実施形態では、インナーリード41におけるAuメッキ層40dの表面をオージェ電子分光法によって表面分析し、この分析によって当該最表面に存在するCuの量およびPdの量を求めたとき、当該Cuの量が当該Pdの量の40%以上となっている。このことについての詳細は、後述する。
次に、本実施形態の樹脂封止型半導体装置100の製造方法について、説明する。まず、リードフレーム40の母材40aをエッチングやスタンピングなどで、リードフレーム形状にパターニングした後、メッキ処理を行い、上記したメッキ層40b〜40dを形成する。
なお、本実施形態では、上記アイランド10は、リードフレーム40に一体に連結されたものであって最終的にはカット工程で分断されるものであり、このリードフレーム40のメッキ工程によって、アイランド10の表面も、インナーリード41と同様のメッキ構成となっている。
次に、リードフレーム40のアイランド10上に半導体チップ30を搭載するため、アイランド10上にAgペーストなどのダイマウント材20を塗布した後、半導体チップ30をマウントする(ダイマウント工程)。その後、ダイマウント材20を180℃程度のオーブン中にて硬化させる。
次に、リードフレーム40と、アイランド10に搭載された半導体チップ30との間でワイヤボンディングを行い、ボンディングワイヤ50によって互いを電気的に接続する(ワイヤボンディング工程)。このワイヤボンディングは、一般的な方法により行うものであり、リードフレーム40の温度は230℃〜250℃程度である。
次に、リードフレーム40のうちインナーリード41を、ワイヤボンディング時にインナーリード41に加わる温度(たとえば230℃〜250℃)よりも高い温度で加熱処理する。具体的には275℃以上の温度、好ましくは295℃以上の温度とする。たとえば295℃±5℃にて1時間の熱処理を施す。
それにより、インナーリード41における最表面をオージェ電子分光法によって表面分析したときの当該最表面に存在するCuの量を、当該最表面に存在するPdの量の40%以上とすることが可能となる。
図2は、このインナーリード41を加熱処理する工程における具体的な加熱方法を示す図である。なお、本工程は、この図2の方法に限定されるものではない。ここでは、リードフレーム40のうちインナーリード41のみに接触してインナーリード41の温度を調整する第1の温度調整器200と、アイランド10のみに接触してアイランド10の温度を調整する第2の温度調整器210とを使用する。
これら温度調整器200、210は、たとえば通電式のヒータなどを採用できる。この加熱処理工程では、半導体チップ30とインナーリード41とをボンディングワイヤ50により接続した状態で、インナーリード41の加熱を行う。このとき、アイランド10は、当該加熱処理の温度よりも低い温度とした状態とする。
具体的には、第1の温度調整器200は加熱の状態、第2の温度調整器210は非加熱の状態とし、第1の温度調整器200の温度を295℃程度、第2の温度調整器210の温度をたとえば230℃以下とした状態で、インナーリード41の加熱処理を行う。これにより、インナーリード41の温度を295℃程度に保つことができ、さらにアイランド10上の半導体チップ30の温度を230℃程度以下に抑える。
それにより、アイランド10上の各部、たとえば半導体チップ30の熱による劣化などを防止できる。さらに、本加熱工程の加熱ゾーンはインナーリード41のみであることから、アウターリード42のはんだ付け処理を施す部分については、加熱による下地の浮き出しが無く、良好なはんだ付け性を確保できる。
こうして、インナーリード41の加熱処理を行った後、これら半導体チップ30、ボンディングワイヤ50およびリードフレーム40をモールド樹脂60で封止する。その後、ダイシングやアウターリード42の成形などを行うことにより、本実施形態の半導体装置100ができあがる。
なお、上記図2に示される加熱方法を用いた場合、インナーリード41およびアイランド10についてそれぞれ別個に温度調整が可能であるため、当該図2に示される状態で、上記ダイマウント工程および上記ワイヤボンディング工程を行うこともできる。
たとえば、上記第2の温度調整器210によりアイランド10を180℃に維持した状態でダイマウントを行ったり、上記第1および第2の温度調整器200、210により、インナーリード41およびアイランド10上の半導体チップ30を230℃程度に維持した状態で、ワイヤボンディングを行うようにしてもよい。
ところで、本実施形態では、上述したように、インナーリード41の最表面においてオージェ電子分光法によるCuの量がPdの量の40%以上となっているが、これにより、インナーリード41上にPdが析出したとしても、インナーリード41とモールド樹脂60との密着力を確保している。このことは、本発明者が行った実験検討の結果、得られたものであり、その具体的な検討例について、次に述べることとする。
図3は、Pd−PPFとしての本実施形態のリードフレーム40を加熱したとき、その加熱温度(フレーム加熱温度、単位:℃)と、リードフレーム40の最表面におけるPdおよびCuの量との関係を調査した結果を示す図である。
ここで、PdおよびCuの量は、一般的なオージェ電子分光法によって、加熱処理後のリードフレーム40の最表面を測定して求めた存在比率であり、リードフレーム40の最表面すなわちAuメッキ層40dの表面に存在するAu、Pd、Cuの存在量の合計を100%として表したものである。なお、このオージェ電子分光法による測定は、一般に行われているものであり、分光スペクトルから検出された原子について、その量を求めるものである。
図3に示されるように、Pd−PPFとしてのリードフレーム40を熱処理することにより、下地のPdやCuが最表面に析出してくる。そして、この加熱温度を高くするに従い、その析出量も増加することがわかる。
ここで、加熱温度を上記製造方法におけるワイヤボンディング工程に相当する230〜250℃としたとき、リードフレーム40の最表面では、Auの他に下地のPdが表面に拡散してきている。このことは、電子顕微鏡による観察からも確認される。
ただし、この温度では、表面にPdは拡散してきているものの、図3に示されるように、多くはAuで覆われていることもあり、酸化物層を介在してワイヤボンディングする等といったワイヤボンド強度を劣化させる要因は少ない。そのため、上記製造方法では、ワイヤボンディング性は良好な状態を保つことができる。
また、図3に示されるように、加熱温度を、上記製造方法においてインナーリード41を加熱処理する275℃としたとき、Cuの量は16%、Pdの量は40%であり、Cuの量はPdの量の2/5、すなわち40%となる。そして、275℃以上では、さらにCuの量は多くなり、Pdの量の40%以上になっていく。
ここで、図4は、図3における加熱温度に対するインナーリード41とモールド樹脂60との密着強度の関係を、調査した結果を示す図である。密着強度は、加熱後のリードフレーム40とモールド樹脂60との室温におけるせん断強度、具体的にはプリンカップ強度(単位:MPa)で測定した。
図4に示されるように、250℃程度の加熱温度では、背景技術の欄に示したように、Pdの析出によりモールド樹脂60との密着強度が低下している。しかし、275℃以上の加熱温度ならば、当該密着強度は再び向上している。
具体的に、上記製造方法におけるインナーリード41の加熱処理については、モールド樹脂60との密着強度の要求値にもよるが、275℃以上の熱処理を施せばよい。図4に示されるように、275℃の温度では、リードフレーム製造初期のモールド樹脂60との密着性に対して、9割程度の強度を回復させることが可能である。
さらに、図4の結果に基くと、295以上の温度においては、モールド樹脂60との密着強度がリードフレーム製造初期の強度とほぼ同等となることから、上記製造方法におけるインナーリード41の加熱処理は、295℃以上の温度で行うことが望ましい。ただし、ボンディングワイヤ50などの他の部品の耐熱温度を越えないようにすることは、もちろん必要である。
これら図3および図4に示される結果から、インナーリード41の最表面においてオージェ電子分光法によるCuの量がPdの量の40%以上とすれば、従来よりも密着強度が向上し、十分な強度を確保できることがわかった。
また、図5は、Pd−PPFを構成するAu、Pd、Cu、Niといった各金属およびAgと、エポキシ樹脂よりなるモールド樹脂との接着力を調査した結果を示す図である。この調査は、Cuよりなる板の上に、上記各金属のメッキを形成し、その上にモールド樹脂を接着したサンプルによるものであり、この接着力は上記図4のせん断強度と同様のものである。
この図5に示されるように、モールド樹脂と金属メッキとの密着強度として、AuとCuとはほぼ同等の密着強度を示すのに対して、Pdとの密着強度はおおよそ7割程度にまで低下することがわかった。
このことから、本実施形態において、Cuの量をPdの量の40%以上とすることで十分な密着強度を実現できることについては、以下のようなメカニズムが推定される。すなわち、加熱によるPdの表面拡散により密着強度がいったん低下し、その後のさらなる高温加熱により下地のCuが、Ni粒界を通じて表面に拡散し、存在比率としてモールド樹脂との密着力の高いAuとCuが多くなり、再びモールド樹脂との密着力が向上する傾向になったのではないかと考えられる。
また、リードフレーム40において、Niメッキ層40bが厚い場合には、上記Cuの量がPdの量の40%以上になる温度領域が、高温側にシフトすることになる。しかしながら実際には、Niメッキ層40bの厚さが2.3μmを超えるような場合には、後工程のリード成形時に曲げ部のクラックが発生し、リードフレームとしての機能を低下させてしまう。
そのため、Niメッキ層40bの厚さは2.3μm以下とするが、ここまでの厚さならば、実質的に上記した275℃以上の温度範囲で、上記Cuの量をPdの量の40%以上とすることができる。
ただし、リード曲げを行わないQFNパッケージなどのリードフレームの場合には、Niメッキ層40bの厚さを2.3μmよりも厚くしてもよい。その場合には、材料特性が著しく変動しない温度範囲にて、上記インナーリード41の加熱処理を行ってもよい。
また、Niメッキ層40bが薄い場合には、上記Cuの量がPdの量の40%以上になる温度領域が、低温側にシフトすることになる。しかしながら実際には、Niメッキ層40bの厚さが0.3μm以下の場合には、通常のAuワイヤボンディング条件である200〜250℃の加熱にて、下地のPdが最表面に拡散してしまい、ワイヤボンド強度が低下してしまう。
そのため、Niメッキ層40bの厚さの下限値は0.3μmとなる。そして、この厚さが0.3μm以上ならば、実質的に上記した275℃以上の温度範囲で、上記Cuの量をPdの量の40%以上とすることができる。
また、上記インナーリード41の加熱処理の時間については、300℃以下での処理の場合、5分程度の加熱では効果が得られにくいことが本発明者の検討によりわかっており、1時間程度の加熱時間を施すことで、十分な効果を発揮できる。さらに、300℃を超えるような温度での処理の場合には、拡散速度が速くなることから、5〜10分程度の熱処理時間でも効果が得られることを確認している。
また、上記製造方法において、エポキシ樹脂よりなるモールド樹脂60で封止する工程は、175±5℃程度の成形温度で実施し、その後、モールド樹脂60を完全に硬化させるためにキュアを施すのが、通常である。この封止工程においては、ワイヤボンディング工程よりも低温であることから、リードフレーム40の表面状態は変化しない。
このように、本実施形態によれば、インナーリード41の最表面において上記Cuの量をPdの量の40%以上とすることにより、インナーリード41上にPdが析出したとしても、インナーリード41とモールド樹脂60との密着力を確保することができる。
図6は、本実施形態の樹脂密着力の向上の効果の一具体例を示す図である。図6は、本実施形態の半導体装置100と、比較例として上記製造方法においてインナーリード41の加熱処理を行わずに製造した従来の半導体装置とについて、吸湿リフロー試験を行ったときの調査結果を示している。
この吸湿リフロー試験は、本実施形態および比較例の半導体装置のそれぞれ120台について、30℃、70RH%の雰囲気に2週間(336時間)連続して放置した後に、250℃ではんだリフローを施したものである。
図6の縦軸は、剥離発生率(単位:%)であり、実施形態および比較例のそれぞれについて、120台中に、モールド樹脂60の剥離が発生した台数の比率を表したものである。なお、この剥離評価は超音波探傷法にて実施した。
図6に示されるように、従来の半導体装置では、インナーリード41とモールド樹脂60との間に剥離が生じているのに対して、本実施形態では上記剥離は見られなかった。このように、インナーリード41の最表面において、上記Cuの量がPdの量の40%以上であれば、モールド樹脂60の剥離の防止可能な密着力が実現される。
また、上記した本実施形態の製造方法では、インナーリード41を加熱処理する工程をワイヤボンディングの後に行っている。この加熱処理をワイヤボンディングよりも前に施すと、上述したようにリードフレーム40の最表面に表面拡散したCuの酸化物が形成され、例えばAu線をリードフレーム40上にボンディングする際、AuとAuの間にCu酸化膜が介在することになる。
そして、冷熱サイクルが加わることにより、上記Cuの酸化物が劣化し、リードフレーム40上のボンディング強度が低下、最悪の場合には断線することになる。その点、本実施形態の製造方法によれば、そのような問題を回避することができ、ボンディング強度を維持しつつ、モールド樹脂60との密着強度も向上させることができる。
また、上記したインナーリード41の加熱処理によるモールド樹脂60との密着強度の向上効果は、この種のPd−PPFにおいて採用される粗化状態に関わらず、発揮されることを確認している。つまり、本実施形態のPd−PPFとしてのリードフレーム40は、上記した比表面積1.05〜1.25程度のものでなくてもよく、それ以外の比表面積のものや粗化されていないものであってもよい。
具体的に、Cuよりなる母材40a上に、膜厚0.3μm〜2.3μmのNiメッキ層40b、膜厚0.005μm〜0.05μmのPdメッキ層40c、膜厚0.003μm〜0.02μmのAuメッキ層40dを形成してなるリードフレーム40において、最表面の粗化状態を変えたものについて、上記効果を調べた。
ここで、ダイマウント時のリードフレーム40にかかる温度は180℃、同ワイヤボンディング時の加熱温度は200〜250℃であり、その後に上記インナーリード41の加熱処理を、ワイヤボンディング時の加熱温度を超える温度(たとえば、290℃程度の温度)にて行った。
そして、上記粗化状態にかかわらず、最表面の上記Cuの量がPdの量の40%以上になれば、上記図3や上記図4に示したのと同様に、モールド樹脂60との密着力が回復する傾向が見られた。
具体的に、リードフレーム40の最表面が、粗化されずに平らな面である場合においては、上記密着強度が、初期ではおおよそ7〜8MPaであったのに対して、ワイヤボンディングによる熱履歴を施した場合には5〜6MPaに低下し、ワイヤボンディング後に上記インナーリードの加熱処理を施すことで、7〜8MPaまでに向上(回復)した。
また、リードフレーム40の最表面が粗化されている場合においては、たとえば比表面積が1.1〜1.3程度の場合は、ワイヤボンディングによる熱履歴を施した場合には、密着強度は8〜9MPaであったのに対して、ワイヤボンディング後に上記インナーリードの加熱処理を施すことで、密着強度は10〜12MPaに向上(回復)した。
さらに、比表面積が1.4〜1.5の場合には、リードフレーム40の表面の凹凸が激しくなり、表面状態の影響を受け難いため、本製造方法の加熱処理による表面状態の変化は、比表面積1.1〜1.3のリードフレームに比べて顕著に表われないが、それでもワイヤボンディングによる熱履歴を施した場合には、おおよそ15〜18MPaの接着強度であったのに対して、上記インナーリードの加熱処理を施すことで、17〜20MPaに向上する傾向が見られた。
(他の実施形態)
なお、上記実施形態におけるインナーリード41の加熱処理は、その目的が、モールド樹脂60の内部のインナーリード41の樹脂密着性を向上させることであるため、局所的に加熱する方法として、例えばレーザ加熱のような方法を用いてもよい。また、リードフレーム10は、Pd−PPFであって上記したCuの量を考慮した表面構成を持つものであればよく、上記実施形態に限定されるものではない。
また、上記実施形態では、リードフレーム40において、インナーリード41とアウターリード42は同じ構成となっているが、インナーリード41のみが上記したメッキおよび表面の構成であるものであってもよい。そして、アウターリード42は必要に応じて、インナーリード41とは異なるメッキ構成、表面状態であってもよい。
つまり、上記実施形態にかかる構造および製造方法は、モールド樹脂60の内部のインナーリード41に関するものであり、モールド樹脂60の外側すなわちアウターリード42に関する特性については、特に限定するものではない。たとえば、プリント基板実装時の位置決めのための検査として、アウターリード42を光干渉法で位置を検出する場合に、これに対応できるように、表面光沢を得るための比表面積の限定(たとえば1.23以下)を設けたリードフレームであってもよい。
さらには、インナーリードのみを粗化して樹脂密着強度を向上させ、かつ、アウターリードを上記位置決め検査性向上のために非粗化状態とする部分粗化リードフレームなどであってもよい。さらに、上記構成および製造方法は、表面実装用の半導体パッケージのみでなく、一般的なセンサー部品などのリードフレームとモールド樹脂を密着させる部品にも適用が可能である。
(a)は、本発明の実施形態に係る樹脂封止型半導体装置の概略断面図であり、(b)は(a)中のインナーリードの拡大図である。 インナーリードを加熱処理する具体的な加熱方法を示す図である。 リードフレームの加熱温度とリードフレームの最表面におけるPdおよびCuの量との関係を示す図である。 上記図3における加熱温度に対するインナーリードとモールド樹脂との密着強度の関係を示す図である。 Pd−PPFを構成する各金属およびAgについてモールド樹脂との接着力を示す図である。 樹脂密着力の向上効果の一具体例を示す図である。
符号の説明
10…アイランド、30…半導体素子としての半導体チップ、
40…リードフレーム、40a…リードフレームの母材、
40b…Niメッキ層、40c…Pdメッキ層、40d…Auメッキ層、
41…インナーリード、42…アウターリード、50…ボンディングワイヤ。

Claims (7)

  1. 半導体素子(30)と、ボンディングワイヤ(50)を介して前記半導体素子(30)に電気的に接続されたリードフレーム(40)と、前記半導体素子(30)、前記ボンディングワイヤ(50)および前記リードフレーム(40)を封止するモールド樹脂(60)とを備え、
    前記リードフレーム(40)における前記モールド樹脂(60)で封止されている部位であるインナーリード(41)は、Cuよりなる母材(40a)の表面上に、当該母材(40a)側からNiメッキよりなるNiメッキ層(40b)、PdメッキよりなるPdメッキ層(40c)、AuよりなるAuメッキ層(40d)が、順次積層されてなるものである半導体装置において、
    前記インナーリード(41)における最表面をオージェ電子分光法によって表面分析したときの当該最表面に存在するCuの量が、当該最表面に存在するPdの量の40%以上となっていることを特徴とする半導体装置。
  2. 前記Niメッキ層(40b)、前記Pdメッキ層(40c)、前記Auメッキ層(40d)のそれぞれの膜厚は、0.3μm〜2.3μm、0.005μm〜0.05μm、0.003μm〜0.02μmであることを特徴とする請求項1に記載の半導体装置。
  3. 前記モールド樹脂(60)はエポキシ樹脂よりなることを特徴とする請求項1または2に記載の半導体装置。
  4. モールド樹脂(60)で封止される部位であるインナーリード(41)がCuよりなる母材(40a)の表面上に、当該母材(40a)側からNiメッキよりなるNiメッキ層(40b)、PdメッキよりなるPdメッキ層(40c)、AuよりなるAuメッキ層(40d)が、順次積層されてなるものとして構成されているリードフレーム(40)と、半導体素子(30)とを、ボンディングワイヤ(50)により電気的に接続し、
    前記リードフレーム(40)、前記ボンディングワイヤ(50)および前記半導体素子(30)を前記モールド樹脂(60)によって封止してなる半導体装置の製造方法において、
    前記リードフレーム(40)と前記半導体素子(30)との間でワイヤボンディングを行って前記ボンディングワイヤ(50)による接続を行った後、
    前記リードフレーム(40)のうち前記インナーリード(41)を、前記ワイヤボンディング時に前記インナーリード(41)に加わる温度よりも高い温度で加熱処理することにより、前記インナーリード(41)における最表面をオージェ電子分光法によって表面分析したときの当該最表面に存在するCuの量を、当該最表面に存在するPdの量の40%以上とし、
    しかる後、前記モールド樹脂(60)による封止を行うことを特徴とする半導体装置の製造方法。
  5. 前記インナーリード(41)を加熱処理する工程の温度は、275℃以上であることを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記インナーリード(41)を加熱処理する工程の温度は、295℃以上であることを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記インナーリード(41)を加熱処理する工程では、前記リードフレーム(40)のアイランド(10)に前記半導体素子(30)を搭載し、この半導体素子(30)と前記インナーリード(41)とを前記ボンディングワイヤ(50)により接続した状態で、前記加熱処理を行うものであり、
    当該加熱処理は、前記アイランド(10)は当該加熱処理の温度よりも低い温度とした状態で前記インナーリード(41)の加熱を行うことを特徴とする請求項4ないし6のいずれか1つに記載の半導体装置の製造方法。
JP2007111250A 2007-04-20 2007-04-20 半導体装置およびその製造方法 Expired - Fee Related JP4978294B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007111250A JP4978294B2 (ja) 2007-04-20 2007-04-20 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007111250A JP4978294B2 (ja) 2007-04-20 2007-04-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008270512A true JP2008270512A (ja) 2008-11-06
JP4978294B2 JP4978294B2 (ja) 2012-07-18

Family

ID=40049629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007111250A Expired - Fee Related JP4978294B2 (ja) 2007-04-20 2007-04-20 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4978294B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2180688A1 (en) 2008-10-21 2010-04-28 Sony Corporation Image processing apparatus, image processing method, and program
US10229871B2 (en) 2016-12-09 2019-03-12 Ohkuchi Materials Co., Ltd. Lead frame

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334087A (ja) * 1993-05-21 1994-12-02 Hitachi Cable Ltd 半導体装置用リードフレームの製造方法
JPH1140722A (ja) * 1997-07-15 1999-02-12 Mitsui High Tec Inc 半導体装置用リ−ドフレ−ムの製造方法
JP2000077593A (ja) * 1998-08-27 2000-03-14 Hitachi Cable Ltd 半導体用リードフレーム
JP2001110971A (ja) * 1999-10-01 2001-04-20 Samsung Aerospace Ind Ltd 半導体パッケージ用リードフレーム及びその製造方法
JP2006310397A (ja) * 2005-04-26 2006-11-09 Dainippon Printing Co Ltd 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
JP2007158327A (ja) * 2005-12-01 2007-06-21 Asm Assembly Automation Ltd スズメッキ又はスズメッキから形成された金属間層を備えるリードフレーム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334087A (ja) * 1993-05-21 1994-12-02 Hitachi Cable Ltd 半導体装置用リードフレームの製造方法
JPH1140722A (ja) * 1997-07-15 1999-02-12 Mitsui High Tec Inc 半導体装置用リ−ドフレ−ムの製造方法
JP2000077593A (ja) * 1998-08-27 2000-03-14 Hitachi Cable Ltd 半導体用リードフレーム
JP2001110971A (ja) * 1999-10-01 2001-04-20 Samsung Aerospace Ind Ltd 半導体パッケージ用リードフレーム及びその製造方法
JP2006310397A (ja) * 2005-04-26 2006-11-09 Dainippon Printing Co Ltd 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
JP2007158327A (ja) * 2005-12-01 2007-06-21 Asm Assembly Automation Ltd スズメッキ又はスズメッキから形成された金属間層を備えるリードフレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2180688A1 (en) 2008-10-21 2010-04-28 Sony Corporation Image processing apparatus, image processing method, and program
US10229871B2 (en) 2016-12-09 2019-03-12 Ohkuchi Materials Co., Ltd. Lead frame

Also Published As

Publication number Publication date
JP4978294B2 (ja) 2012-07-18

Similar Documents

Publication Publication Date Title
TWI700754B (zh) 半導體裝置用接合線
KR101924407B1 (ko) 리드 프레임 및 반도체 장치
US8039317B2 (en) Aluminum leadframes for semiconductor QFN/SON devices
JP2006303492A (ja) 半導体パッケージ用のリードフレーム
US9355987B2 (en) Electronic component and manufacturing method for electronic component
US7329944B2 (en) Leadframe for semiconductor device
JP2007287765A (ja) 樹脂封止型半導体装置
JP2007158327A (ja) スズメッキ又はスズメッキから形成された金属間層を備えるリードフレーム
JP6184477B2 (ja) アルミニウム被覆された銅のボンディングワイヤおよびその製造方法
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
JP5362719B2 (ja) 接合構造および電子部品の製造方法
JP4978294B2 (ja) 半導体装置およびその製造方法
CN106373893B (zh) 半导体装置及其制造方法
USH498H (en) Electronic component including soldered electrical leads
US8125060B2 (en) Electronic component with layered frame
Zheng Study of copper applications and effects of copper oxidation in microelectronic package
US9769933B2 (en) Printed circuit board and method of manufacturing the same
JP2006303215A (ja) 樹脂封止型半導体装置
JP2011023631A (ja) 接合構造体
US6404066B1 (en) Semiconductor device and process for manufacturing the same
JP2006245478A (ja) 半導体装置
CN100550363C (zh) 端子焊盘与焊料的键合构造、具有该键合构造的半导体器件和该半导体器件的制造方法
JP4931835B2 (ja) 半導体装置
US9646950B2 (en) Corrosion-resistant copper bonds to aluminum
US20030042597A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees