JP2008270512A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008270512A JP2008270512A JP2007111250A JP2007111250A JP2008270512A JP 2008270512 A JP2008270512 A JP 2008270512A JP 2007111250 A JP2007111250 A JP 2007111250A JP 2007111250 A JP2007111250 A JP 2007111250A JP 2008270512 A JP2008270512 A JP 2008270512A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- lead frame
- lead
- temperature
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
【解決手段】Cuよりなる母材40aの表面上にNiメッキ層40b、Pdメッキ層40c、Auメッキ層40dが順次積層されてなるリードフレーム40と、半導体素子30との間でワイヤボンディングを行った後、リードフレーム40のうちインナーリード41を、ワイヤボンディング時にインナーリード41に加わる温度よりも高い温度で加熱処理することにより、インナーリード41における最表面をオージェ電子分光法によって表面分析したときの当該最表面に存在するCuの量を、当該最表面に存在するPdの量の40%以上とし、しかる後、モールド樹脂60による封止を行う。
【選択図】図2
Description
なお、上記実施形態におけるインナーリード41の加熱処理は、その目的が、モールド樹脂60の内部のインナーリード41の樹脂密着性を向上させることであるため、局所的に加熱する方法として、例えばレーザ加熱のような方法を用いてもよい。また、リードフレーム10は、Pd−PPFであって上記したCuの量を考慮した表面構成を持つものであればよく、上記実施形態に限定されるものではない。
40…リードフレーム、40a…リードフレームの母材、
40b…Niメッキ層、40c…Pdメッキ層、40d…Auメッキ層、
41…インナーリード、42…アウターリード、50…ボンディングワイヤ。
Claims (7)
- 半導体素子(30)と、ボンディングワイヤ(50)を介して前記半導体素子(30)に電気的に接続されたリードフレーム(40)と、前記半導体素子(30)、前記ボンディングワイヤ(50)および前記リードフレーム(40)を封止するモールド樹脂(60)とを備え、
前記リードフレーム(40)における前記モールド樹脂(60)で封止されている部位であるインナーリード(41)は、Cuよりなる母材(40a)の表面上に、当該母材(40a)側からNiメッキよりなるNiメッキ層(40b)、PdメッキよりなるPdメッキ層(40c)、AuよりなるAuメッキ層(40d)が、順次積層されてなるものである半導体装置において、
前記インナーリード(41)における最表面をオージェ電子分光法によって表面分析したときの当該最表面に存在するCuの量が、当該最表面に存在するPdの量の40%以上となっていることを特徴とする半導体装置。 - 前記Niメッキ層(40b)、前記Pdメッキ層(40c)、前記Auメッキ層(40d)のそれぞれの膜厚は、0.3μm〜2.3μm、0.005μm〜0.05μm、0.003μm〜0.02μmであることを特徴とする請求項1に記載の半導体装置。
- 前記モールド樹脂(60)はエポキシ樹脂よりなることを特徴とする請求項1または2に記載の半導体装置。
- モールド樹脂(60)で封止される部位であるインナーリード(41)がCuよりなる母材(40a)の表面上に、当該母材(40a)側からNiメッキよりなるNiメッキ層(40b)、PdメッキよりなるPdメッキ層(40c)、AuよりなるAuメッキ層(40d)が、順次積層されてなるものとして構成されているリードフレーム(40)と、半導体素子(30)とを、ボンディングワイヤ(50)により電気的に接続し、
前記リードフレーム(40)、前記ボンディングワイヤ(50)および前記半導体素子(30)を前記モールド樹脂(60)によって封止してなる半導体装置の製造方法において、
前記リードフレーム(40)と前記半導体素子(30)との間でワイヤボンディングを行って前記ボンディングワイヤ(50)による接続を行った後、
前記リードフレーム(40)のうち前記インナーリード(41)を、前記ワイヤボンディング時に前記インナーリード(41)に加わる温度よりも高い温度で加熱処理することにより、前記インナーリード(41)における最表面をオージェ電子分光法によって表面分析したときの当該最表面に存在するCuの量を、当該最表面に存在するPdの量の40%以上とし、
しかる後、前記モールド樹脂(60)による封止を行うことを特徴とする半導体装置の製造方法。 - 前記インナーリード(41)を加熱処理する工程の温度は、275℃以上であることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記インナーリード(41)を加熱処理する工程の温度は、295℃以上であることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記インナーリード(41)を加熱処理する工程では、前記リードフレーム(40)のアイランド(10)に前記半導体素子(30)を搭載し、この半導体素子(30)と前記インナーリード(41)とを前記ボンディングワイヤ(50)により接続した状態で、前記加熱処理を行うものであり、
当該加熱処理は、前記アイランド(10)は当該加熱処理の温度よりも低い温度とした状態で前記インナーリード(41)の加熱を行うことを特徴とする請求項4ないし6のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007111250A JP4978294B2 (ja) | 2007-04-20 | 2007-04-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007111250A JP4978294B2 (ja) | 2007-04-20 | 2007-04-20 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008270512A true JP2008270512A (ja) | 2008-11-06 |
JP4978294B2 JP4978294B2 (ja) | 2012-07-18 |
Family
ID=40049629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007111250A Expired - Fee Related JP4978294B2 (ja) | 2007-04-20 | 2007-04-20 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4978294B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2180688A1 (en) | 2008-10-21 | 2010-04-28 | Sony Corporation | Image processing apparatus, image processing method, and program |
US10229871B2 (en) | 2016-12-09 | 2019-03-12 | Ohkuchi Materials Co., Ltd. | Lead frame |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334087A (ja) * | 1993-05-21 | 1994-12-02 | Hitachi Cable Ltd | 半導体装置用リードフレームの製造方法 |
JPH1140722A (ja) * | 1997-07-15 | 1999-02-12 | Mitsui High Tec Inc | 半導体装置用リ−ドフレ−ムの製造方法 |
JP2000077593A (ja) * | 1998-08-27 | 2000-03-14 | Hitachi Cable Ltd | 半導体用リードフレーム |
JP2001110971A (ja) * | 1999-10-01 | 2001-04-20 | Samsung Aerospace Ind Ltd | 半導体パッケージ用リードフレーム及びその製造方法 |
JP2006310397A (ja) * | 2005-04-26 | 2006-11-09 | Dainippon Printing Co Ltd | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 |
JP2007158327A (ja) * | 2005-12-01 | 2007-06-21 | Asm Assembly Automation Ltd | スズメッキ又はスズメッキから形成された金属間層を備えるリードフレーム |
-
2007
- 2007-04-20 JP JP2007111250A patent/JP4978294B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334087A (ja) * | 1993-05-21 | 1994-12-02 | Hitachi Cable Ltd | 半導体装置用リードフレームの製造方法 |
JPH1140722A (ja) * | 1997-07-15 | 1999-02-12 | Mitsui High Tec Inc | 半導体装置用リ−ドフレ−ムの製造方法 |
JP2000077593A (ja) * | 1998-08-27 | 2000-03-14 | Hitachi Cable Ltd | 半導体用リードフレーム |
JP2001110971A (ja) * | 1999-10-01 | 2001-04-20 | Samsung Aerospace Ind Ltd | 半導体パッケージ用リードフレーム及びその製造方法 |
JP2006310397A (ja) * | 2005-04-26 | 2006-11-09 | Dainippon Printing Co Ltd | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 |
JP2007158327A (ja) * | 2005-12-01 | 2007-06-21 | Asm Assembly Automation Ltd | スズメッキ又はスズメッキから形成された金属間層を備えるリードフレーム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2180688A1 (en) | 2008-10-21 | 2010-04-28 | Sony Corporation | Image processing apparatus, image processing method, and program |
US10229871B2 (en) | 2016-12-09 | 2019-03-12 | Ohkuchi Materials Co., Ltd. | Lead frame |
Also Published As
Publication number | Publication date |
---|---|
JP4978294B2 (ja) | 2012-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI700754B (zh) | 半導體裝置用接合線 | |
KR101924407B1 (ko) | 리드 프레임 및 반도체 장치 | |
US8039317B2 (en) | Aluminum leadframes for semiconductor QFN/SON devices | |
JP2006303492A (ja) | 半導体パッケージ用のリードフレーム | |
US9355987B2 (en) | Electronic component and manufacturing method for electronic component | |
US7329944B2 (en) | Leadframe for semiconductor device | |
JP2007287765A (ja) | 樹脂封止型半導体装置 | |
JP2007158327A (ja) | スズメッキ又はスズメッキから形成された金属間層を備えるリードフレーム | |
JP6184477B2 (ja) | アルミニウム被覆された銅のボンディングワイヤおよびその製造方法 | |
JP2001110971A (ja) | 半導体パッケージ用リードフレーム及びその製造方法 | |
JP5362719B2 (ja) | 接合構造および電子部品の製造方法 | |
JP4978294B2 (ja) | 半導体装置およびその製造方法 | |
CN106373893B (zh) | 半导体装置及其制造方法 | |
USH498H (en) | Electronic component including soldered electrical leads | |
US8125060B2 (en) | Electronic component with layered frame | |
Zheng | Study of copper applications and effects of copper oxidation in microelectronic package | |
US9769933B2 (en) | Printed circuit board and method of manufacturing the same | |
JP2006303215A (ja) | 樹脂封止型半導体装置 | |
JP2011023631A (ja) | 接合構造体 | |
US6404066B1 (en) | Semiconductor device and process for manufacturing the same | |
JP2006245478A (ja) | 半導体装置 | |
CN100550363C (zh) | 端子焊盘与焊料的键合构造、具有该键合构造的半导体器件和该半导体器件的制造方法 | |
JP4931835B2 (ja) | 半導体装置 | |
US9646950B2 (en) | Corrosion-resistant copper bonds to aluminum | |
US20030042597A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |