JP2006303492A - 半導体パッケージ用のリードフレーム - Google Patents

半導体パッケージ用のリードフレーム Download PDF

Info

Publication number
JP2006303492A
JP2006303492A JP2006109553A JP2006109553A JP2006303492A JP 2006303492 A JP2006303492 A JP 2006303492A JP 2006109553 A JP2006109553 A JP 2006109553A JP 2006109553 A JP2006109553 A JP 2006109553A JP 2006303492 A JP2006303492 A JP 2006303492A
Authority
JP
Japan
Prior art keywords
plating layer
lead frame
semiconductor package
surface roughness
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006109553A
Other languages
English (en)
Inventor
Seinichi Kyo
聖日 姜
Seitetsu Boku
世▲てつ▼ 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Techwin Co Ltd
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of JP2006303492A publication Critical patent/JP2006303492A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F9/00—Component parts of dredgers or soil-shifting machines, not restricted to one of the kinds covered by groups E02F3/00 - E02F7/00
    • E02F9/02—Travelling-gear, e.g. associated with slewing gears
    • E02F9/022—Travelling-gear, e.g. associated with slewing gears for moving on rails
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F9/00—Component parts of dredgers or soil-shifting machines, not restricted to one of the kinds covered by groups E02F3/00 - E02F7/00
    • E02F9/20—Drives; Control devices
    • E02F9/2058—Electric or electro-mechanical or mechanical control devices of vehicle sub-units
    • E02F9/2062—Control of propulsion units
    • E02F9/207—Control of propulsion units of the type electric propulsion units, e.g. electric motors or generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mining & Mineral Resources (AREA)
  • Civil Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 半導体パッケージ用のリードフレームを提供する。
【解決手段】 金属素材からなる母材と、母材の少なくとも一面に複数の相異なる成分のメッキ層が形成された半導体パッケージ用のリードフレームであって、メッキ層は、母材の少なくとも一面に積層され、ニッケルまたはニッケル合金からなるＮｉメッキ層と、Ｎｉメッキ層の少なくとも一面に積層され、ＰｄまたはＰｄ合金からなるＰｄメッキ層と、Ｐｄメッキ層の少なくとも一面に積層され、ＡｕまたはＡｕ合金からなる保護メッキ層と、を備え、Ｎｉメッキ層は、所定の厚さと表面粗度を有するように粗く形成されたことを特徴とする半導体パッケージ用のリードフレームである。
【選択図】 図４

Description

本発明は、半導体パッケージ用のリードフレームに係り、さらに詳細には、半導体チップと外部回路とを連結させて一つの半導体パッケージをなし、厳しい外部環境下でも成形材料（molding compound）接着性に優れた構造を有する半導体パッケージ用のリードフレームに関する。
半導体パッケージ用のリードフレームは、半導体チップと共に半導体パッケージをなす核心構成要素の一つであり、半導体パッケージを外部と連結させる導線の役割と、半導体チップを支持する支持体の役割とを行う。
図１は、通常的な半導体パッケージ用のリードフレームの平面図である。図１に示されたように、リードフレーム１は、ダイパッド２及びリード４、５を備える。
ダイパッド２は、パッド支持部３によりレール７に連結されて半導体チップを支持する機能を有する。
リード４、５は、内部リード４及び外部リード５を備え、内部リード４と外部リード５との間には、各リードの間隔を維持して支持するダムバー６が形成されている。半導体パッケージの組立が完了すれば、レール７及びダムバー６は除去される。
このような構造を有するリードフレームは、記憶素子である半導体チップとの組立過程を経て半導体パッケージをなす。半導体組立過程には、ダイ付着工程、ワイヤーボンディング工程、成形工程が含まれる。ダイ付着工程は、半導体チップ（ダイ）をリードフレームのパッドに付着させる工程であり、ワイヤーボンディング工程は、半導体チップの端子部とリードフレームの内部リードとを金などで接合して連結する工程であり、成形工程は、成形用樹脂などの絶縁体でチップとワイヤー及び内部リード部分を封止する工程であって、主にエポキシ樹脂成形材料（ＥＭＣ：epoxy molding compound）が使われる。
半導体の組立工程中に、ダイ付着工程で半導体チップとの接着力を良くし、ワイヤーボンディング工程で内部リードのワイヤーボンディング性を改善するために、ダイパッド２及び内部リード４に所定の特性を有する金属素材を塗布する場合が多い。これと共に、成形工程の後、外部リード５が基板に実装される工程で、ハンダ付けぬれ性を向上させるために、外部リードの所定部位に錫と鉛との合金（Ｓｎ−Ｐｂ）からなるハンダ付け基礎メッキを行う。
しかし、前記ハンダ付け基礎メッキ工程は、その過程が面倒であり、露出された鉛及び鉛メッキ溶液による環境問題が引き起こされる。これと共に、ハンダ付け基礎メッキ過程で、メッキ層の不均一を除去するための追加工程が必要であり、リードフレーム表面と成形用樹脂との間にメッキ液が侵入して、半導体チップの不良を引き起こす場合が頻繁に発生するという問題点がある。
上記問題点を解決するために先メッキ方法が提案された。この方法では、半導体パッケージ工程前に、ハンダ付けぬれ性に優れた素材を金属素材にあらかじめ塗布することによって、半導体後工程での鉛メッキ工程を省略可能にした。前記先メッキ方法を使用したリードフレームは、後工程が簡単になるだけでなく、半導体パッケージ工程において鉛メッキという環境汚染工程を減らすことができて、最近脚光を浴びている。
図２には、従来の先メッキ方法を利用して製造されたリードフレームの一例を概略的に示した断面図が示されている。図２を参照すると、銅を主成分とする母材１１の上層部にＮｉメッキ層１２が全面的に形成され、Ｎｉメッキ層１２の直上部にＰｄメッキ層１３が形成されたことが分かる。すなわち、母材１１の上層部にＮｉとＰｄとが順次に全面メッキされる。
上記のように最上層としてＰｄをメッキしたリードフレームを使用すれば、環境にやさしく半導体パッケージの製造工程が単純化できる。しかし、Ｐｄで形成されたＰｄメッキ層１３は、半導体組立工程中に発生した熱により酸化されてＰｄ化合物を形成し、このために、その物性自体が低下し易い。このようなＰｄメッキ層１３の酸化及びこれによる物性低下は、ゴールドワイヤーとリードフレームとの界面接合性（ワイヤーボンディング性）及びハンダ付け性を低下させる。また、メッキ時に水素を吸着する場合、メッキ面が硬化されて衝撃に弱くなるという問題点がある。
このような問題点を解決するために、特許文献１に開示されたリードフレームが図３Ａ及び図３Ｂに示されている。図３Ａには、金属素材の母材２１の上層部にＮｉメッキ層２２、Ｐｄメッキ層２３、金メッキ層２４が順に形成された例が示されており、図３Ｂには、金属素材の母材２１の上層部にＮｉまたはＮｉ合金メッキ層２２’、ＰｄまたはＰｄ合金メッキ層２３’、Ａｕ−Ｐｄ合金メッキ層２４’が順に形成された例が示されている。このような構造は、最上層のＡｕメッキ層２４またはＡｕ−Ｐｄ合金メッキ層２４’を除いては、根本的に図２に示されたメッキ層構造と同一である。
ＡｕはＰｄに比べて耐酸化性が大きい。したがって、図３Ａに示されたように、リードフレームの最上部に純粋なＡｕメッキ層２４が形成される場合、前記Ａｕメッキ層２４が半導体パッケージの製造時、熱処理工程を経る過程でＰｄメッキ層２３が酸化されることを防止することによって、従来のワイヤーボンディング性及びハンダ付け性の問題を解決できた。
ところが、一般的に成形用樹脂は、純粋な金属や合金の表面とは親和性が低く、逆に表面に酸化層が形成された場合に、その接着力に優れるという特徴がある。これによって、成形用樹脂の接触表面にＰｄの酸化防止層として純粋なＡｕメッキ層が形成される時には、成形用樹脂の接着性が低下する問題が発生する。
この場合、図３Ｂに示されたように、Ａｕ及びＰｄからなるＡｕ−Ｐｄ合金メッキ層２４’がＰｄまたはＰｄ合金メッキ層２３’の上部に形成されると、Ａｕ−Ｐｄ合金メッキ層２４’を構成するＰｄの酸化によって、成形用樹脂との接着力が高くなる。
ところが、最近、環境にやさしい半導体パッケージの製造が注目されており、こうのような環境にやさしい半導体パッケージでは、湿度及び温度が非常に高い厳しい環境下でも成形用樹脂とリードフレームとの間に優れた接着性が要求されるが、このような厳しい環境下で、Ａｕ−Ｐｄ合金メッキ層２４’が悪い成形用樹脂接着性を有するという問題点がある。
すなわち、後述するように、温度８５℃及び相対湿度８５％の状態で１６８時間経過後に、クーポンテストを通じた感湿性レベル（ＭＳＬ：moisture sensitivity level）評価結果によれば、デラミネーション品質が悪く、成形用樹脂接着力が低く現れることによって、劣悪な吸湿環境での成形用樹脂接着性が劣化されるという問題点がある。
米国特許第６，４６９，３８６号明細書
本発明は、上記問題点などを含むいろいろな問題点を解決するためのものであって、ゴールドワイヤーとリードとの界面接合性及びハンダ付け性、及び劣悪な加温加湿環境下でもデラミネーション品質及び成形用樹脂接着性に優れた半導体パッケージ用のリードフレームを提供するところにその目的がある。
上記のような本発明の目的は、金属素材からなる母材と、第１厚さ及び第１表面粗度を有して母材の少なくとも一面に形成された第１Ｎｉメッキ層と、第２厚さ及び第２表面粗度を有して第１Ｎｉメッキ層の少なくとも一面に形成された第２Ｎｉメッキ層と、第２Ｎｉメッキ層上に形成されたＰｄメッキ層と、Ｐｄメッキ層上に形成された保護メッキ層と、を備える半導体パッケージ用のリードフレームを提供することによって達成される。
ここで、保護メッキ層は、ＡｕまたはＡｕ合金からなりうる。
また、ここで、第１表面粗度は、第２表面粗度に比べて実質的にさらに粗く、第１厚さは、およそ０．０２５４ないし０．２５４μｍ（１．０ないし１０μｉｎ）の範囲に属するように形成されるが、この場合、第２厚さは、およそ０．２５４ないし１．２７μｍ（１０ないし５０μｉｎ）の範囲に属することが望ましい。
また、ここで、第１表面粗度は、第２表面粗度に比べてさらに粗く、第１厚さは、０．２５４ないし１．２７μｍの範囲に属するように形成されるが、この場合、第２厚さは、およそ０．０２５４ないし０．２５４μｍの範囲に属することが望ましい。
また、ここで、第２表面粗度は、実質的に第１表面粗度よりさらに粗く形成されるが、第２厚さは、およそ０．０２５４ないし０．２５４μｍの範囲に属することが望ましく、第１厚さは、およそ０．２５４ないし１．２７μｍの範囲に属することが望ましい。
また、ここで、第２表面粗度は、第１表面粗度より実質的に粗く、第２表面粗度は、およそ０．２５４ないし１．２７μｍの範囲に属し得るが、この場合、第１厚さは、およそ０．０２５４ないし０．２５４μｍの範囲に属することが望ましい。
ここで、母材は、Ｃｕまたはアロイ４２を含んでなりうる。
また、ここで、第２Ｎｉメッキ層とＰｄメッキ層との間に配置され、第３厚さ及び第３表面粗度を有する第３Ｎｉメッキ層をさらに備えうる。
この場合、第２表面粗度は、第１表面粗度及び第３表面粗度より実質的にさらに粗く、第３厚さは、０．０２５４ないし０．２５４μｍの範囲に属し、第１厚さは、およそ０．２５４ないし１．２７μｍの範囲に属することが望ましい。
また、この場合、第２厚さは、およそ０．０２５４ないし０．２５４μｍの範囲に属するように形成されうる。
また、Ｐｄメッキ層は、およそ０．００５０８ないし０．０２５４μｍ（０．２ないし１．０μｉｎ）の範囲に属するように形成され、保護メッキ層は、フラッシュメッキからなりうる。
また、ここで、第１表面粗度または前記第２表面粗度は、保護メッキ層上でおよそ０．００５０８ないし０．０２０３２μｍ（０．２ないし０．８μｉｎ）の範囲に属する表面光沢を有し、母材は、Ｃｕまたはアロイ４２からなりうる。
本発明による半導体パッケージ用のリードフレームによれば、リードフレームの品質目標であるワイヤーボンディング性、ハンダ付け性だけでなく、成形用樹脂の接着性及びデラミネーション品質が大きく改善して、半導体パッケージの信頼性を大きく向上させることができる。
また、本発明によるリードフレームは、劣悪な吸湿環境条件下でも成形用樹脂の接着力及びデラミネーション品質に優れるので、Ｐｂフリーなどの環境にやさしい半導体パッケージの製造に適している。
以下、添付された図面を参照して、本発明の実施形態を詳細に説明する。
図４には、本発明の第１実施形態による半導体パッケージ用のリードフレームの断層構造を概略的に示した断面図が示されている。
図４に示されたように、本発明の第１実施形態による半導体パッケージ用のリードフレームは、母材２１、Ｎｉメッキ層１２２、ラフ（rough）Ｎｉメッキ層１２５、Ｐｄメッキ層１２３、及び保護メッキ層１２４を備える。
母材２１は、Ｃｕまたはアロイ４２素材を主成分として形成され、Ｎｉメッキ層１２２は、ＮｉまたはＮｉ合金からなり、Ｐｄメッキ層１２３は、ＰｄまたはＰｄ合金からなり、保護メッキ層１２４は、ＡｕまたはＡｕ合金からなる。ラフＮｉメッキ層１２５は、ＮｉまたはＮｉ合金層によりなりうる。
Ｎｉメッキ層１２２は、母材２１の素材、例えばＣｕまたは鉄系Ｎｉなどがリードフレーム表面に拡散されて、酸化銅または硫化銅を生成することを防止する。
Ｎｉメッキ層１２２、１２５は、Ｎｉ、Ｈ３ＢＯ３、Ｃｌのうちの１若しくは複数を含み得るＮｉ溶液に母材２１に曝露する間に約１０〜３０Ａ／１００ｍ２（ＡＳＤ）の電流密度を１０〜３０秒間印加する過程を含む電気メッキ工程により、析出させることができる。メッキ層１２２、１２５の厚さは、例えば０．２５４ないし１．２７μｍの範囲内にあることがある。
ラフＮｉメッキ層１２５は、次のような工程で製作される。
硫化ニッケル３０ｇ／ｌ、硫化アンモニウム３０ｇ／ｌ、硫化ナトリウム５０ｇ／ｌ、塩化ナトリウム２０ｇ／ｌ、ホウ酸２５ｇ／ｌを基本とする薬浴を使用して、高密度電流（例えば１０Ａ／１００ｍ２以上）を印加して、表面の粗いニッケルメッキ層を形成する。また、このようなメッキ工程は、一側のローラに巻かれた半導体リードフレームが供給され、そのメッキが完了すれば、他側のローラに巻かれるリール・ツー・リール方式（reel to reel）で行われる。そして、Ｎｉメッキ速度を速くし、安定的にラフＮｉメッキ層１２５を得るために、５０ＡＳＤの高電流を印加できる。望ましい処理時間は、５ないし２０秒程度であることが望ましい。メッキ処理時間が５秒以下では、適正厚さのラフＮｉメッキ層１２５を確保し難く、２０秒以上では、Ｎｉメッキ層のスマット発生により２次汚染が生じうる。
通常、ＰｄまたはＰｄ合金は、ハンダ付けぬれ性が非常に良好な金属である。したがって、ラフＮｉメッキ層１２５上に形成されたＰｄメッキ層１２３は、ラフＮｉメッキ層１２５の表面を保護し、ハンダ付けを容易にする機能を行う。
保護メッキ層１２４は、ＡｕまたはＡｕ合金からなり、Ｐｄメッキ層１２３が空気中に露出される時、空気中の水素と吸着することを防止する役割を果たす。これによって、半導体パッケージの製造時、リードフレームが熱的工程を経る間にＰｄメッキ層１２３が酸化されることを防止して、外部リード５（図１）のハンダ付け性を低下させない。
Ｎｉメッキ層１２２の厚さは、０．２５４ないし１．２７μｍであり、ラフＮｉメッキ層１２５の厚さは、０．０２５４ないし０．２５４μｍであり、Ｐｄメッキ層１２３の厚さは、０．００５０８ないし０．０２５４μｍである。保護メッキ層１２４は、フラッシュメッキでなされる。保護メッキ層１２４の厚さがあまりにも薄く形成された場合には、メッキが薄いために管理が難しく、管理費用が上昇するという問題点があり、あまりにも厚く形成された場合には、高価なＡｕの消費量が増加して製造コストが過度に上昇するので、適切な厚さを維持することが望ましい。
以上説明したように、リードフレームの表面にメッキを実施する場合には、成形用樹脂との接着性が大きく向上する。従来に、成形用樹脂との接着性に優れた性質を有する素材でリードフレームの最外郭をメッキして、成形用樹脂とリードフレームとの接着性を向上させる方式はあったが、本発明のようにメッキ層を粗く形成して、成形用樹脂とリードフレームとの接着力を向上させる方式は、完全に新しい方式である。本発明による場合には、ラフＮｉメッキ層１２５によりリードフレームと成形用樹脂との接着性が大きく向上するため、特性上成形用樹脂との接着性がすこし落ちる素材でも他の特性、例えば、鉛ぬれ性などに優れるか、単価が安い素材ならば、保護メッキ層の素材として選択することができる。すなわち、リードフレームのメッキ層を構成する素材の選択の幅が広くなって、材料費の節減や鉛ぬれ性のような他の特性を強化させることができる。
図５には、本発明の第２実施形態による半導体パッケージ用のリードフレームの断層構造を概略的に示した断面図が示されている。
リードフレームは、母材２１、Ｎｉメッキ層１２２ａ、ラフＮｉメッキ層１２５、Ｎｉメッキ層１２２ｂ、Ｐｄメッキ層１２３、及び保護メッキ層１２４を備える。
第２実施形態と第１実施形態との最も大きな相違点は、ラフＮｉメッキ層１２５の上下面にＮｉメッキ層１２２ａ、１２２ｂが位置するということである。そして、Ｎｉメッキ層１２２ａの厚さは、０．２５４μｍないし１．２７μｍであり、Ｎｉメッキ層１２２ｂの厚さは、０．０２５４μｍないし０．２５４μｍであることが望ましい。
図６には、本発明の第３実施形態による半導体パッケージ用のリードフレームの断層構造を概略的に示した断面図が示されている。
図６に示されたように、本発明の第３実施形態による半導体パッケージ用のリードフレームは、母材２１、ラフＮｉメッキ層１２５、Ｎｉメッキ層１２２、Ｐｄメッキ層１２３、及び保護メッキ層１２４を備える。
第３実施形態と第１実施形態との最も大きな相違点は、ラフＮｉメッキ層１２５とＮｉメッキ層１２２との位置が交換されているということである。
以上、本発明の第１ないし第３実施形態で説明したように、本発明の最も大きな特徴は、メッキ層にラフＮｉメッキ層１２５を備えて、リードフレームの表面を粗く形成して、物理的に接着性に優れたリードフレームを製作できるようにするということである。
図７ないし９には、それぞれ本発明の実施形態によるリードフレームのメッキ層の表面を示すＳＥＭ写真が示されており、図１０には、従来のリードフレームの表面を示すＳＥＭ写真が示されている。図７ないし図９を参照すると、本発明によるリードフレームの表面が従来のリードフレームの表面に比べて、顕著に粗く形成されることによって、成形用樹脂と接着された後、表面粗度により自然に発生するリードフレーム表面と成形用樹脂との形状結合力が追加されて、成形用樹脂との接着力が向上することが分かる。
本発明によるリードフレームの製作後、所望の表面粗度が形成されたか否かについての検査は、ＳＥＭにより確認可能であるが、実際の工程に適用する場合には、検査に時間がかかるので、さらに速く工程中に表面粗度を確認する方案が必要である。このために、光沢度を測定する方法を使用できる。光沢度が０．２ないし０．８の範囲にある場合、所望の表面粗度を有するリードフレームが製作されたと見なされる。光沢度が０．２以下では、粗さ（ラフネス）が過度に形成されて、成形用樹脂として使われるＡｇエポキシ内に含まれた樹脂が成形中に広がって、２次品質問題を引き起こす樹脂ブリードのオーバーフロー（ＲＢＯ：resin bleed overflow）などの問題が生じる可能性があり、光沢度が０．８以上の場合には、粗さが十分でないので、感湿性レベル（ＭＳＬ）向上の効果がない。
以下、比較例を通じて本発明の特徴をさらに詳細に説明する。ただし、本発明の範囲が下記比較例により全的に限定されるものではないことはいうまでもない。
図１１には、本発明によるリードフレームを他の比較例と比較しつつ、クーポンテストの施行により得たデータに基づいた成形用樹脂剪断力を示したグラフが示されており、図１２ないし図１４には、クーポンテストで使われた試片の形状及び寸法を示す図面が示されており、図１５には、成形用樹脂のデラミネーション程度を示したテーブルが示されている。ここで、デラミネーション程度とは、成形用樹脂とリードフレームとの全体接触可能面積のうち、下記の試験条件の適用後、すなわち、吸湿過程及びリフローを経た後に成形用樹脂とリードフレームとの接触が分離されている程度を示す。
一方、試片及び試験条件は、次の通りである。
１．試片
（１）リードフレーム：
１）本発明：本発明の第１ないし第３実施形態で説明したメッキ層を、厚さ０．２５ｍｍ、幅６ｍｍ、長さ２５ｍｍのＣｕを主成分とする母材上に形成した。
２）比較例１：本発明の第１ないし第３実施形態で説明したメッキ層の構成の中、ラフＮｉメッキ層を除外したメッキ層を、本発明のリードフレームと同じサイズ及び成分を有する母材上に形成した。
３）比較例２：本発明の第１ないし第３実施形態で説明したメッキ層の構成の中、ラフＮｉメッキ層を除いて、保護メッキ層の成分をＡｕに限定したメッキ層を、本発明のリードフレームと同じサイズ及び成分を有する母材上に形成した。
（２）成形用樹脂：モデル名 ＳＬ７３００ＭＥＳ（ＭＱＦＰタイプ、韓国第一毛織社製）を使用した。
（３）試片は、前記リードフレーム及び成形用樹脂を使用して、図１２ないし図１４に示されたものと同じサイズで製作した。
２．試験条件
下記のような、
（１）モールド前硬化：１７５℃で４時間、
（２）吸湿過程：温度８５℃及び相対湿度８５％で１６８時間、
（３）リフロー：最大２６０℃（３回実施）の過程を順次に実施した後、前記試片の接着力を測定した。
（１）ＳＡＭ：モデル名ＨＳ−１００（ＳＯＮＩＸ社）
（２）強度試験器：モデル名ＡＧＳ−１００Ａ（島津製作所）
図１１に示されたように、本発明の第１ないし第３実施形態によるリードフレーム試片の場合、それぞれ７５ｋｇｆ、７０ｋｇｆ及び６４ｋｇｆ以上の成形用樹脂接着力を有する。これは、当業界で半導体パッケージの信頼性維持のために要求されるレベルよりはるかに高い。
一方、比較例１の場合、成形用樹脂接着力が３５ｋｇｆないし５３ｋｇｆ、比較例２は、成形用樹脂接着力が１２ｋｇｆないし１５ｋｇｆである。したがって、ラフＮｉメッキ層を備えるリードフレームの成形用樹脂接着力が、比較例１及び２に比べて顕著に高く現れることが分かる。
一方、図１５には、本発明の第１ないし第３実施形態と比較例１及び２のデラミネーション品質を実験を通じて比較したテーブルが示されている。
図１５に示された実験結果は、直接に力を加えず、実際使用条件より劣悪な前記の実験条件状態を経た後の成形用樹脂とリードフレームとの接合状態を調べたものであり、具体的な実験条件及び比較例の構成は、前の実験条件を説明しつつ言及した部分と同じである。図１５において、ハッチングで表示された部分３０１は、デラミネーションが発生した部分である。図１５を見ると、本発明の第１ないし第３実施形態の場合は、ほとんどデラミネーションが発生しないことが分かる。これに比べて比較例１の場合、半分以上の部分でデラミネーション現象が発生し、比較例２の場合、ほとんど全部分でデラミネーション現象が発生することが分かる。
要するに、図１５に示されたように、ラフＮｉメッキ層を備えるリードフレームのデラミネーション発生程度が比較例１及び比較例２に比べて顕著に低いということが分かる。
本発明は添付した図面に示された一実施形態に基づいて説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。従って、本発明の真の技術的保護範囲は、特許請求の範囲によってのみ決まらねばならない。
本発明は、半導体パッケージ関連の技術分野に好適に用いられる。
通常的な半導体パッケージ用のリードフレームの一例の構造を概略的に示す平面図である。 従来の半導体パッケージ用のリードフレームのメッキ層の構成を示す図面である。 従来の半導体パッケージ用のリードフレームのメッキ層の構成の他の例を示す図面である。 従来の半導体パッケージ用のリードフレームのメッキ層の構成のさらに他の例を示す図面である。 本発明の第１実施形態による半導体パッケージ用のリードフレームのメッキ層の構成を示す図面である。 本発明の第２実施形態による半導体パッケージ用のリードフレームのメッキ層の構成を示す図面である。 本発明の第３実施形態による半導体パッケージ用のリードフレームのメッキ層の構成を示す図面である。 本発明の第１実施形態による半導体パッケージ用のリードフレームの表面を示すＳＥＭ写真である。 本発明の第２実施形態による半導体パッケージ用のリードフレームの表面を示すＳＥＭ写真である。 本発明の第３実施形態による半導体パッケージ用のリードフレームの表面を示すＳＥＭ写真である。 図２に示された従来の半導体パッケージ用のリードフレームの表面を示すＳＥＭ写真である。 本発明の実施形態及び比較例に対するクーポンテストによる接着力の実験結果を示すグラフである。 クーポンテストに使われた試片の形状及び寸法を示す図面である。 クーポンテストに使われた試片の形状及び寸法を示す図面である。 クーポンテストに使われた試片の形状及び寸法を示す図面である。 本発明の実施形態と比較例に対するデラミネーション品質を比較したテーブルである。
符号の説明
１ 半導体パッケージ用のリードフレーム
２ ダイパッド
３ パッド支持部
４ 内部リード
５ 外部リード
６ ダムバー
７ レール
１１、２１ 母材
１２、２２ Ｎｉメッキ層
１３、２３ Ｐｄメッキ層
２２’、１２２、１２２ａ、１２２ｂ ＮｉまたはＮｉ合金メッキ層
２３’、１２３ ＰｄまたはＰｄ合金メッキ層
２４ Ａｕメッキ層
２４’ Ａｕ−Ｐｄ合金メッキ層
１２４ 保護メッキ層
１２５ ラフＮｉメッキ層

Claims (20)

  1. 半導体パッケージ用のリードフレームであって、
    金属素材からなる母材と、
    第１厚さ及び第１表面粗度を有して前記母材の少なくとも一面に形成された第１Ｎｉメッキ層と、
    第２厚さ及び第２表面粗度を有して前記第１Ｎｉメッキ層の少なくとも一面に形成された第２Ｎｉメッキ層と、
    前記第２Ｎｉメッキ層上に形成されたＰｄメッキ層と、
    前記Ｐｄメッキ層上に形成された保護メッキ層と、を備える半導体パッケージ用のリードフレーム。
  2. 前記保護メッキ層は、ＡｕまたはＡｕ合金からなる請求項１に記載の半導体パッケージ用のリードフレーム。
  3. 前記第１表面粗度は、前記第２表面粗度に比べて実質的にさらに粗く、
    前記第１厚さは、およそ０．０２５４ないし０．２５４μｍの範囲に属する請求項１に記載の半導体パッケージ用のリードフレーム。
  4. 前記第２厚さは、およそ０．２５４ないし１．２７μｍの範囲に属する請求項３に記載の半導体パッケージ用のリードフレーム。
  5. 前記第１表面粗度は、前記第２表面粗度に比べてさらに粗く、
    前記第１厚さは、０．２５４ないし１．２７μｍの範囲に属する請求項１に記載の半導体パッケージ用のリードフレーム。
  6. 前記第２厚さは、およそ０．０２５４ないし０．２５４μｍの範囲に属する請求項５に記載の半導体パッケージ用のリードフレーム。
  7. 前記第２表面粗度は、実質的に前記第１表面粗度よりさらに粗く、
    前記第２厚さは、およそ０．０２５４ないし０．２５４μｍの範囲に属する請求項１に記載の半導体パッケージ用のリードフレーム。
  8. 前記第１厚さは、およそ０．２５４ないし１．２７μｍの範囲に属する請求項７に記載の半導体パッケージ用のリードフレーム。
  9. 前記第２表面粗度は、前記第１表面粗度より実質的に粗く、
    前記第２表面粗度は、およそ０．２５４ないし１．２７μｍの範囲に属する請求項１に記載の半導体パッケージ用のリードフレーム。
  10. 前記第１厚さは、およそ０．０２５４ないし０．２５４μｍの範囲に属する請求項９に記載の半導体パッケージ用のリードフレーム。
  11. 前記母材は、Ｃｕまたはアロイ４２を含む請求項１に記載の半導体パッケージ用のリードフレーム。
  12. 前記第２Ｎｉメッキ層と前記Ｐｄメッキ層との間に配置され、第３厚さ及び第３表面粗度を有する第３Ｎｉメッキ層をさらに備える請求項１に記載の半導体パッケージ用のリードフレーム。
  13. 前記第２表面粗度は、前記第１表面粗度及び第３表面粗度より実質的にさらに粗い請求項１２に記載の半導体パッケージ用のリードフレーム。
  14. 前記第３厚さは、０．０２５４ないし０．２５４μｍの範囲に属する請求項１３に記載の半導体パッケージ用のリードフレーム。
  15. 前記第１厚さは、およそ０．２５４ないし１．２７μｍの範囲に属する請求項１４に記載の半導体パッケージ用のリードフレーム。
  16. 前記第２厚さは、およそ０．０２５４ないし０．２５４μｍの範囲に属する請求項１２に記載の半導体パッケージ用のリードフレーム。
  17. 前記Ｐｄメッキ層は、およそ０．００５０８ないし０．０２５４μｍの範囲に属する請求項１に記載の半導体パッケージ用のリードフレーム。
  18. 前記保護メッキ層は、フラッシュメッキからなる請求項１に記載の半導体パッケージ用のリードフレーム。
  19. 前記第１表面粗度または前記第２表面粗度は、前記保護メッキ層上でおよそ０．００５０８ないし０．０２０３２μｍの範囲に属する表面光沢を有する請求項１に記載の半導体パッケージ用のリードフレーム。
  20. 前記母材は、Ｃｕまたはアロイ４２からなることを特徴とする請求項１２に記載の半導体パッケージ用のリードフレーム。
JP2006109553A 2005-04-15 2006-04-12 半導体パッケージ用のリードフレーム Pending JP2006303492A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050031420A KR100819800B1 (ko) 2005-04-15 2005-04-15 반도체 패키지용 리드 프레임

Publications (1)

Publication Number Publication Date
JP2006303492A true JP2006303492A (ja) 2006-11-02

Family

ID=37055660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006109553A Pending JP2006303492A (ja) 2005-04-15 2006-04-12 半導体パッケージ用のリードフレーム

Country Status (7)

Country Link
US (1) US7285845B2 (ja)
JP (1) JP2006303492A (ja)
KR (1) KR100819800B1 (ja)
CN (1) CN100527404C (ja)
DE (1) DE102006017042B4 (ja)
MY (1) MY141288A (ja)
TW (1) TWI397981B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010111899A (ja) * 2008-11-05 2010-05-20 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JP2011236509A (ja) * 2011-09-02 2011-11-24 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
WO2020217787A1 (ja) * 2019-04-22 2020-10-29 Ｎｇｋエレクトロデバイス株式会社 金属部材およびその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100989802B1 (ko) * 2006-11-29 2010-10-29 유니마이크론 테크놀로지 코퍼레이션 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법
CN100483705C (zh) * 2007-04-29 2009-04-29 江苏长电科技股份有限公司 可以防止半导体塑料封装体内元器件分层的封装方法
CN100464416C (zh) * 2007-04-29 2009-02-25 江苏长电科技股份有限公司 防止半导体塑料封装体内元器件分层的封装方法
CN100466245C (zh) * 2007-04-29 2009-03-04 江苏长电科技股份有限公司 有效改善半导体塑料封装体内元器件分层的封装方法
KR101289803B1 (ko) 2008-05-16 2013-07-26 삼성테크윈 주식회사 회로 기판 및 그 제조 방법
KR101241735B1 (ko) * 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
KR101426038B1 (ko) 2008-11-13 2014-08-01 주식회사 엠디에스 인쇄회로기판 및 그 제조방법
TWI359714B (en) * 2008-11-25 2012-03-11 Univ Yuan Ze Method for inhibiting the formation of palladium-n
KR101072233B1 (ko) * 2009-03-17 2011-10-12 엘지이노텍 주식회사 반도체 패키지 및 그 제조방법
US8304868B2 (en) * 2010-10-12 2012-11-06 Texas Instruments Incorporated Multi-component electronic system having leadframe with support-free with cantilever leads
KR101175982B1 (ko) * 2011-06-29 2012-08-23 엘지이노텍 주식회사 다열 리드 프레임 및 그 제조방법
CN102817055B (zh) * 2012-08-15 2015-03-25 中山品高电子材料有限公司 引线框超薄镀钯镀金工艺
KR101802851B1 (ko) 2013-03-11 2017-11-29 해성디에스 주식회사 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법
US9520347B2 (en) 2013-05-03 2016-12-13 Honeywell International Inc. Lead frame construct for lead-free solder connections
TWI565100B (zh) * 2014-01-28 2017-01-01 Jun-Ming Lin An electronic component bracket with a roughened surface
DE102014211298A1 (de) 2014-06-13 2015-12-17 Robert Bosch Gmbh Substrat mit einer Oberflächenbeschichtung und Verfahren zum Beschichten einer Oberfläche eines Substrates
DE102016117389B4 (de) * 2015-11-20 2020-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterchip und Verfahren zur Herstellung eines Leistungshalbleiterchips und Leistungshalbleitereinrichtung
JP6724851B2 (ja) 2017-04-14 2020-07-15 株式会社デンソー 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法
KR102589528B1 (ko) * 2018-03-23 2023-10-13 후루카와 덴키 고교 가부시키가이샤 리드프레임재 및 그 제조 방법, 및 그를 사용한 반도체 패키지
US20240117516A1 (en) 2022-09-26 2024-04-11 Rohm And Haas Electronic Materials Llc Nickel electroplating compositions for rough nickel
US20240124999A1 (en) 2022-09-26 2024-04-18 Rohm And Haas Electronic Materials Llc Nickel electroplating compositions for rough nickel

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162252U (ja) * 1988-04-22 1989-11-10
JPH1070224A (ja) * 1996-08-27 1998-03-10 Daido Steel Co Ltd Ｉｃリードフレーム材およびその製造方法
JP2000077594A (ja) * 1998-09-03 2000-03-14 Hitachi Cable Ltd 半導体装置用リードフレーム
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
US20040140539A1 (en) * 2003-01-17 2004-07-22 Abbott Donald C. Semiconductor device with double nickel-plated leadframe
JP2004339584A (ja) * 2003-05-16 2004-12-02 Mitsui High Tec Inc リードフレーム及びそのめっき方法
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
JP2006049698A (ja) * 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168659A (ja) 1983-03-15 1984-09-22 Furukawa Electric Co Ltd:The 集積回路用リ−ドフレ−ム
JPH05315511A (ja) * 1991-12-25 1993-11-26 Nikko Kinzoku Kk リードフレーム材およびその製造方法
JP3693300B2 (ja) * 1993-09-03 2005-09-07 日本特殊陶業株式会社 半導体パッケージの外部接続端子及びその製造方法
JPH09232493A (ja) * 1995-12-20 1997-09-05 Seiichi Serizawa リードフレーム
KR0183645B1 (ko) * 1996-03-26 1999-03-20 이대원 다층 구조의 도금층을 구비한 반도체 리드 프레임
KR970067816A (ko) * 1996-03-26 1997-10-13 이대원 집적회로용 리드프레임 및 그 제조방법
US6291274B1 (en) * 1997-02-10 2001-09-18 Matsushita Electric Industrial Co., Ltd. Resin molded semiconductor device and method for manufacturing the same
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US5994767A (en) * 1997-04-09 1999-11-30 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same
JP3642545B2 (ja) 1997-05-20 2005-04-27 株式会社ルネサステクノロジ 樹脂封止型半導体装置
KR100231838B1 (ko) * 1997-05-20 1999-12-01 유무성 집적회로용 리드프레임 및 그 제조방법
CN1068064C (zh) * 1997-05-27 2001-07-04 旭龙精密工业股份有限公司 引线框架及其制造方法
KR100275381B1 (ko) * 1998-04-18 2000-12-15 이중구 반도체 패키지용 리드프레임 및 리드프레임도금방법
US6087714A (en) * 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
JP2000124361A (ja) * 1998-10-12 2000-04-28 Hitachi Cable Ltd 接着剤塗布Ｃｕ条、高放熱性リードフレーム及び高放熱性パッケージ
US6469386B1 (en) * 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same
JP2002246534A (ja) * 2001-02-20 2002-08-30 Hitachi Cable Ltd 複合リードフレームおよびその製造方法
KR100378489B1 (ko) * 2001-03-16 2003-03-29 삼성테크윈 주식회사 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
JP2003023132A (ja) * 2001-07-10 2003-01-24 Sony Corp リードフレームおよび電子回路装置、並びにその製造方法
JP4043834B2 (ja) * 2002-05-02 2008-02-06 古河電気工業株式会社 めっき材料とその製造方法、それを用いた電気・電子部品
US6917098B1 (en) * 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162252U (ja) * 1988-04-22 1989-11-10
JPH1070224A (ja) * 1996-08-27 1998-03-10 Daido Steel Co Ltd Ｉｃリードフレーム材およびその製造方法
JP2000077594A (ja) * 1998-09-03 2000-03-14 Hitachi Cable Ltd 半導体装置用リードフレーム
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
US20040140539A1 (en) * 2003-01-17 2004-07-22 Abbott Donald C. Semiconductor device with double nickel-plated leadframe
JP2004339584A (ja) * 2003-05-16 2004-12-02 Mitsui High Tec Inc リードフレーム及びそのめっき方法
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
JP2006049698A (ja) * 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010111899A (ja) * 2008-11-05 2010-05-20 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JP2011236509A (ja) * 2011-09-02 2011-11-24 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
WO2020217787A1 (ja) * 2019-04-22 2020-10-29 Ｎｇｋエレクトロデバイス株式会社 金属部材およびその製造方法
JPWO2020217787A1 (ja) * 2019-04-22 2021-12-09 Ｎｇｋエレクトロデバイス株式会社 金属部材およびその製造方法
JP7231720B2 (ja) 2019-04-22 2023-03-01 Ｎｇｋエレクトロデバイス株式会社 パッケージおよびパッケージ用の金属枠体

Also Published As

Publication number Publication date
TWI397981B (zh) 2013-06-01
CN1848420A (zh) 2006-10-18
DE102006017042A1 (de) 2006-10-19
US7285845B2 (en) 2007-10-23
TW200636963A (en) 2006-10-16
KR20060109122A (ko) 2006-10-19
CN100527404C (zh) 2009-08-12
DE102006017042B4 (de) 2014-06-26
KR100819800B1 (ko) 2008-04-07
MY141288A (en) 2010-04-16
US20060231931A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
JP2006303492A (ja) 半導体パッケージ用のリードフレーム
JP3841768B2 (ja) パッケージ部品及び半導体パッケージ
US5221859A (en) Lead frame for semiconductor device
KR100371567B1 (ko) Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JP2006222406A (ja) 半導体装置
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
JP2007287765A (ja) 樹脂封止型半導体装置
WO2017179447A1 (ja) リードフレーム材およびその製造方法
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
JP2006303215A (ja) 樹脂封止型半導体装置
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
KR20050002601A (ko) 반도체 패키지용 리드 프레임
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
JP7032239B2 (ja) リードフレーム材およびその製造方法ならびに半導体パッケージ
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100673951B1 (ko) 반도체 팩키지용 리드 프레임
JP2570911B2 (ja) 半導体パッケージ及びそれに用いるリードフレーム
KR101663695B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
WO2013081306A1 (en) Lead frame and semiconductor package including the same
KR100203333B1 (ko) 다층 도금 리드프레임
KR100450091B1 (ko) 반도체 장치용 다층 도금 리드 프레임
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
JPS63304654A (ja) リ−ドフレ−ム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140107

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150217