JPH05315511A - リードフレーム材およびその製造方法 - Google Patents

リードフレーム材およびその製造方法

Info

Publication number
JPH05315511A
JPH05315511A JP35656691A JP35656691A JPH05315511A JP H05315511 A JPH05315511 A JP H05315511A JP 35656691 A JP35656691 A JP 35656691A JP 35656691 A JP35656691 A JP 35656691A JP H05315511 A JPH05315511 A JP H05315511A
Authority
JP
Japan
Prior art keywords
lead frame
average roughness
sealing material
plating
frame material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP35656691A
Other languages
English (en)
Inventor
Masatoshi Eto
雅俊 衛藤
Norio Yuki
典夫 結城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikko Kinzoku KK
Original Assignee
Nikko Kinzoku KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikko Kinzoku KK filed Critical Nikko Kinzoku KK
Priority to JP35656691A priority Critical patent/JPH05315511A/ja
Publication of JPH05315511A publication Critical patent/JPH05315511A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】 【目的】 めっき性などに悪影響を及ぼさずに、リード
フレームと封止材との密着性を向上させるリードフレー
ム材とその製造方法の開発。 【構成】 リードフレーム1は、LSI素子4を搭載す
るダイパット部2とその周囲のインナーリード3を有す
る。ダイパット部2およびインナーリード3の先端部に
はめっきが施される。LSI素子4上の電極とインナー
リードの先端部とをボンディングワイヤ5によりボンデ
ィングする。封止材6によってパッケージングする。リ
ードフレーム材のボンディング面7の平均粗さを1.5
μm未満そして封止材接着面8の平均粗さを1.5〜1
0μmに調整する。1.5μm未満に圧延された金属条
表面の封止材と接着される片面の平均粗さ(Rz)を
1.5〜10μmに粗面加工することにより作製する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、表裏表面の表面粗さを
調整した、封着性および耐湿信頼性並びにめっき性に優
れたリードフレーム材およびその製造方法に関するもの
である。
【0002】
【従来技術】リードフレームは、その中央部にLSI素
子を搭載するダイパット部をそしてその周囲に先端部で
LSI素子上の電極とワイヤーボンディングされる複数
のインナーリードを形成したもので、ダイパット部およ
びインナーリードの先端部には、良好なワイヤボンディ
ングを行うために金や銀などの貴金属めっきが施されて
いる。
【0003】従来より、リードフレームは、鉄、鉄合
金、銅および銅合金などの金属条材を使用し、これにフ
ォトエッチングまたはプレス打ち抜き加工を実施して所
望とする形状に加工した後、ダイパット部およびインナ
ーリード先端部に部分めっきを施すことにより作製され
た。
【0004】更に、実装に当たっては、ダイパットにL
SIを搭載し、LSI素子上の電極とインナーリードの
先端部とをワイヤボンディングした後、LSI素子を周
囲環境から物理的及び化学的に保護することを目的とし
て、セラミック、エポキシ樹脂等によってパッケージン
グ(封止)された。
【0005】従来、リードフレームの素材として用いら
れる金属条材、特に一般的に用いられている銅合金や4
2合金の圧延材の表面粗さは、平均粗さ(Rz)1.5
μm未満とされ、この理由は、平均粗さ(Rz)が前述
のダイパット部およびインナーリード部の部分めっきに
おけるめっき密着性に影響するためであった。すなわ
ち、表面が粗すぎるとめっき工程の前工程やめっき処理
において、液切れが不十分となり、その後の加熱によっ
て、めっきと素材との間に閉じこめられた物質が蒸発し
てめっき部にシミやフクレが生じ、剥離の原因となる結
果として、めっき欠陥を生じることになったからであ
る。
【0006】しかし、表面粗さが小さいものは、パッケ
ージングした際、リードフレームと封止材、例えばエポ
キシ樹脂との密着性が劣るため、エポキシ樹脂とリード
部の間に微少な隙間が生じたり、リードフレーム材とエ
ポキシ樹脂との熱膨張係数差により、それらの界面に剥
離が生じたりして、ここより湿気が浸入してLSIパッ
ケージの耐湿信頼性を低下させるという問題が生じた。
【0007】特に、最近の薄型パッケージでは、樹脂が
薄くなり、またLSI素子の大型化に伴い、ダイパット
部が大型化してリードフレーム材と封止材との熱膨張係
数差による影響をこれまで以上に大きく受けるようにな
った。
【0008】そこで、この問題に対処すべく、LSI素
子を搭載するダイパット部の面とは反対側の面をエッチ
ングによってディンプル加工したり、十字に溝を加工し
たりしてリードフレームと樹脂との密着性を上げる方法
を採ってきたが、製造工程の増加およびコストの増大、
またダイパット部の加工によるダイパットの平坦度の低
下(変形)をもたらし、製造上の問題となっている。
【0009】
【発明が解決しようとする課題】本発明の課題は、上記
従来技術の問題を解決し、複雑かつ困難な製造工程を付
加することなく容易でしかもめっき性などに悪影響を及
ぼさずに、リードフレームと封止材との密着性を向上さ
せることが可能なリードフレーム材を提供することにあ
る。
【0010】
【課題を解決するための手段】本発明者は、この課題を
解決するべく検討の結果、リードフレーム材の表面粗さ
を表裏で目的に応じて調整することにより課題の解決に
成功した。斯くして、本発明は、金属条リードフレーム
材において、金属条表面の片面の封止材接着面の平均粗
さ(Rz)が1.5〜10μmであり、そして他方のボ
ンディング面の平均粗さ(Rz)が1.5μm未満であ
ることを特徴とするリードフレーム材を提供するもので
ある。本発明はまた、金属条リードフレーム材の製造方
法において、金属条表面の片面の封止材接着面の平均粗
さ(Rz)を1.5〜10μmに粗面加工しそして他方
のボンディング面の平均粗さ(Rz)を1.5μm未満
とすることを特徴とするリードフレーム材の製造方法を
提供する。
【0011】尚、本明細書において、「封止材接着面」
とは、封止材によるパッケージングに際して封止材によ
り全面を被覆される側の表面を云う。「ボンディング
面」とは、ダイパットにLSI素子を搭載し、LSI素
子上の電極とインナーリードの先端部とをワイヤボンデ
ィングする側の表面を云う。
【0012】また、「平均粗さ(Rz)」とは、JIS
B−06013.5十点平均粗さ(Rz )の定義に従
い、断面曲線から基準長さだけ抜き取った部分におい
て、平均線に平行かつ断面曲線を横切らない直線から縦
倍率の方向に測定した最高から5番目までの山頂の標高
の平均値と最深から5番目までの谷底の標高の平均値と
の差の値をマイクロメートル(μm)で表わしたものを
いう。その求め方は同じ項目の図3に示されている。
【0013】
【作用】リードフレーム材の封止材接着面を平均粗さ
(Rz)を1.5〜10μmとすることによって、封止
材との密着性が向上し、パッケージの耐湿信頼性を向上
する。他方のボンディング面の平均粗さ(Rz)を1.
5μm未満とすることにより良好なめっき性を確保す
る。
【0014】
【実施例】図1は、代表的なLSIパッケージの一部の
断面の概略を示す。リードフレーム1は、その中央部の
LSI素子を搭載するダイパット部2とその周囲の複数
のインナーリード3とを有する。LSI素子が番号4に
より示されている。ダイパット部2およびインナーリー
ド3の先端部には、良好なボンディングを行うために、
金や銀などの貴金属めっきが施されている。LSI素子
4上の電極とインナーリードの先端部とをボンディング
ワイヤ5によりワイヤボンディングした後、LSI素子
4を周囲環境から物理的及び化学的に保護することを目
的として、セラミック、エポキシ樹脂等の封止材6によ
ってパッケージング(封止)される。従って、リードフ
レーム材は、ダイパットにLSI素子を搭載し、LSI
素子上の電極とインナーリードの先端部とをワイヤボン
ディングする側のボンディング面7と全面を封止材で被
覆される封止材接着面8とを備える。
【0015】リードフレーム材には、物理的性質、機械
的性質、加工性、材料コスト等の観点から、銅および銅
合金並びに鉄および鉄合金等の圧延材が用いられてい
る。例えば、42合金(42%Ni−Fe)がその一例
である。
【0016】従来からのリードフレーム圧延材は、ダイ
パット部およびインナーリード部の部分めっきにおける
めっき密着性を考慮して平均粗さが1.5μm未満に仕
上げられ、それがそのまま用いられたために、表及び裏
両面の平均粗さは同じであった。本発明に従えば、この
ようなリードフレーム材の片面の平均粗さは粗面加工に
より1.5〜10μmとし、そして反対の面の平均粗さ
は1.5μm未満のままとされる。
【0017】1.5〜10μm平均粗さに粗面加工を施
した面を封止材と接着する面になるようリードフレーム
材を加工する。平均粗さが1.5μm未満の場合には、
封止材との密着性が悪く、パッケージの耐湿信頼性が向
上せず、また平均粗さが10μmを超えるとリードフレ
ーム加工の寸法精度に悪影響を与え、封止材との密着性
および耐湿信頼性が劣るようになる。
【0018】当然のことながら、粗面加工した面の反対
の面がダイパット部およびインナーリードのボンディン
グ面になる。この面の平均粗さを1.5μm未満と規定
したのは、十分なめっき性を得るためで、1.5μm以
上にすると、平滑なめっき面が得られなくなったり、め
っき後の加熱によるめっき面にシミやフクレが生じたり
して、めっき異常が発生するためである。
【0019】ところで、表裏両面とも粗面にとどめて或
いは粗面加工して、リードフレーム加工時に、めっきさ
れる側の表面をエッチングやコイニング加工などで平滑
にすることは、製造工程の増加およびコストの増大、ま
たダイパット部の加工によるダイパットの平坦度の低下
(変形)をもたらし、製造上の問題が生じることになり
不適当である。よって、リードフレーム材の表裏両面を
圧延により平滑にした後、一方表面に本発明で規定した
表面粗さを創出することに本発明の意義があるわけであ
る。
【0020】すなわち、金属条表面の片面の平均粗さ
(Rz)を粗面加工により、1.5〜10μmとし、も
う一方の面の平均粗さ(Rz)は、1.5μm未満とす
ることによってめっき性、封着性および耐湿信頼性に優
れたリードフレームの素材を提供することが可能にな
る。
【0021】本発明において、上記のように、リードフ
レーム材の表面粗さを調整する方法として以下のような
ものがある。 (a)機械的加工法 粗面ロールによる圧延 研摩ブラシおよびバフによる研摩 ショットブラストによる加工 コイニングによる加工 (b)化学的加工法 エッチング 酸洗
【0022】(実施例及び比較例)42合金(42%N
i−Fe)製金属条材(0.15mm厚さ×50mm巾
×150mm長さ)の圧延上りの表面粗さ(0.5〜
0.7μm)を化学的加工法により、粗面加工し、十点
表面平均粗さ(Rz)が、1.5〜9.9μm範囲にあ
る金属条材を作製した。また、比較例として、表および
裏の十点平均粗さを様々に変更した金属条材をも作製し
た。図1に示したように、LSI素子を搭載しボンディ
ングを行うリードフレームのボンディング面7をA面そ
してその裏の封止材との接着面8をB面として、それぞ
れ表面粗さを作り込んだ。これらA面およびB面の十点
表面平均粗さを表1に示す。
【0023】これらの金属条材について以下に示す方法
で樹脂との密着性、耐湿信頼性、銀めっき性について評
価を行った。結果を表1に示した。
【0024】「銀めっき性」の評価は、銀めっき後、大
気中で450℃に5分間加熱した後のめっき部のシミや
フクレの発生の有無を観察により行った。
【0025】「樹脂との密着性」の評価は、図2に示す
ようにリードフレーム材のB面に底面積が100mm2
のエポキシ樹脂製の円柱体(B;11.3mmφ×20
mmh)を密着硬化させ、図に示した方向に荷重(せん
断荷重)をかけ、剥離したときの荷重を接着面の面積で
除して、単位面積あたりの荷重(N/mm2 )を求め
た。
【0026】「耐湿信頼性」の評価は、LSI素子を搭
載し、エポキシ樹脂で封止した試験用のLSIパッケー
ジを作製し、それを120℃、2気圧のプレッシャ・ク
ッカ試験を行い、累積故障率1%までの寿命を求めた。
【0027】本発明実施例(1)〜(4)は、A面およ
びB面とも表面粗さを適正範囲内にしているため、銀め
っき性、樹脂との密着性および耐湿信頼性いずれにも優
れている。
【0028】比較例(5)〜(7)は、B面の表面粗さ
は適正範囲内にあるが、A面の表面平均粗さが大きすぎ
るため、銀めっき性が劣り、比較例(8)〜(10)
は、A面の表面粗さは適正範囲内にあるが、B面の表面
平均粗さが小さすぎるため、樹脂との密着性および耐湿
信頼性が劣っている。
【0029】比較例(11)および(12)は、A面の
表面粗さは適正範囲内にあるが、B面の表面平均粗さが
大きすぎるため、やはり樹脂との密着性および耐湿信頼
性が劣っている。
【0030】比較例(13)は、A面、B面とも表面平
均粗さが大きすぎるため、銀めっき性、樹脂との密着性
および耐湿信頼性が劣っている。
【0031】比較例(14)は、A面の平均表面粗さが
大きすぎそしてB面の表面平均粗さが小さすぎるため
に、銀めっき性、樹脂との密着性および耐湿信頼性が劣
っている。
【0032】
【表1】
【0033】
【発明の効果】以上に説明した如く、本発明によれば、
めっき性、封着性および耐湿信頼性が優れるリードフレ
ーム材を安定して製造することができ、半導体機器の更
なる高集積化、薄型化を可能にし、歩留の向上に寄与す
るなど、産業上極めて有益な効果がもたらされる。
【図面の簡単な説明】
【図1】LSIパッケージの一部の概略断面図である。
【図2】リードフレーム材の樹脂との密着性を評価する
ための試験方法を示すものである。
【符号の説明】
1 リードフレーム 2 ダイパット部 3 インナーリード 4 LSI素子 5 ボンディングワイヤ 6 封止材 7 ボンディング面(A面) 8 封止材接着面(B面)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 金属条リードフレーム材において、金属
    条表面の片面の封止材接着面の平均粗さ(Rz)が1.
    5〜10μmであり、そして他方のボンディング面の平
    均粗さ(Rz)が1.5μm未満であることを特徴とす
    るリードフレーム材。
  2. 【請求項2】 金属条リードフレーム材の製造方法にお
    いて、金属条表面の片面の封止材接着面の平均粗さ(R
    z)を1.5〜10μmに粗面加工しそして他方のボン
    ディング面の平均粗さ(Rz)を1.5μm未満とする
    ことを特徴とするリードフレーム材の製造方法。
JP35656691A 1991-12-25 1991-12-25 リードフレーム材およびその製造方法 Withdrawn JPH05315511A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35656691A JPH05315511A (ja) 1991-12-25 1991-12-25 リードフレーム材およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35656691A JPH05315511A (ja) 1991-12-25 1991-12-25 リードフレーム材およびその製造方法

Publications (1)

Publication Number Publication Date
JPH05315511A true JPH05315511A (ja) 1993-11-26

Family

ID=18449669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35656691A Withdrawn JPH05315511A (ja) 1991-12-25 1991-12-25 リードフレーム材およびその製造方法

Country Status (1)

Country Link
JP (1) JPH05315511A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244254B1 (ko) * 1997-07-16 2000-02-01 김영환 리드 프레임 및 이를 이용한 반도체 패키지
EP1065711A2 (en) * 1999-06-30 2001-01-03 Intersil Corporation Method of manufacturing a plated electronic termination
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
US7285845B2 (en) 2005-04-15 2007-10-23 Samsung Techwin Co., Ltd. Lead frame for semiconductor package
JP2008283138A (ja) * 2007-05-14 2008-11-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2010287741A (ja) * 2009-06-11 2010-12-24 Nagasaki Univ リードフレームとその製造方法、及び半導体装置
JP2011079011A (ja) * 2009-10-06 2011-04-21 Panasonic Corp 金属用コイニング金型及びコンプレッサー
JP2017092247A (ja) * 2015-11-10 2017-05-25 凸版印刷株式会社 樹脂付リードフレーム基板
JP2017117948A (ja) * 2015-12-24 2017-06-29 株式会社シンテック Led発光素子用反射板
JP2018081961A (ja) * 2016-11-14 2018-05-24 大日本印刷株式会社 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244254B1 (ko) * 1997-07-16 2000-02-01 김영환 리드 프레임 및 이를 이용한 반도체 패키지
EP1065711A2 (en) * 1999-06-30 2001-01-03 Intersil Corporation Method of manufacturing a plated electronic termination
EP1065711A3 (en) * 1999-06-30 2001-11-07 Intersil Corporation Method of manufacturing a plated electronic termination
US7174626B2 (en) 1999-06-30 2007-02-13 Intersil Americas, Inc. Method of manufacturing a plated electronic termination
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
KR100819800B1 (ko) * 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
US7285845B2 (en) 2005-04-15 2007-10-23 Samsung Techwin Co., Ltd. Lead frame for semiconductor package
JP2008283138A (ja) * 2007-05-14 2008-11-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4737138B2 (ja) * 2007-05-14 2011-07-27 三菱電機株式会社 半導体装置及びその製造方法
JP2010287741A (ja) * 2009-06-11 2010-12-24 Nagasaki Univ リードフレームとその製造方法、及び半導体装置
JP2011079011A (ja) * 2009-10-06 2011-04-21 Panasonic Corp 金属用コイニング金型及びコンプレッサー
JP2017092247A (ja) * 2015-11-10 2017-05-25 凸版印刷株式会社 樹脂付リードフレーム基板
JP2017117948A (ja) * 2015-12-24 2017-06-29 株式会社シンテック Led発光素子用反射板
JP2018081961A (ja) * 2016-11-14 2018-05-24 大日本印刷株式会社 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置

Similar Documents

Publication Publication Date Title
US6475646B2 (en) Lead frame and method of manufacturing the lead frame
EP1480270B1 (en) Packaging component and semiconductor package
KR960002495B1 (ko) 개량된 리드를 갖는 반도체장치
TWI397981B (zh) 半導體封裝用導線架
KR100318818B1 (ko) 리드프레임에대한보호피막결합
JPH05315511A (ja) リードフレーム材およびその製造方法
JPH0778929A (ja) アルミニウム・クラッド・リードフレーム,その作成方法および同リードフレームを利用する半導体デバイス
JP4892033B2 (ja) リードフレームの製造方法
CN109937479B (zh) 引线框材料及其制造方法以及半导体封装件
JP7032239B2 (ja) リードフレーム材およびその製造方法ならびに半導体パッケージ
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
JP2001127229A (ja) リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置
JP5376540B2 (ja) リードフレーム及び半導体装置
JPS6254947A (ja) リ−ドフレ−ム用金属条材
JPS61123162A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH09283688A (ja) 銅被覆リードフレーム材
JP3716391B2 (ja) バンプ形成用パラジウム被覆ワイヤ
JPH08204081A (ja) 半導体装置用リードフレーム及び半導体装置とその製造法
JPS639957A (ja) 半導体リ−ドフレ−ム
JP2920783B2 (ja) ボンデイングワイヤー
JPH0750377A (ja) 半導体用リードフレーム
JP2004282103A (ja) リードフレームの部分貴金属めっき方法
JPH0362959A (ja) リードフレームの製造方法
JPS6240753A (ja) 半導体リ−ドフレ−ム
JP2531441B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311