JP2001127229A - リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置 - Google Patents

リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置

Info

Publication number
JP2001127229A
JP2001127229A JP31047299A JP31047299A JP2001127229A JP 2001127229 A JP2001127229 A JP 2001127229A JP 31047299 A JP31047299 A JP 31047299A JP 31047299 A JP31047299 A JP 31047299A JP 2001127229 A JP2001127229 A JP 2001127229A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
resin
alloy
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31047299A
Other languages
English (en)
Inventor
Kenichi Kurihara
健一 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31047299A priority Critical patent/JP2001127229A/ja
Publication of JP2001127229A publication Critical patent/JP2001127229A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 信頼性が高く高速動作が必要な樹脂封止型半
導体装置に対応できるリードフレーム及びそのリードフ
レームを用いた樹脂封止型半導体装置を提供する。 【解決手段】 42合金のリードフレーム1に銅メッキ
を3μm以下の厚さで全面に行い、さらに、リード12
の先端にはボンディング用の銀メッキを施した。銅メッ
キ表面は細かい針状結晶となっており、針状結晶の十点
平均粗さが1500〜2500nmに入っている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リードフレーム及
びそのリードフレームを用いた樹脂封止型半導体装置に
関する。
【0002】
【従来の技術】従来、樹脂封止型半導体装置のリードフ
レームは銅合金系またはニッケルを42%含有する鉄−
ニッケル合金(以下、42合金と記す)系のリードフレ
ームが多用されている。
【0003】
【発明が解決しようとする課題】上記従来のリードフレ
ームにおいては、例えば、42合金を用いた場合、銅合
金に比べ信頼性の高い樹脂封止型半導体装置を提供する
ことが可能であるが、高速動作が必要とされる半導体装
置に用いることは電気特性および熱特性の問題があり、
そのままの状態でリードフレームの材料として採用する
ことは困難であった。
【0004】また、銅合金のリードフレームを用いた場
合、電気特性および熱抵抗は非常に優れた樹脂封止型半
導体装置を提供することが可能であるが、信頼性に関し
ては、42合金のリードフレームを用いた場合より向上
させることは困難であった。
【0005】本発明は、上記従来の問題点や事情に鑑み
てなされたものであって、信頼性が高く高速動作が必要
な樹脂封止型半導体装置に対応できるリードフレーム及
びそのリードフレームを用いた樹脂封止型半導体装置を
提供することを目的とする。
【0006】
【課題を解決するための手段】すなわち本発明に係るリ
ードフレームは、以下の特徴を有することにより前記目
的を達成できる。 1.半導体装置に用いられる42合金からなるリードフ
レームであって、リードフレーム全面が電気伝導率の高
い金属によってメッキされ、そのメッキ厚が3μm以下
であること(請求項1)。 2.前記電気伝導率が高い金属として金を用いたこと
(請求項2)。 3.前記電気伝導率が高い金属として銅を用いたこと
(請求項3)。 4.リードの先端に、ボンディング用の銀メッキを施し
てたこと(請求項4)。 5.前記リードフレーム全面に施されたメッキの表面状
態が、針状結晶化していること(請求項5)。 6.前記リードフレーム全面に施されたメッキの十点平
均粗さが1500nm以上であること(請求項6)。ま
た、本発明に係る樹脂封止型半導体装置は、「上記1〜
6のいずれかのリードフレームを用いたこと」(請求項
7)、により前記目的を達成できる。
【0007】
【発明の実施の形態】本発明に係るリードフレーム及び
そのリードフレームを用いた樹脂封止型半導体装置につ
いて、以下、詳細に説明する。
【0008】(実施の形態)図1は、本発明の一実施の
形態に係るリードフレーム(銅メッキを施した場合)を
説明する平面図(a)およびA−A部断面図(b)であ
る。図1の(a)に示すように、リードフレーム1は、
リード12、タイバー13、吊りピン15などで構成さ
れている。このように、リードフレーム1の全面に銅メ
ッキを施した場合には、42合金のリードフレーム1に
銅メッキを3μm以下の厚さで全面に行い、さらに、リ
ード12の先端にはボンディング用の銀メッキを施して
いる(図1の(b)参照)。
【0009】図2は、本発明の一実施の形態に係るリー
ドフレーム用いた樹脂封止型半導体装置の断面図(a)
およびリードの一部拡大図である。図2の(a)に示す
ように、樹脂封止型半導体装置2は、半導体チップ21
がリードフレーム1に接着テープ24によって接着さ
れ、半導体チップ21上のボンディングパッド等からワ
イヤー23でリード12にボンディングされ電気的に接
続されており、樹脂22でもって、樹脂封止されてい
る。図2の(b)はリードの一部を拡大した図であり、
リード12の表面に施された銅メッキ25は細かい針状
結晶となっている。
【0010】リードフレーム1は、全体が銅の色となり
表面は細かい針状結晶となっているため、光が乱反射し
光沢の無い表面となっている。
【0011】リードフレーム1の表面状態としては、針
状結晶の十点平均粗さが1500〜2500nmに入っ
ていることが望ましい。
【0012】上記以外の点は、従来の42合金あるいは
銅合金のリードフレームと同じであり同様に扱うことが
可能である。つまり、封入・仕上げ工程は、既存の42
合金のリードフレームで使用していた金型を流用して、
作業することが可能であり、新たな投資を実施すること
なく既存の組立ラインを用いて、組立を行うことができ
る。
【0013】なお、全面に施すメッキの材質として銅を
用いたが、金など電気伝導率の良い他の金属を用いて
も、同様の効果が得られる。特に、全面に施すメッキの
材質として金を用いた場合には、上記銅メッキの例にお
いて必要であったリードの先端のボンディング用銀メッ
キが不要(図示せず)になる。
【0014】なお、樹脂封止型半導体装置は、そのパッ
ケージ構造の例として、図2の(a)ではLOC(Le
ad On Chip)構造を用いたものを示したが、
アイランド構造品など、他のパッケージ構造の樹脂封止
型半導体装置を用いても良く、同様の効果が得られる。
【0015】(実施例)具体的な実施例として、42合
金に2μmの銅メッキを施したリードフレームを用いて
樹脂封止型半導体装置を製作した。以下、その評価結果
である電気特性(L,C,R)、熱抵抗、パッケージ信
頼性(TSOPに実装した)を示す。
【0016】1.電気特性(L,C,R) 銅合金とほぼ同等の値となった(さらに、動作周波数が
高くなるほど銅合金との差はさらに小さくなる)。
【0017】2.熱抵抗 42合金に比べ約15%低減した。(なお、銅合金の例
を示すと、42合金に比べ約20%低減した値となる)
【0018】3.パッケージ信頼性(TSOP) (1)実装ランク(剥離の発生する条件) Cu合金 IR35−107−3 42合金 IR35−1014−3 実施例 IR35−1014−3以上 (2)耐ワイヤークラック(ワイヤークラックが発生す
る温度サイクル) Cu合金 300サイクル 42合金 1000サイクル以上 実施例 1000サイクル以上 (3)ワイヤークラックの兆候が発生する温度サイクル Cu合金 200サイクル 42合金 800サイクル 実施例 1000サイクル以上 (4)耐温度サイクル(パッケージに外部クラックが発
生する温度サイクル数) Cu合金 500サイクル 42合金 1000サイクル以上 実施例 1000サイクル以上
【0019】本実施例の評価において、42合金リード
フレーム表面に電気特性の優れる銅を針状結晶が得られ
る厚さでメッキすることで、電気特性および熱抵抗がよ
り銅合金に近くなった。また、パッケージ信頼性では、
表面の針状結晶により、樹脂とリードフレームの界面で
の接合強度が向上することにより、実装ランク評価での
剥離を防止していることが確認できた。さらに、耐温度
サイクルおよびワイヤークラック評価では、リードフレ
ームの熱膨張係数が42合金とほぼ同じになることと、
針状結晶のアンカー効果により、42合金リードフレー
ム時以上に樹脂封止したパッケージ信頼性が向上するこ
とが確認できた。
【0020】
【発明の効果】本発明に係るリードフレームは、 1.半導体装置に用いられる42合金からなるリードフ
レームであって、リードフレーム全面が電気伝導率の高
い金属によってメッキされ、そのメッキ厚が3μm以下
である。 2.前記電気伝導率が高い金属として金を用いた。 3.前記電気伝導率が高い金属として銅を用いた。 4.銅を用いた場合はリードの先端に、ボンディング用
の銀メッキを施した。 以上1〜4のことにより、42合金および銅や金などの
両方の金属の優れた特性を有する。また、封入・仕上げ
工程は、既存の42合金のリードフレームで使用してい
た金型を流用して、作業することが可能であり、新たな
投資を実施することなく既存の組立ラインを用いて、組
立を行うことができる。なお、上記2.の金を用いた場
合には、リード先端のボンディング用銀メッキは不要で
ある。
【0021】さらに、 5.前記リードフレーム全面に施されたメッキの表面状
態が、針状結晶化していること。 6.前記リードフレーム全面に施されたメッキの十点平
均粗さが1500nm以上であること。 以上5,6により、リードフレーム表面が、42合金あ
るいは銅合金のみのリードフレームに比べ、より細かい
凹凸が無数に存在することにより、樹脂封止時にその凹
凸に樹脂が入り込むことで樹脂との密着性が向上し、電
気や熱はリードフレームの内部よりも比較的表面を流れ
ることにより電気伝導率、熱伝導率の良い銅に似た特性
が得られる。
【0022】また、本発明に係る樹脂封止型半導体装置
は、上記1〜6のリードフレームを用いたことにより、
リードフレーム表面の針状結晶のアンカー効果により樹
脂とリードフレームとの接合界面での接合強度が向上
し、界面での剥離が生じない信頼性の高い樹脂封止型半
導体装置を得ることができ、42合金および銅や金など
の両方の金属の優れた電気特性および熱抵抗の特性を示
し、この半導体装置の高速動作が可能にできるものであ
る。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係るリードフレーム
(銅メッキを施した場合)の平面図(a)およびA−A
部断面図(b)である。
【図2】本発明の一実施の形態に係るリードフレーム用
いた樹脂封止型半導体装置の断面図(a)およびリード
の一部拡大図である。
【符号の説明】 1 リードフレーム 12 リード 13 タイバー 14 銀メッキ部 15 吊りピン 2 樹脂封止型半導体装置 21 半導体チップ 22 樹脂 23 ワイヤー 24 接着テープ 25 銅メッキ

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置に用いられる42合金からな
    るリードフレームであって、リードフレーム全面が電気
    伝導率の高い金属によってメッキされ、そのメッキ厚が
    3μm以下であることを特徴とするリードフレーム。
  2. 【請求項2】 前記電気伝導率が高い金属として金を用
    いたことを特徴とする請求項1に記載のリードフレー
    ム。
  3. 【請求項3】 前記電気伝導率が高い金属として銅を用
    いたことを特徴とする請求項1に記載のリードフレー
    ム。
  4. 【請求項4】 リードの先端に、ボンディング用の銀メ
    ッキを施したことを特徴とする請求項3に記載のリード
    フレーム。
  5. 【請求項5】 前記リードフレーム全面に施されたメッ
    キの表面状態が、針状結晶化していることを特徴とする
    請求項1〜4のいずれかに記載のリードフレーム。
  6. 【請求項6】 前記リードフレーム全面に施されたメッ
    キの十点平均粗さが1500nm以上であることを特徴
    とする請求項1〜5のいずれかに記載のリードフレー
    ム。
  7. 【請求項7】 請求項1〜6のいずれかに記載のリード
    フレームを用いたことを特徴とする樹脂封止型半導体装
    置。
JP31047299A 1999-11-01 1999-11-01 リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置 Pending JP2001127229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31047299A JP2001127229A (ja) 1999-11-01 1999-11-01 リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31047299A JP2001127229A (ja) 1999-11-01 1999-11-01 リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JP2001127229A true JP2001127229A (ja) 2001-05-11

Family

ID=18005666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31047299A Pending JP2001127229A (ja) 1999-11-01 1999-11-01 リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2001127229A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
JP2006080576A (ja) * 2005-12-05 2006-03-23 Shinko Electric Ind Co Ltd パッケージ部品及びその製造方法ならびに半導体パッケージ
JP2009010407A (ja) * 2008-08-19 2009-01-15 Shinko Electric Ind Co Ltd パッケージ部品及びその製造方法ならびに半導体パッケージ
US7692277B2 (en) 2003-01-16 2010-04-06 Panasonic Corporation Multilayered lead frame for a semiconductor light-emitting device
JP2010512665A (ja) * 2006-12-12 2010-04-22 インタープレックス,キューエルピー,インコーポレイテッド プラスチック電子素子パッケージ
WO2010104274A2 (en) * 2009-03-12 2010-09-16 Lg Innotek Co., Ltd. Lead frame and method for manufacturing the same
JP2011071566A (ja) * 2011-01-14 2011-04-07 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
KR101113891B1 (ko) * 2009-10-01 2012-02-29 삼성테크윈 주식회사 리드 프레임 및 리드 프레임 제조 방법
KR101241735B1 (ko) * 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
US7994616B2 (en) 2003-01-16 2011-08-09 Panasonic Corporation Multilayered lead frame for a semiconductor light-emitting device
US8541871B2 (en) 2003-01-16 2013-09-24 Panasonic Corporation Multilayered lead frame for a semiconductor light-emitting device
US7692277B2 (en) 2003-01-16 2010-04-06 Panasonic Corporation Multilayered lead frame for a semiconductor light-emitting device
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
KR101069198B1 (ko) 2003-05-22 2011-09-30 신꼬오덴기 고교 가부시키가이샤 패키지 부품 및 반도체 패키지
JP2006080576A (ja) * 2005-12-05 2006-03-23 Shinko Electric Ind Co Ltd パッケージ部品及びその製造方法ならびに半導体パッケージ
JP2010512665A (ja) * 2006-12-12 2010-04-22 インタープレックス,キューエルピー,インコーポレイテッド プラスチック電子素子パッケージ
JP4698708B2 (ja) * 2008-08-19 2011-06-08 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP2009010407A (ja) * 2008-08-19 2009-01-15 Shinko Electric Ind Co Ltd パッケージ部品及びその製造方法ならびに半導体パッケージ
KR101241735B1 (ko) * 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
US8945951B2 (en) 2008-09-05 2015-02-03 Lg Innotek Co., Ltd. Lead frame and manufacturing method thereof
WO2010104274A3 (en) * 2009-03-12 2010-11-25 Lg Innotek Co., Ltd. Lead frame and method for manufacturing the same
WO2010104274A2 (en) * 2009-03-12 2010-09-16 Lg Innotek Co., Ltd. Lead frame and method for manufacturing the same
CN102349153A (zh) * 2009-03-12 2012-02-08 Lg伊诺特有限公司 引线框架及其制造方法
JP2012520564A (ja) * 2009-03-12 2012-09-06 エルジー イノテック カンパニー リミテッド リードフレーム及びその製造方法
US8564107B2 (en) 2009-03-12 2013-10-22 Lg Innotek Co., Ltd. Lead frame and method for manufacturing the same
KR101113891B1 (ko) * 2009-10-01 2012-02-29 삼성테크윈 주식회사 리드 프레임 및 리드 프레임 제조 방법
US8319340B2 (en) 2009-10-01 2012-11-27 Samsung Techwin Co., Ltd. Lead frame and method of manufacturing the same
JP2011071566A (ja) * 2011-01-14 2011-04-07 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ

Similar Documents

Publication Publication Date Title
US20070269932A1 (en) Semiconductor Device Having Post-Mold Nickel/Palladium/Gold Plated Leads
KR20020045360A (ko) Ag 선도금을 이용한 반도체 패키지용 리드프레임
JP5634149B2 (ja) 半導体装置
JPS6148543A (ja) 半導体素子結線用銅合金線
JPH04115558A (ja) 半導体装置用リードフレーム
TW200304209A (en) Semiconductor package having oxidation-free copper wire
JP2001127229A (ja) リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置
JP3036498B2 (ja) 半導体パッケージ
JPH0216580B2 (ja)
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS584955A (ja) 金めつきされた電子部品パツケ−ジ
JPS60224237A (ja) 半導体装置およびその製造方法
JPH03278451A (ja) 樹脂封止型半導体装置及びその製造方法
JPS5854507B2 (ja) リ−ドフレ−ムの製造方法
JPS639957A (ja) 半導体リ−ドフレ−ム
JPH0319702B2 (ja)
JPS62130249A (ja) ボンデイング用銅細線
JPH0870075A (ja) リードフレーム及びリードフレーム用素材
JPS60165745A (ja) 樹脂封止型半導体装置
JPS60236253A (ja) 半導体用ボンデイング細線
JPS6347342B2 (ja)
JPS63310149A (ja) 高集積化ic用パッケ−ジおよびその製造方法
JPS5998548A (ja) プラスチツクパツケ−ジ半導体装置
JPH0558259B2 (ja)
JPS60117761A (ja) 半導体装置用リ−ドフレ−ム