JPH04115558A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH04115558A JPH04115558A JP2234833A JP23483390A JPH04115558A JP H04115558 A JPH04115558 A JP H04115558A JP 2234833 A JP2234833 A JP 2234833A JP 23483390 A JP23483390 A JP 23483390A JP H04115558 A JPH04115558 A JP H04115558A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating
- alloy
- lead frame
- plating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000007747 plating Methods 0.000 claims abstract description 71
- 229910001252 Pd alloy Inorganic materials 0.000 claims abstract description 28
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 17
- 239000010408 film Substances 0.000 abstract description 84
- 238000005476 soldering Methods 0.000 abstract description 21
- 229910000679 solder Inorganic materials 0.000 abstract description 15
- 238000009736 wetting Methods 0.000 abstract description 6
- 239000010409 thin film Substances 0.000 abstract description 4
- 239000010931 gold Substances 0.000 description 22
- 239000000956 alloy Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003353 gold alloy Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910002668 Pd-Cu Inorganic materials 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/85464—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置用リードフレームに関する。
（従来の技術とその問題点）
半導体装置用リードフレームは、半導体チップの良好な
接合性、半導体チップとインナーリードを接続するワイ
ヤの良好なワイヤボンディング性を有し、かつアウター
リードの外部機器との接続の際の良好なはんだ付は性を
有することが要求される。
接合性、半導体チップとインナーリードを接続するワイ
ヤの良好なワイヤボンディング性を有し、かつアウター
リードの外部機器との接続の際の良好なはんだ付は性を
有することが要求される。
そのため従来は、半導体チップの良好な接合性、また良
好なワイヤボンディング性を得るため、チップ搭載部、
インナーリードに部分Ａｇまたは部分Ａｕめっき皮膜を
形成し、一方アウターリードには良好なはんだ付は性を
得るためはんだ皮膜を形成するようにしている。しかし
このようにチップ搭載部、インナーリードとアウターリ
ードとに異種の金属皮膜を形成することは工数が増大し
、甚だ不経済であった。
好なワイヤボンディング性を得るため、チップ搭載部、
インナーリードに部分Ａｇまたは部分Ａｕめっき皮膜を
形成し、一方アウターリードには良好なはんだ付は性を
得るためはんだ皮膜を形成するようにしている。しかし
このようにチップ搭載部、インナーリードとアウターリ
ードとに異種の金属皮膜を形成することは工数が増大し
、甚だ不経済であった。
そこで近年ではチップ搭載部、インナーリード、アウタ
ーリードにＰｄまたはＰｄ合金皮膜を形成したリードフ
レームが使われ始めている（特開昭５９−１６８６５９
号）。
ーリードにＰｄまたはＰｄ合金皮膜を形成したリードフ
レームが使われ始めている（特開昭５９−１６８６５９
号）。
ＰｄまたはＰｄ合金皮膜は化学的に安定であるため、半
導体チップの良好な接合性、良好なワイヤボンディング
性を有し、またはんだ濡れ性も良好なことからアウター
リードのはんだ付は性も良好である。またリードフレー
ムの全面にＰｄまたはＰｄ合金皮膜を形成するので工程
の簡略化も行える利点がある。
導体チップの良好な接合性、良好なワイヤボンディング
性を有し、またはんだ濡れ性も良好なことからアウター
リードのはんだ付は性も良好である。またリードフレー
ムの全面にＰｄまたはＰｄ合金皮膜を形成するので工程
の簡略化も行える利点がある。
（発明が解決しようとする手段）
しかしながら上記半導体装置用リードフレームにも次の
ような問題点があることが判明した。
ような問題点があることが判明した。
すなわち、昨今の半導体装置ではその特性に益々厳しい
ものが要求されるに至っている。上記のようにＰｄまた
はＰｄ合金めっき皮膜は化学的に安定で、ワイヤボンデ
ィング性等の特性で一応満足しうるものの、上記の厳し
い要求には応えられない場合も生じるに至っている。例
えば、半導体チップの接合性、ワイヤボンディング性に
は問題がないが、半導体チップの接合の際等の熱履歴に
より、アウターリードのＰｄまたはＰｄ合金皮膜も酸化
により僅かながら劣化し、後工程となるはんだ付は工程
ではんだ濡れ性が低下する問題が生じた。このはんだの
濡れ性は、はんだの濡れ面積比の点でも、要求される濡
れ面積比、例えば９０％以上を確保することが困難であ
るばかりか、濡れ速度が遅く、したがって長時間はんだ
浴に浸漬せねばならず、作業性に劣る問題が生じている
。
ものが要求されるに至っている。上記のようにＰｄまた
はＰｄ合金めっき皮膜は化学的に安定で、ワイヤボンデ
ィング性等の特性で一応満足しうるものの、上記の厳し
い要求には応えられない場合も生じるに至っている。例
えば、半導体チップの接合性、ワイヤボンディング性に
は問題がないが、半導体チップの接合の際等の熱履歴に
より、アウターリードのＰｄまたはＰｄ合金皮膜も酸化
により僅かながら劣化し、後工程となるはんだ付は工程
ではんだ濡れ性が低下する問題が生じた。このはんだの
濡れ性は、はんだの濡れ面積比の点でも、要求される濡
れ面積比、例えば９０％以上を確保することが困難であ
るばかりか、濡れ速度が遅く、したがって長時間はんだ
浴に浸漬せねばならず、作業性に劣る問題が生じている
。
本発明はこのような問題点を解消すべくなされたもので
、その目的とするところは、特にはんだ付は性を向上さ
せることのできる半導体装置用リードフレームを提供す
るにある。
、その目的とするところは、特にはんだ付は性を向上さ
せることのできる半導体装置用リードフレームを提供す
るにある。
（問題を解決するための手段）
上記目的による本発明に係る半導体装置用リードフレー
ムでは、素材上全面に直接もしくは下地皮膜を介してＰ
ｄまたはＰｄ合金皮膜を形成し、少なくともアウターリ
ード上の該ＰｄまたはＰｄ合金皮膜上にＡｇめっきまた
はＡｕめっき皮膜を薄く形成したことを特徴としている
。
ムでは、素材上全面に直接もしくは下地皮膜を介してＰ
ｄまたはＰｄ合金皮膜を形成し、少なくともアウターリ
ード上の該ＰｄまたはＰｄ合金皮膜上にＡｇめっきまた
はＡｕめっき皮膜を薄く形成したことを特徴としている
。
上記ＡＨめっきまたはＡｕめっき皮膜の厚さは、単原子
層（０，００１μｍ）〜０．１μｍ程度の薄いものが好
適である。
層（０，００１μｍ）〜０．１μｍ程度の薄いものが好
適である。
（作用）
前記のようにＰｄまたはＰｄ合金皮膜は、半導体チップ
の接合性、ワイヤボンディング性、はんだ付は性に優れ
るが、熱履歴により劣化し、アウターリードのはんだ付
は性が低下する問題がある。
の接合性、ワイヤボンディング性、はんだ付は性に優れ
るが、熱履歴により劣化し、アウターリードのはんだ付
は性が低下する問題がある。
一方ＡｇめっきまたはＡｕめっき皮膜は熱的安定性があ
りはんだ付は性に優れるが、厚付けするとコストが上昇
し、さらにＡｇめっき皮膜にあってはマイグレーション
の問題が生じ、これを回避するため薄く形成すると素材
金属の酸化などによりはんだ付は性が阻害される。
りはんだ付は性に優れるが、厚付けするとコストが上昇
し、さらにＡｇめっき皮膜にあってはマイグレーション
の問題が生じ、これを回避するため薄く形成すると素材
金属の酸化などによりはんだ付は性が阻害される。
本発明では、ＰｄまたはＰｄ合金皮膜上に薄くＡｇめっ
きまたはＡｕめっき皮膜を形成するようにした。これに
より双方の欠点が補填され、アウターリードのはんだ付
は性が向上する。すなわちＡｇめっきまたはＡｕめっき
皮膜はＰｄまたはＰｄ合金皮膜の保護膜として作用し、
ＰｄまたはＰｄ合金皮膜の酸化による劣化が防止され、
一方ＡｇめっきまたはＡｕめっき皮膜は薄くとも下地の
ＰｄまたはＰｄ合金皮膜からの悪影響がないので、その
本来的に良好なはんだ付は性を維持し、両皮膜の特性が
最大現に発揮されることから、きわめて良好なはんだ付
は性が得られるのである。また特にはんだ濡れ時間を短
縮でき、作業性が向上する。
きまたはＡｕめっき皮膜を形成するようにした。これに
より双方の欠点が補填され、アウターリードのはんだ付
は性が向上する。すなわちＡｇめっきまたはＡｕめっき
皮膜はＰｄまたはＰｄ合金皮膜の保護膜として作用し、
ＰｄまたはＰｄ合金皮膜の酸化による劣化が防止され、
一方ＡｇめっきまたはＡｕめっき皮膜は薄くとも下地の
ＰｄまたはＰｄ合金皮膜からの悪影響がないので、その
本来的に良好なはんだ付は性を維持し、両皮膜の特性が
最大現に発揮されることから、きわめて良好なはんだ付
は性が得られるのである。また特にはんだ濡れ時間を短
縮でき、作業性が向上する。
（実施例）
以下には本発明の好適な実施例を添付図面に基づいて詳
細に説明する。
細に説明する。
第１図に示すリードフレーム１０において、１２はアウ
ターリード、１４はインナーリード、１６は半導体チッ
プ（図示せず）が搭載されるチップ搭載部でサポートパ
ー１８によりレール２０．２０に接続されている。２２
はダムバーである。
ターリード、１４はインナーリード、１６は半導体チッ
プ（図示せず）が搭載されるチップ搭載部でサポートパ
ー１８によりレール２０．２０に接続されている。２２
はダムバーである。
リードフレーム１０上には後記する所要の金属皮膜が形
成されてのち、チップ搭載部１６に半導体チップが搭載
され、この半導体チップとインナーリード１４とがワイ
ヤで接続され、半導体チップ、ワイヤおよびインナーリ
ード１４が封止樹脂により封止されて半導体装置に完成
される。この半導体装置のアウターリード１２上にはあ
らかじめはんだ皮膜が形成されるか、基板への実装時に
はんだ皮膜が形成されて基板上の所定位置にはんだ付け
される。
成されてのち、チップ搭載部１６に半導体チップが搭載
され、この半導体チップとインナーリード１４とがワイ
ヤで接続され、半導体チップ、ワイヤおよびインナーリ
ード１４が封止樹脂により封止されて半導体装置に完成
される。この半導体装置のアウターリード１２上にはあ
らかじめはんだ皮膜が形成されるか、基板への実装時に
はんだ皮膜が形成されて基板上の所定位置にはんだ付け
される。
本発明ではリードフレーム素材上の全面にＰｄまたはＰ
ｄ合金皮膜を形成し、されにその上にＡｇめっき皮膜ま
たはＡｕめっき皮膜を薄く形成することを特徴としてい
る。
ｄ合金皮膜を形成し、されにその上にＡｇめっき皮膜ま
たはＡｕめっき皮膜を薄く形成することを特徴としてい
る。
リードフレームの素材は特に限定されることはなく、Ｃ
ｕまたはＣｕ合金、Ｆｅ−Ｎｉ合金など通常用いられる
素材を使用できる。
ｕまたはＣｕ合金、Ｆｅ−Ｎｉ合金など通常用いられる
素材を使用できる。
第２図に示すようにｐｄまたはＰｄ合金皮膜２４は、素
材上にＮｉめっき皮膜等の下地めっき皮膜２６を介して
形成されるか、あるいは素材の材質によっては直接に素
材上に形成される。ｐｄ金合金しては、Ｐｄ−Ｎｉ合金
、Ｐｄ−Ｇｏ金合金Ｐｄ−Ａｇ合金、Ｐｄ−Ｃｕ合金な
どが使用しうる。
材上にＮｉめっき皮膜等の下地めっき皮膜２６を介して
形成されるか、あるいは素材の材質によっては直接に素
材上に形成される。ｐｄ金合金しては、Ｐｄ−Ｎｉ合金
、Ｐｄ−Ｇｏ金合金Ｐｄ−Ａｇ合金、Ｐｄ−Ｃｕ合金な
どが使用しうる。
ＰｄまたはＰｄ合金皮膜２４は電解めっき、無電解めっ
きによる他、スパッタリングなどの薄膜形成法によって
形成でき、またその厚さは０．１μｍ以上が好適である
。
きによる他、スパッタリングなどの薄膜形成法によって
形成でき、またその厚さは０．１μｍ以上が好適である
。
ＡｇめっきまたはＡｕめっき皮膜２８はリードフレーム
１０の全面に形成するか、あるいは少なくともアウター
リード１２上に形成するようにする。
１０の全面に形成するか、あるいは少なくともアウター
リード１２上に形成するようにする。
ＡｇめっきまたはＡｕめっき皮膜２８は、単原子層（約
０．００１μｍ）〜０．１μｍ程度の極めて薄い皮膜に
形成する。このようにＡｇめっきまたはＡｕめっき皮膜
２８を薄く形成するのはコスト低減の他、Ａｇめっきの
場合にはマイグレーションによるリード間の電気的絶縁
性の低下や短絡を防止するためである。
０．００１μｍ）〜０．１μｍ程度の極めて薄い皮膜に
形成する。このようにＡｇめっきまたはＡｕめっき皮膜
２８を薄く形成するのはコスト低減の他、Ａｇめっきの
場合にはマイグレーションによるリード間の電気的絶縁
性の低下や短絡を防止するためである。
ＡｇめっきまたはＡｕめっき皮膜２８を薄く形成するに
は、通常濃度のめっき浴を用いたのではめっき条件の選
定が難しくなるので、ＡｇあるいはＡｕ濃度が５〜１１
０００ｐｐ程度の極めて低濃度のめっき浴を用いるよう
にするとよい。
は、通常濃度のめっき浴を用いたのではめっき条件の選
定が難しくなるので、ＡｇあるいはＡｕ濃度が５〜１１
０００ｐｐ程度の極めて低濃度のめっき浴を用いるよう
にするとよい。
上記のようにＰｄまたはＰｄ合金皮膜２４の下地上に薄
いＡｇめっきまたは／ｓ、ｕめっき皮膜２８を形成する
ことで、リードフレーム１０がチップ搭載時等の熱履歴
を経ても、ＰｄまたはＰｄ合金皮膜２４の酸化による劣
化を防止でき、またＡｇめっきまたはＡｕめっき皮膜自
体も熱的に安定であることから、アウターリード１２の
はんだ付は性を格段に向上させることができた。はんだ
付は性としては、はんだ濡れ面積比を向上させることが
できると共に、必要な濡れ面積を濡らすまでの時間を大
幅に短縮でき、作業性を向上できた。
いＡｇめっきまたは／ｓ、ｕめっき皮膜２８を形成する
ことで、リードフレーム１０がチップ搭載時等の熱履歴
を経ても、ＰｄまたはＰｄ合金皮膜２４の酸化による劣
化を防止でき、またＡｇめっきまたはＡｕめっき皮膜自
体も熱的に安定であることから、アウターリード１２の
はんだ付は性を格段に向上させることができた。はんだ
付は性としては、はんだ濡れ面積比を向上させることが
できると共に、必要な濡れ面積を濡らすまでの時間を大
幅に短縮でき、作業性を向上できた。
Ａｇめっき皮膜、Ａｕめっき皮膜２８は単原子層〜０．
１μｍ程度の薄い皮膜であることから、リードフレーム
の表面特性としては、ＰｄまたはＰｄ合金皮膜の特性と
ＡｇめっきまたはＡｕめっき皮膜の特性を併せもった良
好な特性となる。
１μｍ程度の薄い皮膜であることから、リードフレーム
の表面特性としては、ＰｄまたはＰｄ合金皮膜の特性と
ＡｇめっきまたはＡｕめっき皮膜の特性を併せもった良
好な特性となる。
ＡｇめっきまたはＡｕめっき皮膜２８はもともとはんだ
付は性に優れた特性を有しているが、コストの面あるい
はＡｇめっき皮膜の場合にはマイグレーション発生の問
題で厚付けできない。一方、素材上に薄く形成した場合
、例えば銅素材上に薄く形成した場合には銅素材が酸化
してはんだ付は性に悪影響を及ぼす。
付は性に優れた特性を有しているが、コストの面あるい
はＡｇめっき皮膜の場合にはマイグレーション発生の問
題で厚付けできない。一方、素材上に薄く形成した場合
、例えば銅素材上に薄く形成した場合には銅素材が酸化
してはんだ付は性に悪影響を及ぼす。
この点本発明では、ＡｇめっきまたはＡｕめっき皮膜２
８が下地のＰｄまたはＰｄ合金皮膜２４を保護し、一方
ＡｇめっきまたはＡｕめっき皮膜２８は薄くとも下地に
優れた特性を有するＰｄまたはＰｄ合金皮膜２４が存在
することから、両皮膜の弱点が補填され、その相乗効果
によりアウターリード１２のはんだ付は性を向上させる
ことができるのである。
８が下地のＰｄまたはＰｄ合金皮膜２４を保護し、一方
ＡｇめっきまたはＡｕめっき皮膜２８は薄くとも下地に
優れた特性を有するＰｄまたはＰｄ合金皮膜２４が存在
することから、両皮膜の弱点が補填され、その相乗効果
によりアウターリード１２のはんだ付は性を向上させる
ことができるのである。
チップ搭載部１６、インナーリード１４上にＡｇめっき
またはＡｕめっき皮膜２８を形成した場合には、これら
皮膜２８が薄いことから、チップ搭載部１６へのチップ
搭載時、インナーリード１４へのワイヤボンディング時
にこれら皮膜２８は溶解し、ＰｄまたはＰｄ合金皮膜２
４上にチップ搭載、ワイヤボンディングがなされる。
またはＡｕめっき皮膜２８を形成した場合には、これら
皮膜２８が薄いことから、チップ搭載部１６へのチップ
搭載時、インナーリード１４へのワイヤボンディング時
にこれら皮膜２８は溶解し、ＰｄまたはＰｄ合金皮膜２
４上にチップ搭載、ワイヤボンディングがなされる。
チップ搭載部１６、インナーリード１４上にはＡｇめっ
きまたはＡｕめっき皮膜２８を形成しなくとも、いまだ
ｖＪ、層歴を経ていない段階であるからｐｄまたはＰｄ
合金皮膜２４は劣化しておらず、したがってチップ搭載
、ワイヤボンディングを良好に行うことができる。
きまたはＡｕめっき皮膜２８を形成しなくとも、いまだ
ｖＪ、層歴を経ていない段階であるからｐｄまたはＰｄ
合金皮膜２４は劣化しておらず、したがってチップ搭載
、ワイヤボンディングを良好に行うことができる。
〔実施例１〕
Ｃｕ素材のリードフレーム上に、Ｎｉめっき皮膜を１μ
ｍ形成し、その上にＰｄめっき皮膜を０．１μｍ形成し
たものと、さらにその上にＡｇめっき皮膜を０．０１μ
ｍ形成したものについてはんだ付は性を比較した結果を
表１に示す。
ｍ形成し、その上にＰｄめっき皮膜を０．１μｍ形成し
たものと、さらにその上にＡｇめっき皮膜を０．０１μ
ｍ形成したものについてはんだ付は性を比較した結果を
表１に示す。
表１
はんだ浴温２２０℃
表１から明らかなようにＰｄめっき皮膜上にＡｇめっき
皮膜を形成したものの方が濡れ面積比が向上し、またそ
れに要する時間が大幅に短縮されている。
皮膜を形成したものの方が濡れ面積比が向上し、またそ
れに要する時間が大幅に短縮されている。
なおＡｇめっき皮膜の代わりにＡＬＪめっき皮膜を形成
した場合も上記と同様の好結果を得た。
した場合も上記と同様の好結果を得た。
〔実施例２〕
４２合金材（Ｆｅ−Ｎｉ合金）のリードフレーム上にＰ
ｄめっき皮膜を０．３μｍ形成したものと、さらにその
上にＡｇめっき皮膜を０．００５μｍ形成したものにつ
いてはんだ付は性を比較した結果を表２に示す。
ｄめっき皮膜を０．３μｍ形成したものと、さらにその
上にＡｇめっき皮膜を０．００５μｍ形成したものにつ
いてはんだ付は性を比較した結果を表２に示す。
表２
はんだ浴温２２０℃
Ａｇめっき浴は次の組成のものを用いた。
Ｋ Ａ ｇ （ＣＮ ） ｚ １０〜２０００ｐｐ
ｍＫＣＮ １０〜ＳＯｇ／ １表２から
明らかなようにＰｄめっき皮膜上にＡｇめっき皮膜を形
成したものの方が濡れ面積比が向上し、またそれに要す
る時間が大幅に短縮されている。
ｍＫＣＮ １０〜ＳＯｇ／ １表２から
明らかなようにＰｄめっき皮膜上にＡｇめっき皮膜を形
成したものの方が濡れ面積比が向上し、またそれに要す
る時間が大幅に短縮されている。
Ａｇめっき皮膜の代わりにＡｕめっき皮膜を形成した場
合も上記と同様の好結果を得た。
合も上記と同様の好結果を得た。
（発明の効果）
以上のように本発明に係る半導体装置用リードフレーム
によれば、はんだ濡れ性の向上、濡れ時間の短縮が図れ
、はんだ付は性に優れ、かつはんだ付けの作業性が向上
するという著効を奏する。
によれば、はんだ濡れ性の向上、濡れ時間の短縮が図れ
、はんだ付は性に優れ、かつはんだ付けの作業性が向上
するという著効を奏する。
第１図はリードフレームの説明図、第２図はアウターリ
ードの断面図を示す。 １０・・・リードフレーム、 １２・・・アウターリ
ード、 １４・ ・ ・インナーリード、１６・・・
チップ搭載部、 ２４・・・ＰｄまたはＰｄ合金皮膜、
２８・・・ＡｇめっきまたはＡｕめっき皮膜 第 ２ 図
ードの断面図を示す。 １０・・・リードフレーム、 １２・・・アウターリ
ード、 １４・ ・ ・インナーリード、１６・・・
チップ搭載部、 ２４・・・ＰｄまたはＰｄ合金皮膜、
２８・・・ＡｇめっきまたはＡｕめっき皮膜 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、素材上全面に直接もしくは下地皮膜を介してＰｄま
たはＰｄ合金皮膜を形成し、少なくともアウターリード
上の該ＰｄまたはＰｄ合金皮膜上にＡｇめっき皮膜を薄
く形成したことを特徴とする半導体装置用リードフレー
ム。 ２、Ａｇめっき皮膜の厚さが単原子層〜０．１μｍの薄
さであることを特徴とする請求項１記載の半導体装置用
リードフレーム。 ３、素材上全面に直接もしくは下地皮膜を介してＰｄま
たはＰｄ合金皮膜を形成し、少なくともアウターリード
上の該ＰｄまたはＰｄ合金皮膜上にＡｕめっき皮膜を薄
く形成したことを特徴とする半導体装置用リードフレー
ム。 ４、Ａｕめっき皮膜の厚さが単原子層〜０．１μｍの薄
さであることを特徴とする請求項３記載の半導体装置用
リードフレーム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2234833A JP2543619B2 (ja) | 1990-09-05 | 1990-09-05 | 半導体装置用リ―ドフレ―ム |
| KR1019910015472A KR920007135A (ko) | 1990-09-05 | 1991-09-05 | 반도체 장치용 리드프레임 |
| EP19910308157 EP0474499A3 (en) | 1990-09-05 | 1991-09-05 | Lead frame for a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2234833A JP2543619B2 (ja) | 1990-09-05 | 1990-09-05 | 半導体装置用リ―ドフレ―ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04115558A true JPH04115558A (ja) | 1992-04-16 |
| JP2543619B2 JP2543619B2 (ja) | 1996-10-16 |
Family
ID=16977093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2234833A Expired - Lifetime JP2543619B2 (ja) | 1990-09-05 | 1990-09-05 | 半導体装置用リ―ドフレ―ム |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0474499A3 (ja) |
| JP (1) | JP2543619B2 (ja) |
| KR (1) | KR920007135A (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260577A (ja) * | 1993-03-08 | 1994-09-16 | Nec Corp | 配線電極の被膜構造 |
| JPH09232493A (ja) * | 1995-12-20 | 1997-09-05 | Seiichi Serizawa | リードフレーム |
| US5675177A (en) * | 1995-06-26 | 1997-10-07 | Lucent Technologies Inc. | Ultra-thin noble metal coatings for electronic packaging |
| US5889317A (en) * | 1997-04-09 | 1999-03-30 | Sitron Precision Co., Ltd. | Leadframe for integrated circuit package |
| US6150712A (en) * | 1998-01-09 | 2000-11-21 | Sony Corporation | Lead frame for semiconductor device, and semiconductor device |
| US6159623A (en) * | 1997-05-30 | 2000-12-12 | Matsushita Electric Industrial Co., Ltd. | Palladium plating solution, palladium plating film formed using the solution and lead frame for semiconductor apparatuses having the palladium plating film |
| US6521358B1 (en) | 1997-03-04 | 2003-02-18 | Matsushita Electric Industrial Co., Ltd. | Lead frame for semiconductor device and method of producing same |
| JP2005311353A (ja) * | 2004-04-16 | 2005-11-04 | Samsung Techwin Co Ltd | リードフレーム及びその製造方法 |
| JP2005314749A (ja) * | 2004-04-28 | 2005-11-10 | Shinei Hitec:Kk | 電子部品及びその表面処理方法 |
| WO2005116300A1 (ja) * | 2004-05-25 | 2005-12-08 | Shinko Electric Industries Co., Ltd. | 半導体部品の外装パラジウムめっき構造及び半導体装置の製造方法 |
| JP2006083410A (ja) * | 2004-09-14 | 2006-03-30 | Shinei Hitec:Kk | 電子部品の製造方法 |
| JP2006083409A (ja) * | 2004-09-14 | 2006-03-30 | Shinei Hitec:Kk | 鉄合金電子部品およびその表面処理方法 |
| JP2007063042A (ja) * | 2005-08-30 | 2007-03-15 | Hitachi Metals Ltd | セラミクス基板およびセラミクス基板を用いた電子部品 |
| EP1777743A2 (en) | 2005-10-20 | 2007-04-25 | Matsushita Electric Industrial Co., Ltd. | Lead frame |
| JP2007217798A (ja) * | 2007-05-23 | 2007-08-30 | Shinei Hitec:Kk | コネクタ用接続端子の表面処理方法 |
| US7329944B2 (en) | 2005-03-25 | 2008-02-12 | Shinko Electric Industries Co., Ltd. | Leadframe for semiconductor device |
| US7408248B2 (en) | 2004-05-27 | 2008-08-05 | Shinko Electric Industries Co., Ltd. | Lead frame for semiconductor device |
| JP2010180427A (ja) * | 2009-02-03 | 2010-08-19 | Alps Electric Co Ltd | 電気接点の製造方法 |
| US8581379B2 (en) | 2011-03-29 | 2013-11-12 | Shinko Electric Industries Co., Ltd. | Lead frame and semiconductor device |
| JP2018029175A (ja) * | 2016-08-18 | 2018-02-22 | ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ | 多層電気接触素子 |
| KR20180079291A (ko) | 2015-11-05 | 2018-07-10 | 후루카와 덴키 고교 가부시키가이샤 | 리드 프레임재 및 그 제조방법 |
| KR20190096964A (ko) | 2016-12-27 | 2019-08-20 | 후루카와 덴끼고교 가부시키가이샤 | 리드 프레임재 및 이의 제조 방법 및 반도체 패키지 |
| EP4333052A1 (en) | 2022-09-02 | 2024-03-06 | Mitsui High-Tec, Inc. | Metal component |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5360991A (en) * | 1993-07-29 | 1994-11-01 | At&T Bell Laboratories | Integrated circuit devices with solderable lead frame |
| KR960039315A (ko) * | 1995-04-06 | 1996-11-25 | 이대원 | 리드프레임 제조방법 |
| JP3492554B2 (ja) | 1999-05-07 | 2004-02-03 | ニシハラ理工株式会社 | Ｐｂに代わる接合材料の機能合金メッキ及びその機能合金メッキを施した被実装用電子部品材料 |
| US7125750B2 (en) | 2004-11-22 | 2006-10-24 | Asm Assembly Materials Ltd. | Leadframe with enhanced encapsulation adhesion |
| WO2007034921A1 (ja) * | 2005-09-22 | 2007-03-29 | Enplas Corporation | 電気接触子及び電気部品用ソケット |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54126467A (en) * | 1978-03-24 | 1979-10-01 | Nec Corp | Lead frame for semiconductor device |
| JPS59222596A (ja) * | 1983-06-02 | 1984-12-14 | Furukawa Electric Co Ltd:The | Ａｇ被覆Ｃｕ系材料とその製造方法 |
| JPS6032774U (ja) * | 1983-08-10 | 1985-03-06 | ソニー株式会社 | ピン・ミニ共用ジヤツク |
| JPS60165749A (ja) * | 1984-02-08 | 1985-08-28 | Fujitsu Ltd | Ｌｓｉモジユ−ル用接続ピン |
| JPS60253107A (ja) * | 1984-05-28 | 1985-12-13 | 古河電気工業株式会社 | 耐熱性Ａｇ被覆導体 |
| JPS62199795A (ja) * | 1986-02-27 | 1987-09-03 | Nippon Mining Co Ltd | 電子・電気機器用部品 |
| JPS639957A (ja) * | 1986-07-01 | 1988-01-16 | Furukawa Electric Co Ltd:The | 半導体リ−ドフレ−ム |
| JPS6340866A (ja) * | 1986-08-05 | 1988-02-22 | Hitachi Constr Mach Co Ltd | 加速度計 |
| JPS6349382A (ja) * | 1986-08-18 | 1988-03-02 | Nippon Kokan Kk <Nkk> | 拡散接合用インサ−ト材 |
| JPS63187654A (ja) * | 1987-01-30 | 1988-08-03 | Furukawa Electric Co Ltd:The | 電子部品用リ−ドフレ−ム |
| JPH01235359A (ja) * | 1988-03-16 | 1989-09-20 | Oki Electric Ind Co Ltd | 半導体装置用リードフレームのメッキ方法 |
| JPH01244653A (ja) * | 1988-03-25 | 1989-09-29 | Nec Corp | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3312713A1 (de) * | 1983-04-08 | 1984-10-11 | The Furukawa Electric Co., Ltd., Tokio/Tokyo | Silberbeschichtete elektrische materialien und verfahren zu ihrer herstellung |
| EP0250146A1 (en) * | 1986-06-16 | 1987-12-23 | Texas Instruments Incorporated | Palladium plated lead frame for integrated circuit |
| JPS63304654A (ja) * | 1987-06-03 | 1988-12-12 | Hitachi Cable Ltd | リ−ドフレ−ム |
| JPS63318744A (ja) * | 1987-06-22 | 1988-12-27 | Oki Electric Ind Co Ltd | 半導体装置 |
| JPS6418246A (en) * | 1987-07-14 | 1989-01-23 | Shinko Electric Ind Co | Lead frame for semiconductor device |
-
1990
- 1990-09-05 JP JP2234833A patent/JP2543619B2/ja not_active Expired - Lifetime
-
1991
- 1991-09-05 EP EP19910308157 patent/EP0474499A3/en not_active Withdrawn
- 1991-09-05 KR KR1019910015472A patent/KR920007135A/ko not_active Application Discontinuation
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54126467A (en) * | 1978-03-24 | 1979-10-01 | Nec Corp | Lead frame for semiconductor device |
| JPS59222596A (ja) * | 1983-06-02 | 1984-12-14 | Furukawa Electric Co Ltd:The | Ａｇ被覆Ｃｕ系材料とその製造方法 |
| JPS6032774U (ja) * | 1983-08-10 | 1985-03-06 | ソニー株式会社 | ピン・ミニ共用ジヤツク |
| JPS60165749A (ja) * | 1984-02-08 | 1985-08-28 | Fujitsu Ltd | Ｌｓｉモジユ−ル用接続ピン |
| JPS60253107A (ja) * | 1984-05-28 | 1985-12-13 | 古河電気工業株式会社 | 耐熱性Ａｇ被覆導体 |
| JPS62199795A (ja) * | 1986-02-27 | 1987-09-03 | Nippon Mining Co Ltd | 電子・電気機器用部品 |
| JPS639957A (ja) * | 1986-07-01 | 1988-01-16 | Furukawa Electric Co Ltd:The | 半導体リ−ドフレ−ム |
| JPS6340866A (ja) * | 1986-08-05 | 1988-02-22 | Hitachi Constr Mach Co Ltd | 加速度計 |
| JPS6349382A (ja) * | 1986-08-18 | 1988-03-02 | Nippon Kokan Kk <Nkk> | 拡散接合用インサ−ト材 |
| JPS63187654A (ja) * | 1987-01-30 | 1988-08-03 | Furukawa Electric Co Ltd:The | 電子部品用リ−ドフレ−ム |
| JPH01235359A (ja) * | 1988-03-16 | 1989-09-20 | Oki Electric Ind Co Ltd | 半導体装置用リードフレームのメッキ方法 |
| JPH01244653A (ja) * | 1988-03-25 | 1989-09-29 | Nec Corp | 半導体装置 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260577A (ja) * | 1993-03-08 | 1994-09-16 | Nec Corp | 配線電極の被膜構造 |
| US5675177A (en) * | 1995-06-26 | 1997-10-07 | Lucent Technologies Inc. | Ultra-thin noble metal coatings for electronic packaging |
| JPH09232493A (ja) * | 1995-12-20 | 1997-09-05 | Seiichi Serizawa | リードフレーム |
| US6521358B1 (en) | 1997-03-04 | 2003-02-18 | Matsushita Electric Industrial Co., Ltd. | Lead frame for semiconductor device and method of producing same |
| US5889317A (en) * | 1997-04-09 | 1999-03-30 | Sitron Precision Co., Ltd. | Leadframe for integrated circuit package |
| US6159623A (en) * | 1997-05-30 | 2000-12-12 | Matsushita Electric Industrial Co., Ltd. | Palladium plating solution, palladium plating film formed using the solution and lead frame for semiconductor apparatuses having the palladium plating film |
| US6150712A (en) * | 1998-01-09 | 2000-11-21 | Sony Corporation | Lead frame for semiconductor device, and semiconductor device |
| JP2005311353A (ja) * | 2004-04-16 | 2005-11-04 | Samsung Techwin Co Ltd | リードフレーム及びその製造方法 |
| JP2005314749A (ja) * | 2004-04-28 | 2005-11-10 | Shinei Hitec:Kk | 電子部品及びその表面処理方法 |
| WO2005116300A1 (ja) * | 2004-05-25 | 2005-12-08 | Shinko Electric Industries Co., Ltd. | 半導体部品の外装パラジウムめっき構造及び半導体装置の製造方法 |
| US7408248B2 (en) | 2004-05-27 | 2008-08-05 | Shinko Electric Industries Co., Ltd. | Lead frame for semiconductor device |
| JP2006083410A (ja) * | 2004-09-14 | 2006-03-30 | Shinei Hitec:Kk | 電子部品の製造方法 |
| JP2006083409A (ja) * | 2004-09-14 | 2006-03-30 | Shinei Hitec:Kk | 鉄合金電子部品およびその表面処理方法 |
| US7329944B2 (en) | 2005-03-25 | 2008-02-12 | Shinko Electric Industries Co., Ltd. | Leadframe for semiconductor device |
| JP2007063042A (ja) * | 2005-08-30 | 2007-03-15 | Hitachi Metals Ltd | セラミクス基板およびセラミクス基板を用いた電子部品 |
| EP1777743A2 (en) | 2005-10-20 | 2007-04-25 | Matsushita Electric Industrial Co., Ltd. | Lead frame |
| US8283759B2 (en) | 2005-10-20 | 2012-10-09 | Panasonic Corporation | Lead frame having outer leads coated with a four layer plating |
| JP2007217798A (ja) * | 2007-05-23 | 2007-08-30 | Shinei Hitec:Kk | コネクタ用接続端子の表面処理方法 |
| JP2010180427A (ja) * | 2009-02-03 | 2010-08-19 | Alps Electric Co Ltd | 電気接点の製造方法 |
| US8581379B2 (en) | 2011-03-29 | 2013-11-12 | Shinko Electric Industries Co., Ltd. | Lead frame and semiconductor device |
| KR20180079291A (ko) | 2015-11-05 | 2018-07-10 | 후루카와 덴키 고교 가부시키가이샤 | 리드 프레임재 및 그 제조방법 |
| JP2018029175A (ja) * | 2016-08-18 | 2018-02-22 | ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ | 多層電気接触素子 |
| KR20190096964A (ko) | 2016-12-27 | 2019-08-20 | 후루카와 덴끼고교 가부시키가이샤 | 리드 프레임재 및 이의 제조 방법 및 반도체 패키지 |
| EP4333052A1 (en) | 2022-09-02 | 2024-03-06 | Mitsui High-Tec, Inc. | Metal component |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0474499A3 (en) | 1993-03-10 |
| KR920007135A (ko) | 1992-04-28 |
| JP2543619B2 (ja) | 1996-10-16 |
| EP0474499A2 (en) | 1992-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04115558A (ja) | 半導体装置用リードフレーム | |
| US6713852B2 (en) | Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin | |
| US6583500B1 (en) | Thin tin preplated semiconductor leadframes | |
| US6444562B1 (en) | Nickel alloy films for reduced intermetallic formation in solder | |
| JP2009526381A (ja) | 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム | |
| US6376901B1 (en) | Palladium-spot leadframes for solder plated semiconductor devices and method of fabrication | |
| US6706561B2 (en) | Method for fabricating preplated nickel/palladium and tin leadframes | |
| US20020047186A1 (en) | Semiconductor leadframes comprising silver plating | |
| US6519845B1 (en) | Wire bonding to dual metal covered pad surfaces | |
| US20010054750A1 (en) | Semiconductor leadframes plated with lead-free solder and minimum palladium | |
| EP1037277B1 (en) | Lead frame and method of fabricating a lead frame | |
| USH498H (en) | Electronic component including soldered electrical leads | |
| JPS59168659A (ja) | 集積回路用リ−ドフレ−ム | |
| JPH01257356A (ja) | 半導体用リードフレーム | |
| US5935719A (en) | Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes | |
| JPS5936425B2 (ja) | 中間層を有するリ−ドフレ−ム構造 | |
| JP2716355B2 (ja) | 半導体装置の製造方法 | |
| JPS639957A (ja) | 半導体リ−ドフレ−ム | |
| JPS633036B2 (ja) | ||
| JPH11186483A (ja) | 半導体装置用リードフレーム | |
| JP2833200B2 (ja) | フレキシブルｔａｂ用回路基板 | |
| KR20050003226A (ko) | 반도체 팩키지용 리드프레임의 선도금 방법 | |
| JPH0362560A (ja) | はんだ付け適性仕上げを形成する方法 | |
| JP2743567B2 (ja) | 樹脂封止型集積回路 | |
| JP2543619C (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 15 |