JPS639957A - 半導体リ−ドフレ−ム - Google Patents
半導体リ−ドフレ−ムInfo
- Publication number
- JPS639957A JPS639957A JP15453886A JP15453886A JPS639957A JP S639957 A JPS639957 A JP S639957A JP 15453886 A JP15453886 A JP 15453886A JP 15453886 A JP15453886 A JP 15453886A JP S639957 A JPS639957 A JP S639957A
- Authority
- JP
- Japan
- Prior art keywords
- coated
- lead
- alloy
- coating
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 20
- 239000000956 alloy Substances 0.000 claims abstract description 20
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 20
- 229910052709 silver Inorganic materials 0.000 claims abstract description 16
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 13
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- 238000000576 coating method Methods 0.000 abstract description 22
- 239000011248 coating agent Substances 0.000 abstract description 20
- 239000002184 metal Substances 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 150000002739 metals Chemical class 0.000 abstract description 5
- 238000007789 sealing Methods 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000010306 acid treatment Methods 0.000 abstract description 2
- 230000004907 flux Effects 0.000 abstract description 2
- 238000000465 moulding Methods 0.000 abstract 2
- 239000000758 substrate Substances 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000004859 Copal Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 241000782205 Guibourtia conjugata Species 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- -1 Pd-N i Inorganic materials 0.000 description 1
- 229910021069 Pd—Co Inorganic materials 0.000 description 1
- 229910002787 Ru-Ni Inorganic materials 0.000 description 1
- 229910002793 Ru–Ni Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- XULSCZPZVQIMFM-IPZQJPLYSA-N odevixibat Chemical compound C12=CC(SC)=C(OCC(=O)N[C@@H](C(=O)N[C@@H](CC)C(O)=O)C=3C=CC(O)=CC=3)C=C2S(=O)(=O)NC(CCCC)(CCCC)CN1C1=CC=CC=C1 XULSCZPZVQIMFM-IPZQJPLYSA-N 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体などの電子部品の実装に用いるリードフ
レーム、リード線、端子等のリード材に関するものであ
る。
レーム、リード線、端子等のリード材に関するものであ
る。
(従来の技術)
一般にトランジスターやICなどの電子部品の実装には
リードフレーム、リード線、端子等のリード材が用いら
れている。
リードフレーム、リード線、端子等のリード材が用いら
れている。
この中でリードフレームは第1図に平面図の一例を、第
2図に断面図の他の一例を示すように、81チツプ(l
I)を塔載するタブ部(1)の周囲にインナーリード部
(2)ヲ設け、その′外側にアウターリード部(3)
’5−設は念もので、タブ部(1)に接着剤又はろう材
からなる接合剤(5)ヲ介してS1チツプ(’+)eダ
イボンドし、Siチップ0)上に形成した電唖パッド(
6)とインナーリード部(2)金金属細線(7)により
ワイヤボンドし念後、レジン(8)によりモールド封止
しており、露出するアウターリード部(3)(は多くの
場合半田付けのためのSn又はSn −Pb合金の被覆
を行なっている。
2図に断面図の他の一例を示すように、81チツプ(l
I)を塔載するタブ部(1)の周囲にインナーリード部
(2)ヲ設け、その′外側にアウターリード部(3)
’5−設は念もので、タブ部(1)に接着剤又はろう材
からなる接合剤(5)ヲ介してS1チツプ(’+)eダ
イボンドし、Siチップ0)上に形成した電唖パッド(
6)とインナーリード部(2)金金属細線(7)により
ワイヤボンドし念後、レジン(8)によりモールド封止
しており、露出するアウターリード部(3)(は多くの
場合半田付けのためのSn又はSn −Pb合金の被覆
を行なっている。
このようなリードフレーム(以下フレームと略記)は通
常金属板条材よりプレス加工やエツチングによって成型
されるもので、金属基材には熱膨張の小さいFa −N
i−Co合金(コパール)やFe −Ni合金が用いら
れてい友が、近年熱及び電気の良導体であるCu合金が
用いられるようになっ之。これはセラミック封止にかわ
る量産向きのレジンモールド封止において、上記Cu材
はその大きな熱膨張率が使用上の制約とはならず、上記
コパールより安価で加工性に優れているためである。ま
次金属細線にはAu線が用いられてい次が、近年M線又
はCu線が用いられるようになった。
常金属板条材よりプレス加工やエツチングによって成型
されるもので、金属基材には熱膨張の小さいFa −N
i−Co合金(コパール)やFe −Ni合金が用いら
れてい友が、近年熱及び電気の良導体であるCu合金が
用いられるようになっ之。これはセラミック封止にかわ
る量産向きのレジンモールド封止において、上記Cu材
はその大きな熱膨張率が使用上の制約とはならず、上記
コパールより安価で加工性に優れているためである。ま
次金属細線にはAu線が用いられてい次が、近年M線又
はCu線が用いられるようになった。
(発明が解決しようとする問題点)
ワイヤーボンドするインナーリード部やタブ部(以下イ
ンナーリード先端部と称する)には酸化防止のためのA
gスポットメッキを施している。
ンナーリード先端部と称する)には酸化防止のためのA
gスポットメッキを施している。
スポットメッキは高価なAgの使用量を節約する几めで
あるが、安定したボンド強度を得る比めには、メッキ厚
さf、3〜5μと厚くする必要がある。
あるが、安定したボンド強度を得る比めには、メッキ厚
さf、3〜5μと厚くする必要がある。
これはボンディング時の加熱により大気中の01がAg
中に拡散し、メッキが薄いとその界面を劣化し、安定し
念ボンド特性が得られない之めである。
中に拡散し、メッキが薄いとその界面を劣化し、安定し
念ボンド特性が得られない之めである。
″1次半導体は高集積化と共に小型、高密度化が強く望
まれ、例えば第4図に示すフレームのアウターリードの
ピッチは2.54w+であるが、これを127鱈、更に
はα65■に縮少できるチップキャリヤーやフラットパ
ックなどの面実装型に移行しつつあり、第5図に示す可
ペンド型面実装置Cによれば従来の数分の1に小型化す
ることができる。しかしながらこれ等小型レジンモール
ドはリードとモールドの界面から水分や不純物が浸入し
易く、信頼性が劣る欠点がある。
まれ、例えば第4図に示すフレームのアウターリードの
ピッチは2.54w+であるが、これを127鱈、更に
はα65■に縮少できるチップキャリヤーやフラットパ
ックなどの面実装型に移行しつつあり、第5図に示す可
ペンド型面実装置Cによれば従来の数分の1に小型化す
ることができる。しかしながらこれ等小型レジンモール
ドはリードとモールドの界面から水分や不純物が浸入し
易く、信頼性が劣る欠点がある。
(問題点を解決するための手段)
本発明は、これに鑑み種々検討の結果、リードフレーム
のインナーリード先端部以外の表面にも特定の金属を被
覆することにより、前記欠陥を解消できることを知見し
、開発されたものである。
のインナーリード先端部以外の表面にも特定の金属を被
覆することにより、前記欠陥を解消できることを知見し
、開発されたものである。
即ち本発明はリードフレームの全表面にAg%Pd。
Ru又はこれらの合金のいずれかを002〜02μ被覆
し、インナーリード先端部にAg、 Pd、 Ruのい
ずれかを1μ以上被覆したことを特徴とする半導体リー
ドフレーム、及びインナーリード先端部にAg、 Pd
、 Ruのいずれかを1μ以上被覆し該被覆部を含む
リードフレームの全表面にAg、Pd%Ru 又はこれ
らの合金のいずれかi 0.02〜0.2μ被覆し次こ
とを特徴とする半導体リードフレーム、及びインナーリ
ード先端部にAg1Pd、Ruのいずれかを1μ以上被
覆し、残余のリード部にAglPd%Ru又は、これら
の合金のいずれかを0.02〜α2μ被覆し次ことを特
徴とする半導体リードフレームである。
し、インナーリード先端部にAg、 Pd、 Ruのい
ずれかを1μ以上被覆したことを特徴とする半導体リー
ドフレーム、及びインナーリード先端部にAg、 Pd
、 Ruのいずれかを1μ以上被覆し該被覆部を含む
リードフレームの全表面にAg、Pd%Ru 又はこれ
らの合金のいずれかi 0.02〜0.2μ被覆し次こ
とを特徴とする半導体リードフレーム、及びインナーリ
ード先端部にAg1Pd、Ruのいずれかを1μ以上被
覆し、残余のリード部にAglPd%Ru又は、これら
の合金のいずれかを0.02〜α2μ被覆し次ことを特
徴とする半導体リードフレームである。
父上記においてリードフレームの基材にCu又はCu合
金を用いたことを特徴とする半導体リードフレームで、
Cu合金にはCu−3μ%Cu −Fs、 Cu −N
i −8μ%Cu −0r−Zr%Cu−3n−C7r
等が用いられる。
金を用いたことを特徴とする半導体リードフレームで、
Cu合金にはCu−3μ%Cu −Fs、 Cu −N
i −8μ%Cu −0r−Zr%Cu−3n−C7r
等が用いられる。
Af#i、Cu中を拡散しゃすく又Osを拡散させやす
いので特にフレームがCu材の場合Agヲ直接フレーム
に被覆するとその界面に合金層又は酸化物が生成しボン
ディング性を害する恐れがある。従ってフレーム全面’
iPd、Ru又はこれらの合金をα02〜02μ被覆し
しかる後インナーリード先端部にAgを1μ以上被覆し
たものが特に適した被覆構成で、これによりAgのスポ
ット被覆をより薄くすることも可能になる。
いので特にフレームがCu材の場合Agヲ直接フレーム
に被覆するとその界面に合金層又は酸化物が生成しボン
ディング性を害する恐れがある。従ってフレーム全面’
iPd、Ru又はこれらの合金をα02〜02μ被覆し
しかる後インナーリード先端部にAgを1μ以上被覆し
たものが特に適した被覆構成で、これによりAgのスポ
ット被覆をより薄くすることも可能になる。
被覆材は、Ag、Pd、Ruの他にAg −Pd、 A
g −8n。
g −8n。
Ag−3b、 Ag−CulAg −Ru、 Pd−N
i、Pd−Co、Ru −Pd、Ru−Ni等があり、
これらは湿式又は乾式メッキ法等により被覆される。
i、Pd−Co、Ru −Pd、Ru−Ni等があり、
これらは湿式又は乾式メッキ法等により被覆される。
実際の被覆方法は、例えばインナーリード先端部をスポ
ット状に厚くメッキしてから全体をフラッシュメッキす
る方法又は逆て全表面を薄くメッキしてからリード先端
部全厚くメッキする方法等がある。
ット状に厚くメッキしてから全体をフラッシュメッキす
る方法又は逆て全表面を薄くメッキしてからリード先端
部全厚くメッキする方法等がある。
インナーリード先端部とリード残部又は全表面の被覆材
質は、同一でもよいが目的に応じて使いわけた方がよい
。特にCu系フレームの場合は、リード残部又は、全表
面の被覆は、Pd%Ru又はこれらの合金が好ましい。
質は、同一でもよいが目的に応じて使いわけた方がよい
。特にCu系フレームの場合は、リード残部又は、全表
面の被覆は、Pd%Ru又はこれらの合金が好ましい。
インナーリード先端部の被覆はボンディングワイヤがA
u線の場合は、kgが最適であるがPd、 Ruでもよ
い。ボンディングワイヤがPd線又はCu線の場合は、
Pd又は、Ruが適している。
u線の場合は、kgが最適であるがPd、 Ruでもよ
い。ボンディングワイヤがPd線又はCu線の場合は、
Pd又は、Ruが適している。
(作 用)
インナーリード先端部にAg、Pd又はRuヲ被覆する
理由はこれらの金属は酸化しにくいため金属細線等の接
合が高い信頼性のもとで安定して行える念めである。
理由はこれらの金属は酸化しにくいため金属細線等の接
合が高い信頼性のもとで安定して行える念めである。
被覆厚さを1μ以上に限定した理由は1μ未満では安定
した接合強度が得られないためであり、通常1〜5μの
被覆が施される。
した接合強度が得られないためであり、通常1〜5μの
被覆が施される。
インナーリード先端部以外の表面にもAg、Pd。
Ru又はこれらの合金を被覆する理由は、これらの金属
又は合金は酸化しにくい友めボンディングの際の加熱に
よって酸化することがなく従ってモールドとの密着性を
高度に保持できる念めである。
又は合金は酸化しにくい友めボンディングの際の加熱に
よって酸化することがなく従ってモールドとの密着性を
高度に保持できる念めである。
この被覆はプリント基板への実装において予備半田の次
めのアウターリード部の強酸処理又は、活性フラックス
処理を軽減又は省略でき、場合によっては、予備半田そ
のものを省略することも可能である。
めのアウターリード部の強酸処理又は、活性フラックス
処理を軽減又は省略でき、場合によっては、予備半田そ
のものを省略することも可能である。
ここで被覆厚さを002〜0.2μに限定した理由は、
02μを超えると被覆がAgの場合はAgがマイグレー
ションして短絡事故をおこすためである。
02μを超えると被覆がAgの場合はAgがマイグレー
ションして短絡事故をおこすためである。
被覆がPd又はRuの場合は、リード材の曲げ加工時に
マイクロクラックが発生してリード材の強度が低下する
ためである。又被覆厚さが002μ未満ではいずれの場
合も酸化防止が十分できない念めである。これらの被覆
厚さはα05〜01μが特に好ましい。
マイクロクラックが発生してリード材の強度が低下する
ためである。又被覆厚さが002μ未満ではいずれの場
合も酸化防止が十分できない念めである。これらの被覆
厚さはα05〜01μが特に好ましい。
(実施例)
以下に本発明を実施例により詳細に説明する。
実施例−1
Cu−2,1%5n−018%Or合金の条(α25w
tx20.4+may)から第1図に示す形状のリード
フレームをプレス成形した。このフレームの全表面に電
気メツキ法により各種金属を被覆してから、タブ部(1
)とインナーリード部(2)の先端に厚いスポットメッ
キを施した。第1表にメッキ構造を示した。このフレー
ムのタブ部(1)にAgエポキシペーストを用いて81
チツプをダイポンドした。次に81チツプ上の電極バッ
トとインナーリード部先端ヲ25μφのAu線により3
20℃でワイヤーボンドした。
tx20.4+may)から第1図に示す形状のリード
フレームをプレス成形した。このフレームの全表面に電
気メツキ法により各種金属を被覆してから、タブ部(1
)とインナーリード部(2)の先端に厚いスポットメッ
キを施した。第1表にメッキ構造を示した。このフレー
ムのタブ部(1)にAgエポキシペーストを用いて81
チツプをダイポンドした。次に81チツプ上の電極バッ
トとインナーリード部先端ヲ25μφのAu線により3
20℃でワイヤーボンドした。
これらの作業は大気中で行った。ボンディング部分の欠
陥を肉眼及び顕微鏡により調ベワイヤーボンド不良率を
求めた。
陥を肉眼及び顕微鏡により調ベワイヤーボンド不良率を
求めた。
次にこれらのうち健全なものについてエポキシのトラン
スファーモールドで封止し、235℃の半田浴に5秒間
ディップし120℃のプレッシャークツカーに300時
間保持してからICテスターにて動作テストヲ行い、I
C故障率?求めた。
スファーモールドで封止し、235℃の半田浴に5秒間
ディップし120℃のプレッシャークツカーに300時
間保持してからICテスターにて動作テストヲ行い、I
C故障率?求めた。
以上の結果を第1表に示した。
第1表
メッキ浴組成及びメッキ条件は第2表に示す。
第2表
はワイヤボンド不良率及びIC故障率が極めて低いが、
比較品(7,8)は全表面被覆が薄いため又従来品(9
,10)は全表面被覆がしていないため発明品より劣っ
ている。
比較品(7,8)は全表面被覆が薄いため又従来品(9
,10)は全表面被覆がしていないため発明品より劣っ
ている。
特にAgをL2μスポット被覆した場合を比較すると第
1発明品(2,3)は比較品(8)及び従来品α1にく
らべて著しく優れている。これは本発明によればAgの
スポット被覆厚を薄くできるということでもあり経済的
である。
1発明品(2,3)は比較品(8)及び従来品α1にく
らべて著しく優れている。これは本発明によればAgの
スポット被覆厚を薄くできるということでもあり経済的
である。
実施例−2
Cu −0,I Fa −0,03P合金の条(α25
m t X2α’+ m w )から第1図に示す形
状のリードフレームをプレス成形し九〇このフレームの
タブ部(1)とインナーリード部(2)の先端部にスポ
レトメッキ法によりスポット被覆し、次に全表面被覆を
行った。このようにして得られたフレームについて実施
例−1と同様にしてICを組立て、同様の方法で特性評
価を行なっ之。
m t X2α’+ m w )から第1図に示す形
状のリードフレームをプレス成形し九〇このフレームの
タブ部(1)とインナーリード部(2)の先端部にスポ
レトメッキ法によりスポット被覆し、次に全表面被覆を
行った。このようにして得られたフレームについて実施
例−1と同様にしてICを組立て、同様の方法で特性評
価を行なっ之。
第1表に第二発明品(7〜9)のメッキ条件と結果を示
した。
した。
第1表より明らかなように第2発明品は、ワイヤボンド
不良率及びIC故障率ともOで極めて優れている。
不良率及びIC故障率ともOで極めて優れている。
実施例−5
Cu−α55 Cr−0,15Zr合金の条(α25
m t X2α41!IIW)から第1図に示す形状の
り−ドフレームをプレス成形した。このフレームのタブ
部(1)とインナーリード部(2]の先端部分をマスク
して残部をメッキ法により薄く被覆し次にマスクした部
分にスポット被覆しだ。このようにして得られたフレー
ムを実施例−1と同様にしてzci&:組みたて、同様
の方法で特性評価を行った。
m t X2α41!IIW)から第1図に示す形状の
り−ドフレームをプレス成形した。このフレームのタブ
部(1)とインナーリード部(2]の先端部分をマスク
して残部をメッキ法により薄く被覆し次にマスクした部
分にスポット被覆しだ。このようにして得られたフレー
ムを実施例−1と同様にしてzci&:組みたて、同様
の方法で特性評価を行った。
第1表に第5発明品(10〜12)の被覆条件と結果を
示した。
示した。
第1表より明らかなように第5発明品によればワイヤボ
ンド不良率及びIC故障率ともOで極めて優れている。
ンド不良率及びIC故障率ともOで極めて優れている。
(本発明の効果)
本発明によればポンディング性に優れ、モールド封止に
おいてフレームとモールドとの密着性が良好でICの信
頼性が高く、又Ag等の貴金属の使用量を低減でき、更
にプリント基板への実装においてアウターリード部の予
備半田付は又はその前処理が省略可能であり、特にフレ
ームにCu材を用いた小型高密度化されたパッケージに
適用し顕著な効果を奏するものである。
おいてフレームとモールドとの密着性が良好でICの信
頼性が高く、又Ag等の貴金属の使用量を低減でき、更
にプリント基板への実装においてアウターリード部の予
備半田付は又はその前処理が省略可能であり、特にフレ
ームにCu材を用いた小型高密度化されたパッケージに
適用し顕著な効果を奏するものである。
第1図はリードフレームの一例を示す平面図、第2図は
リードフレームの他の一例を示す断面図、第5図は可ペ
ンド型面実装置Cの一例を示す断面図である。
リードフレームの他の一例を示す断面図、第5図は可ペ
ンド型面実装置Cの一例を示す断面図である。
Claims (5)
- (1)リードフレームの全表面にAg、Pd、Ru又は
これらの合金のいずれかを0.02〜0.2μ被覆し、
インナーリード先端部にAg、Pd、Ruのいずれかを
1μ以上被覆したことを特徴とする半導体リードフレー
ム。 - (2)リードフレームの全表面にPd、Ru又はこれら
の合金のいずれかを0.02〜0.2μ被覆し、インナ
ーリード先端部にAgを1μ以上被覆したことを特徴と
する特許請求の範囲第1項記載の半導体リードフレーム
。 - (3)インナーリード先端部にAg、Pd、Ruのいず
れかを1μ以上被覆し該被覆部を含むリードフレームの
全表面にAg、Pd、Ru又はこれらの合金のいずれか
を0.02〜0.2μ被覆したことを特徴とする半導体
リードフレーム。 - (4)インナーリード先端部にAg、Pd、Ruのいず
れかを1μ以上被覆し、残余のリード部にAg、PdR
u又は、これらの合金のいずれかを0.02〜0.2μ
被覆したことを特徴とする半導体リードフレーム。 - (5)リード部基材にCu又はCu合金を用いたことを
特徴とする特許請求の範囲第(1)、(3)、(4)項
記載の半導体リードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15453886A JPS639957A (ja) | 1986-07-01 | 1986-07-01 | 半導体リ−ドフレ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15453886A JPS639957A (ja) | 1986-07-01 | 1986-07-01 | 半導体リ−ドフレ−ム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS639957A true JPS639957A (ja) | 1988-01-16 |
Family
ID=15586446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15453886A Pending JPS639957A (ja) | 1986-07-01 | 1986-07-01 | 半導体リ−ドフレ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS639957A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0442564A (ja) * | 1990-06-08 | 1992-02-13 | Mitsui High Tec Inc | リードフレームおよびその製造方法 |
JPH0463465A (ja) * | 1990-07-03 | 1992-02-28 | Mitsubishi Electric Corp | 半導体パッケージのリードカット方法 |
JPH0473958A (ja) * | 1990-07-16 | 1992-03-09 | Goto Seisakusho:Kk | 半導体装置用リードフレーム |
JPH04115558A (ja) * | 1990-09-05 | 1992-04-16 | Shinko Electric Ind Co Ltd | 半導体装置用リードフレーム |
-
1986
- 1986-07-01 JP JP15453886A patent/JPS639957A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0442564A (ja) * | 1990-06-08 | 1992-02-13 | Mitsui High Tec Inc | リードフレームおよびその製造方法 |
JPH0463465A (ja) * | 1990-07-03 | 1992-02-28 | Mitsubishi Electric Corp | 半導体パッケージのリードカット方法 |
JP2522094B2 (ja) * | 1990-07-03 | 1996-08-07 | 三菱電機株式会社 | 半導体パッケ―ジのリ―ドカット方法 |
JPH0473958A (ja) * | 1990-07-16 | 1992-03-09 | Goto Seisakusho:Kk | 半導体装置用リードフレーム |
JPH04115558A (ja) * | 1990-09-05 | 1992-04-16 | Shinko Electric Ind Co Ltd | 半導体装置用リードフレーム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
US4675243A (en) | Ceramic package for semiconductor devices | |
JPH04115558A (ja) | 半導体装置用リードフレーム | |
JPS632358A (ja) | リ−ドフレ−ムとそのめっき方法 | |
JPS6243343B2 (ja) | ||
JPS639957A (ja) | 半導体リ−ドフレ−ム | |
JPH05117898A (ja) | 半導体チツプ実装用リードフレームとその製造方法 | |
JPH01257356A (ja) | 半導体用リードフレーム | |
JPS5933851A (ja) | 気密封止半導体容器 | |
JPS6149450A (ja) | 半導体用リ−ドフレ−ム | |
KR20050083325A (ko) | 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법 | |
JPS63169056A (ja) | リ−ドフレ−ム材料 | |
JPH10313087A (ja) | 電子部品用リード材 | |
JPH08204081A (ja) | 半導体装置用リードフレーム及び半導体装置とその製造法 | |
JPS628532A (ja) | 金メツキされた電子部品パツケ−ジ | |
JPS6240753A (ja) | 半導体リ−ドフレ−ム | |
JPS62131526A (ja) | 金めつきされた電子部品 | |
JPS60218863A (ja) | 半導体リ−ドフレ−ム | |
JPS63187655A (ja) | 電子部品用リ−ドフレ−ム | |
JPH0558259B2 (ja) | ||
JPS6178150A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
JP2537630B2 (ja) | 半導体装置の製造方法 | |
JPS628533A (ja) | 金めつきされた電子部品パツケ−ジ | |
JPS6180844A (ja) | 半導体リ−ドフレ−ム用条材 | |
JPS60165745A (ja) | 樹脂封止型半導体装置 |