KR20050083325A - 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법 - Google Patents

리드 프레임 및 이를 구비한 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR20050083325A
KR20050083325A KR1020040011819A KR20040011819A KR20050083325A KR 20050083325 A KR20050083325 A KR 20050083325A KR 1020040011819 A KR1020040011819 A KR 1020040011819A KR 20040011819 A KR20040011819 A KR 20040011819A KR 20050083325 A KR20050083325 A KR 20050083325A
Authority
KR
South Korea
Prior art keywords
plating layer
lead frame
semiconductor package
base metal
layer
Prior art date
Application number
KR1020040011819A
Other languages
English (en)
Other versions
KR100998042B1 (ko
Inventor
이상훈
백성관
박세철
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020040011819A priority Critical patent/KR100998042B1/ko
Priority to TW094105279A priority patent/TWI381505B/zh
Priority to US11/063,353 priority patent/US7250671B2/en
Priority to CNB2005100519989A priority patent/CN100490102C/zh
Publication of KR20050083325A publication Critical patent/KR20050083325A/ko
Application granted granted Critical
Publication of KR100998042B1 publication Critical patent/KR100998042B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J43/00—Implements for preparing or holding food, not provided for in other groups of this subclass
    • A47J43/04—Machines for domestic use not covered elsewhere, e.g. for grinding, mixing, stirring, kneading, emulsifying, whipping or beating foodstuffs, e.g. power-driven
    • A47J43/07—Parts or details, e.g. mixing tools, whipping tools
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J19/00—Household machines for straining foodstuffs; Household implements for mashing or straining foodstuffs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Food Science & Technology (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 얼로이42 소재의 기저 금속층을 구비하면서도, 미세크랙 등에 의하여 부식이 발생하는 것을 방지하는 단계를 포함하는 반도체 패키지 제조방법 및 이 반도체 패키지 제조방법으로 제조된 반도체 패키지에 구비된 리드프레임을 제공하는 것을 목적으로 하며, 이 목적을 달성하기 위하여 본 발명은, 반도체 칩과 외부기판을 연결시키며, 철 및 니켈을 주소재로 하는 기저 금속층으로 하는 반도체 패키지 제조방법으로서, 리드프레임의 기저 금속층을 공급하는 공급단계, 기저 금속층 상에 적어도 하나 이상의 도금층을 형성하는 선도금단계, 리드프레임에 반도체를 부착하는 반도체 칩 부착단계, 반도체 칩 및 리드프레임의 적어도 일부를 몰딩하여 패키지화하는 몰딩단계와, 리드프레임이 소정 형상을 가지도록 절곡시키는 성형단계, 및 성형단계 이후에 리드프레임을 열처리하는 열처리단계를 포함하는 반도체 패키지 제조방법을 제공한다.

Description

리드 프레임 및 이를 구비한 반도체 패키지의 제조방법{A lead frame and the method for manufacturing semiconductor package comprising the same}
본 발명은 리드프레임 및 상기 리드프레임을 구비한 반도체 패키지의 제조방법에 관한 것으로서, 더 상세하게는 반도체 칩과 외부회로를 연결시키는 기능을 하며, 선도금 프레임(Pre-Plated Frame)의 도금성 및 내부식성을 향상시키는 공정을 가지는 리드프레임 및 상기 리드프레임을 구비한 반도체 패키지의 제조방법에 관한 것이다.
리드프레임은 반도체 칩과 함께 반도체 패키지를 구성하는 것으로서, 반도체 칩을 지지하는 동시에 상기 반도체 칩과 외부회로를 전기적으로 연결해 주는 기능을 한다.
도 1에는 이러한 리드프레임의 일 예가 도시되어 있다. 도 1에 도시된 바와 같이 리드프레임(100)은 다이 패드(110), 및 리드(120)를 구비한다. 다이 패드(110)는 패드 지지부(180)에 의해 레일(170)에 연결되고 반도체 칩을 지지하는 기능을 가진다. 또한, 리드(120)는 내부 리드(inner lead;130) 및 외부 리드(outer lead;140)를 구비하며, 상기 내부 리드(130)와 외부 리드(140) 사이에는 각 리드의 간격을 유지하고 지지하는 댐바(160)가 형성되어 있다. 반도체 패키지의 조립이 완료되면 레일(170) 및 댐바(160)는 제거된다.
이와 같은 리드프레임은 통상 스탬핑(stamping) 또는 에칭에 의하여 제조된다.
도 2는 도1의 리드프레임에 반도체 칩이 실장된 구조를 도시한다. 도 2를 참조하면, 상기 다이 패드(110) 상에는 반도체 칩(50)이 안착되고, 상기 내부 리드(120)는 상기 반도체 칩(50)과 와이어(52)에 의하여 와이어 본딩되며, 외부 리드(140)는 외부회로와 전기적으로 연결된다. 상기 반도체 칩(50)과 내부 리드(130)가 수지(55)로 몰딩되어 반도체 패키지(105)를 이루게 된다.
이러한 반도체 패키지(105)의 제조에 있어서, 상기 반도체 칩(50)과 내부 리드(130)와의 사이에는 와이어 본딩성이 향상될 필요가 있다. 따라서 다이 패드(110)와 내부 리드(130)의 단부는 금속으로 도금된다.
또한 반도체 패키지(105)와 외부회로(미도시)를 연결시키기 위하여 상기 외부기판과 외부 리드(140)간에는 납땜성이 향상될 필요가 있다. 이를 위하여 외부 리드(140)의 소정영역에 주석-납(Sn-Pb)으로 된 솔더가 도포된다.
따라서, 리드(120)에는 반도체 칩과 와이어 본딩되는 본딩부(W)와, 외부회로와 연결되는 외부접합부(S), 및 리드 가운데 절곡되는 부분인 밴딩부(B)가 구비된다. 그런데 이와 같은 공정은 수지몰딩 후 습식 처리 과정을 거쳐서 수행되어야 하므로 제품의 신뢰성이 저하되는 문제점이 있다.
상기 문제점을 해결하기 위하여 선도금방법(Pre-Plated Frame)이 제안되었다. 이 방법에서는 반도체 패키지 공정 전에 납땜 젖음성(solder wettability)이 우수한 소재를 금속 소재에 미리 도포함으로써 반도체 후공정에서의 납도금 공정을 생략할 수 있도록 한 것이다. 상기 선도금방법을 사용한 리드프레임은 반도체 패키징 후공정이 간편해질 뿐 아니라, 반도체 패키지 공정에서 납도금이라는 환경 오염 공정을 줄일 수 있어 최근 각광을 받고 있다.
그런데, 반도체 칩 부착, 와이어 본딩, 에폭시 몰딩, 납땜 등의 반도체 조립 공정이 통상 200℃ 이상의 고온에서 실시된다는 점을 감안할 때 선도금 방식으로 리드프레임을 제조하는 경우에는 외각 도금층이 선택이 중요하다.
즉, 선도금방법으로 제조되는 리드프레임의 외각 도금층은, 외각 도금층이 고온에서의 내산화성, 와이어 본딩에 사용되는 본딩 와이어와의 접합성, 통상 규소 재질인 칩과의 접착성, 몰딩 소재인 에폭시 수지와의 접합성, 납땜 시에 납과의 융화성이 우수해야 한다. 뿐만 아니라, 와이어 본딩 시에 본딩 캐필러리의 마모를 방지하기 위해 적절한 연성을 가져야 하며, 도금된 금속이 고온 다습한 조건에서 장기간에 걸쳐 접촉된 매개물로 확산됨으로써 회로 단락(short)을 발생시키는 소위 마이그레이션 현상(migration)이 없도록 하여 반도체 소자의 장기적인 신뢰성을 확보할 수 있어야 하는 등 그 요구조건이 상당히 까다롭다.
이와 같은 조건을 만족시킬 수 있는 종래의 선도금 방법으로서 본 출원인이 출원한 미국특허 6518508호에 개시된 리드프레임이 도 3에 도시되어 있다.
도 3을 참조하면, 리드프레임(120)은, 구리, 또는 구리 합금 또는 철-니켈 합금으로 된 기저 금속층(121)과, 상기 기저 금속층(121)의 적어도 일측면 상에 형성되며 니켈(Ni) 또는 니켈 합금으로 이루어진 Ni 도금층(122)과, 상기 Ni 도금층 상에 형성되며 팔라듐(Pd) 또는 팔라듐 합금으로 이루어진 Pd 도금층(123), 및 상기 Pd 도금층 상에 형성되며 은(Ag) 또는 은 합금으로 이루어진 보호 도금층(124)을 포함하고 있다.
그러나, 상기와 같은 선도금 방법은 선도금된 리드 프레임의 표면이 외부로 부터 물리적인 손상을 받지 않은 상태에서는 양호한 효과를 가지지만, 통상, 반도체 패키지 조립공정에서 수반되어지는 리드 프레임의 절곡단계를 거치면서 해당 절곡부에서의 표면 도금조직의 크랙으로 인한 부식이 발생하게 된다. 특히 기저 금속층(121)의 소재가 구리 또는 구리합금일 경우 보다는 얼로이42(alloy42)인 경우에는 더욱 문제가 발생하게 된다.
즉, 상기 얼로이42는 Ni 42%, Fe 58% 및 소량의 다른 원소로 구성되어 리드 프레임 소재로 널리 쓰이는데, 상기 얼로이42를 이루는 소재인 Fe 또는 Ni 성분과, Pd도금층(123)이나 보호 도금층(124)의 성분인 Pd, Au, Ag 간에는 유전상 계열의 차이가 커다. 이런 유전상 계열의 차이로 인하여 갈바닉 결합(Galvanic coupling)이 일어나며, 상기 갈바닉 결합으로 인하여 부식이 심하게 발생하게 된다.
특히 도 4에 도시된 바와 같이, 리드프레임 제조공정 중에 크랙이나, 결함이 쉽게 발생하며, 상기 크랙이나 결함으로 인하여 상기 Ag 도금층(124)이 벗겨지게 됨으로써, 상기 기저 금속층(121) 및 Ni 도금층(122)이 외부공기에 포함된 산소에 노출된다. 이 외부공기에 노출된 외부노출부(120c)에서 갈바닉 결합이 일어남으로써 부식이 촉진된다.
특히, 상기 결함부위에 형성된 Ni 도금층(122)의 표면에 Pd 도금층(123)을 전기도금하는 경우, Pd 석출전위가 수소 석출전위와 비슷하므로 Pd 석출시 다량의 수소가 혼입되어 Pd 도금층(123)의 결함이 가속된다. 따라서, 리드프레임(120)에서 와이어본딩되는 본딩부(W), 및 납땜되는 부위인 외부접합부(S)에서 크랙이 발생하기 쉽다.
이와 더불어, Ni 도금층, Pd 도금층, 및 보호 도금층들을 전기 도금하는 것이 일반적이다. 그런데, 이와 같이 전기도금법을 이용하여 Pd 도금층, Au 도금층, Ag 도금층을 형성하면 형성된 금속도금층의 연성이 저하된다. 따라서, 리드프레임의 성형 중 특히 리드를 절곡하는 성형공정(forming) 시에 상기 리드의 밴딩부(B)에 크랙이 발생할 가능성이 상당히 높다.
따라서, 상기 리드의 밴딩부(B)와, 반도체 칩 사이의 와이어본딩되는 상기 내부 리드의 본딩부(W), 및 외부기판과 도금되는 외부 리드의 외부접합부(S)에 발생한 크랙으로 인하여, 상기 부분이 공기에 노출하게 되어 갈바닉 결합이 현저하게 되어, 결과적으로 이들 부분에서 부식되는 경우가 크다.
이와 더불어 Pd 도금층, 및 Ni 도금층을 형성시키는 공정시에는 많은 수소가 리드프레임에 혼합된다. 상기 수소의 혼입으로 인하여 상기 Pd 도금층, 및 Ni 도금층의 치밀성을 떨어뜨림으로써 전체적으로 리드프레임의 신뢰성이 떨어진다는 문제점이 있다.
본 발명은 상기와 같은 문제점 등을 포함하여 여러 문제점을 해결하기 위한 것으로서, 기저 금속층을 얼로이42 소재로 하면서도, 상기 성형공정 후에 발생하는 크랙 등에 의하여 부식이 발생하는 것을 방지하는 단계를 포함하는 반도체 패키지 제조방법 및 상기 반도체 패키지 제조방법 으로 제조된 리드프레임을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 도금층 형성 중에 함유되는 수소를 함유 외부로 방출할 수 있는 공정을 가지는 반도체 패키지 제조방법 및 상기 반도체 패키지 제조방법 으로 제조된 리드프레임을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일측면에는:
반도체 칩과 외부기판을 연결시키며, 철 및 니켈을 주소재로 하는 기저 금속층으로 하는 반도체 패키지 제조방법으로서,
리드프레임의 기저 금속층을 공급하는 공급단계와;
상기 기저 금속층 상에 적어도 하나이상의 도금층을 형성하는 선도금단계와;
상기 리드프레임에 반도체를 부착하는 반도체 칩 부착단계와;
상기 반도체 칩 및 리드프레임의 적어도 일부를 몰딩하여 패키지화하는 몰딩단계와;
상기 리드프레임이 소정 형상을 가지도록 절곡시키는 성형단계; 및
상기 성형단계 이후에 상기 리드프레임을 열처리하는 열처리단계;를 포함하는 반도체 패키지 제조방법을 제공한다.
상기 열처리단계에서 열처리 온도는 150℃ 내지 350℃인 것이 바람직하다.
또한, 상기 열처리단계에서 열처리 시간은 1분 내지 10분인 것이 바람직하다.
여기서, 선도금단계는, 상기 기저 금속층에 니켈 또는 니켈 합금으로 구성된 Ni 도금층을 형성하는 단계, 및 상기 Ni 도금층 상부에 팔라듐 또는 팔라듐 합금으로 이루어진 Pd 도금층을 형성하는 단계를 포함하는 것이 바람직하다.
상기 선도금단계에서는 상기 Pd 도금층 상에 Ag, Au, Co, Ti 및 Pd로 구성된 군 중에서 선택된 적어도 하나 이상의 또는 합금으로 이루어진 보호 도금층을 더 형성시키는 것이 바람직하다.
이 경우, 상기 열처리단계에서 Ag, Au, Co, Ti 및 Pd로 구성된 군 중에서 선택된 적어도 하나의 금속으로 이루어진 확산층을 형성하는 것이 바람직하다.
또한, 상기 기저 금속층은 얼로이42를 소재로 한 것이 바람직하다.
본 발명의 다른 측면에 의하면, 상기와 같이 제조된 반도체 패키지에 구비된 다층 도금구조를 가지는 리드프레임으로서:
니켈 및 철을 주소재로 하는 기저 금속층과;
상기 기저 금속층의 적어도 일면에 적층되며, 니켈 또는 니켈합금으로 이루어진 Ni 도금층과;
상기 Ni 도금층 상부에 적층되며, 팔라듐 또는 팔라듐합금으로 이루어진 Pd 도금층; 및
상기 기저 금속층, Ni 도금층, 및 Pd 도금층 중 적어도 외부공기와 노출된 부분에 형성된 확산층;을 구비하는 리드프레임을 제공한다.
이 경우, 상기 Pd 도금층 및 상기 확산층 사이에는 Ag, Au, Co, Ti 및 Pd으로 구성된 군 중에서 선택된 적어도 하나의 금속으로 이루어진 보호 도금층이 더 구비되는 것이 바람직하다.
또한, 상기 확산층은 Ag, Au, Co, Ti 및 Pd로 구성된 군 중에서 선택된 적어도 하나의 금속으로 이루어지는 것이 바람직하다.
여기서, 상기 기저 금속층은 얼로이42를 소재인 것이 바람직하다.
이어서, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 5는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 도시한 흐름도이고, 도 6a 내지 도 6g는 각각의 제조공정에서의 반도체 패키지의 단면을 도시한 단면도이다. 본 발명에 채택된 리드프레임의 기저 금속층은 철과 니켈을 주성분으로 한다. 이 경우, 기저 금속층은 통상 얼로이42 소재로 이루어진다. 상기 얼로이42는 통상 Ni 42%, Fe 58% 및 소량의 다른 원소로 구성되는 금속이다.
도 5, 및 도 6a 내지 도 6g를 참조하면, 먼저 기저 금속층(221)을 공급하는 공급단계(S10)를 거친다.
그 후 공급단계를 거치면서 공급된 상기 기저 금속층(220) 상에 도금층들을 형성하는 선도금단계(S20)를 거친다. 상기 선도금단계는 반도체 패키지 조립공정이 진행되기 전에 행하여진다.
이 경우, 상기 선도금단계(S20)는 상기 기저 금속층(221)에 니켈 또는 니켈 합금으로 구성된 Ni 도금층(222)을 형성하는 (S21)단계, 및 상기 Ni 도금층 상부에 팔라듐 또는 팔라듐 합금으로 이루어진 Pd 도금층(223)을 형성하는 (S22)단계를 포함하는 것이 바람직하다. Ni 도금층(222)은 이 기저 금속층(221)이 리드프레임 표면으로 확산되는 것을 방지한다. 또한, 상기 Pd 도금층(223)은 납땜성이 매우 양호한 금속으로서 니켈 도금층(222)의 표면을 보호한다.
상기 Pd 도금층(223) 상에는 귀금속으로 이루어진 보호 도금층(224)을 더 형성시키는 (S23)단계를 거치는 것이 바람직하다. 상기 귀금속은 높은 내산화성을 가지고 있다. 따라서, 상기 Pd 도금층(223) 상에 상기 귀금속을 도금시킴으로써, 상기 Pd 도금층(223) 표면의 산화를 효과를 방지할 수 있다.
상기 보호 도금층(224)은 은(Ag), 금(Au), 코발트(Co), 티타늄(Ti) 및 팔라듐(Pd)으로 구성된 군 중에서 선택된 적어도 하나 이상의 금속을 포함하는 것이 바람직하다.
상기 보호 도금층(224)을 형성시키기 위해서는 여러 가지 방법이 사용될 수 있다. 즉, 보호 도금층의 형성방법의 예를 들면 상기 보호 도금층(224)이 Pd와 Au또는 Au와 Ag로 이루어질 경우, 상기 금속들을 적어도 한번 교번하여 도금함으로써 보호 도금층(224)을 형성시킬 수도 있고, 각각의 합금을 전기도금함으로 형성할 수 있다.
상기 선도금하는 단계를 거친 리드 프레임은 반도체 패키지 조립공정을 거치게 된다. 상기 반도체 패키지 조립공정은 리드프레임에 반도체 칩을 부착하는 반도체 칩 부착단계(S30) 및 상기 반도체 칩 및 리드프레임의 적어도 일부를 몰딩하여 패키지화하는 몰딩단계(S40)를 거친다.
상기 반도체 칩 부착단계(S30)에서는 다이 패드(210)에 반도체 칩(50)을 실장하고, 연결부(52)에 의하여 반도체 칩(50)과 리드(220)가 전기적으로 연결된다. 도면에서는 상기 연결부(52)가 와이어로서 와이어 본딩되어 있으나 이에 한정되는 것은 아니고, 반도체 칩(50)과 리드(220)가 전기적으로 연결되는 구조라면 본 발명에 포함된다.
반도체 칩 부착단계(S30)를 거친 다음에는 반도체 칩(50)이 외부변화 및 충격에서 보호되도록 하기 위하여 몰딩물(55)로서 반도체 칩(50)과 리드(220)의 적어도 일부를 몰딩시킨다.
상기 반도체 패키지 조립공정을 거치고 난 뒤에 수지몰드되지 않은 리드(220)을 절곡하는 포밍(forming)공정을 가짐으로써 소정의 형상으로 변형시키는 성형단계(S50)를 거치게 된다.
상기 리드프레임(220)에는 성형단계를 거치면서 절곡부위에 미세한 크랙이 발생한다. 특히, 성형단계 중 리드프레임을 절곡하는 밴딩단계에서 크랙이 쉽게 발생한다. 상기 크랙이 발생한 외부노출부(220c)에는 기저 금속층(221) 및/또는 Ni 도금층(222)이 외부공기에 노출된다.
따라서, 외부공기에 노출된 외부노출부(220c)에서 상기 Pd 도금층(223) 및/또는 보호 금속층(224)에 형성된 금속들과 Ni 사이, 또는 상기 Pd 도금층(223) 및/또는 보호 금속층(224)에 형성된 금속들과 얼로이42 사이에 발생한 갈바닉 결합이 발생하게 되며, 상기 갈바닉 결합으로 인하여 부식이 촉진된다.
따라서 본 발명에 있어서는 이런 외부노출부(220c)에서 부식을 방지하기 위하여, 상기 성형단계 이후에 상기 리드프레임을 열처리하는 열처리단계(S60)를 포함한다.
상기 열처리단계에서 열처리 온도는 150℃ 내지 350℃인 것이 바람직하다. 이는 열처리 온도가 150℃ 보다 작은 경우에는 열처리 효과가 미약하며, 열처리 온도가 350℃보다 큰 경우에는 리드프레임의 표면이 산화될 수 있으며, 납땜품질을 나빠지지 때문이다.
또한, 상기 열처리단계에서 열처리 시간은 1분 내지 10분인 것이 바람직하다. 이는 열처리 시간이 1분 이하의 경우에는 열처리 효과가 미약하며, 10분 이상일 경우 납땜 품질이 나빠지기 때문이다. 이러한 조건은 금속의 확산에 필요한 활성화 에너지를 해당 금속에 전달함에 있어서 최소한의 시간과 반도체 패키지에 손상을 가하지 않는 조건들을 고려한 것으로, 다른 방법에 의하여 금속의 확산을 위한 에너지를 공급할 수 있다.
상기 열처리단계(S60)를 거치면서, Ag, Au, Co, Ti 및 Pd로 구성된 군 중에서 선택된 적어도 하나의 금속으로 이루어진 확산층(225)이 상기 리드프레임의 표면, 특히 미세크랙이 발생하여 기저 금속층 및 Ni 도금층이 외부공기에 노출된 외부노출부(220c) 상에 형성된다.
이를 상세히 설명하면, 리드프레임 중 외부에 노출된 표면은 통상 원자들이 확산하기에 좋은 경로가 된다. 따라서 열처리단계(S60)를 거치면서, 외부에 노출된 외부노출부(220c)에서 주로 보호 금속층(224)의 소재인 Ag, Au, Co, Ti, Pd 등의 원자들이 외부 및 표면으로 확산하게 된다. 상기 외부노출부(220c) 상에, 얇은 Ag, Au, Co, Ti, Pd 등의 적어도 하나가 포함한 확산층(225)이 형성될 수 있다.
상기 확산층(225)이 또 다른 보호 도금층과 동일한 기능을 하게 되어, 외부노출부(220c)에 형성된 얼로이42나 Ni가 외부공기와 직접 노출되지 않게 된다. 이로 인하여 얼로이42나 Ni가 산화되는 것이 방지되어, 결과적으로 리드프레임 상에 부식이 발생하는 것을 방지할 수 있다.
한편, Pd 도금층(223) 및 Ni 도금층(222)을 형성하는 단계에서는, 리드프레임에 수소가 혼입되어, 상기 리드프레임에는 많은 수소를 고용하게 된다. 이러한 수소는 Pd 도금층(223) 및 Ni 도금층(222)의 치밀성을 떨어뜨리고, 도금층이 불안정하게 만든다.
상기 열처리단계(S60)를 거치면서 리드프레임에 고용되어 있는 수소가 고온의 열에 의하여 확성화되어 표면으로 확산되고, 수소원자들끼리의 반응을 통하여 수소가 외부로 방출되게 된다. 이로 인하여, 도금층의 신뢰성과 치밀성을 높여서 내식성을 향상시킬 수 있으며, 수소에 의한 응력 집중 현상이 해소되어 리드프레임의 연성이 증가된다.
본 발명에 따른 반도체 패키지의 제조방법에 의한 효과는 다음 실험에 의해 더욱 명확히 이해될 수 있다.
실험예
본 실험에서 사용된 시료는 얼로이42인 기저 금속층 상에 순서적으로 Ni로 이루어진 Ni 도금층, Pd로 이루어진 Pd 도금층, 및 Au와 Ag로 이루어진 보호 도금층이 적층되어 있는 리드프레임을 구비한 TSOP2인 반도체 패키지를 사용하였다.
내식성의 평가는 염수분무시험을 실시하였다. 여기서 챔버(chamber) 온도는 35℃인 상태에서, 농도가 55%인 염화나트륨이 24시간당 40g/m2이 분무되도록 하였다. 이 경우, 반도체 프레임은 235℃의 최고온도를 가지는 리플로어 온도와, 1분당 7미터의 리플로어 시간을 가지는 리플로어 솔더링 장치에서 리플로어 단계를 거친 상태이다.
도 7a는 열처리단계를 거치지 않는 반도체 패키지(105)가 염수분무시험을 마친 후의 사진을 도시한다. 도 7a를 참조하면, 열처리단계를 거치지 않은 반도체 패키지(105)에 구비된 리드(120)의 많은 부분(C)에는 부식이 되어 있으며, 특히 벤딩부(B)에는 부식이 심하게 되어 있다. 이 반도체 패키지(105)의 XPS성분을 분석하면, 도 8a 도시된 그래프와 같이 Ni, Fe들이 검출되는 것을 일 수 있다.,
이와 달리 도 7b에 도시된 바와 같이, 열단계를 거친 반도체 패키지(205)에 구비된 리드(120)에는 부식이 된 부분이 거의 나타나지 않으며, 특히 밴딩부(B)에서 부식이 발생하지 않았다. 이 반도체 패키지의 XPS성분을 분석하면, 도 8b에 도시된 그래프와 같이 리드프레임 표면에 Ni, Fe가 검출되지 않으며, 보호도금층의 소재인 Au와 Ag만이 검출됨을 알 수 있다.
본 발명의 다른 측면에서, 본 발명의 실시예를 따르는 리드프레임의 제조방법에 의하여 제조된 리드프레임(200)과 이를 구비한 반도체 패키지(205)가 도 9에 도시된다. 도 9를 참조하면, 본 발명의 실시예를 따른 리드프레임(200)은 기저 금속층(221)과, Ni 도금층(222)과, Pd 도금층(223) 및 확산층(225)을 구비한다.
기저 금속층(221)은 리드프레임의 베어프레임(bare frame)으로서 니켈 및 철을 주소재로 한다. 이 경우, 기저 금속층(221)의 소재로는 얼로이42가 사용되는 것이 바람직하다.
상기 기저 금속층(221) 상에는 Ni 도금층(222)이 적층된다. 상기 Ni 도금층(222)은 니켈 또는 니켈합금으로 이루어지며, 얼로이42나 Ni이 리드프레임 표면으로 확산되는 것을 방지한다.
상기 Ni 도금층(222) 상부에는 Pd 도금층(223)이 적층된다. 상기 Pd 도금층(223)은 팔라듐 또는 팔라듐합금으로 이루어지며, 납땜성을 향상시킨다.
상기 Pd 금속층(223) 상부에는 보호 도금층(224)이 형성될 수 있다. 상기 보호 도금층(224)은 상기 Pd 도금층(223) 표면의 산화를 효과를 방지하는 기능을 하며, 은(Ag), 금(Au), 코발트(Co), 티타늄(Ti) 및 팔라듐(Pd)으로 구성된 군 중에서 선택된 적어도 하나의 금속으로 이루어진다.
상기 리드프레임의 기저 금속층(221), Ni 도금층(222), 및 Pd 도금층(223) 중 적어도 외부공기와 노출된 부분에는 확산층(225)이 형성된다. 상기 확산층(225)은 밴딩부(B), 내부 리드에서 반도체 칩과 와이어 본딩되는 본딩부(W), 및 외부 리드에서 외부기판과 접합되는 외부접합부(S) 등에 크랙이 발생할 경우, 크랙이 발생한 외부노출부(220c)를 매립함으로써, 상기 외부노출부가 외부공기에 노출되지 않도록 한다.
이와 더불어 Pd 도금층(223), 및 Ni 도금층(222) 내에는 수소가 고용되어 있다. 이 수소는 도금층의 치밀성을 떨어뜨리고, 도금층을 전체적으로 양호하지 않도록 하여, 전체적인 내식성을 감소시킨다.
이 경우에, 확산층이 형성됨으로 인하여 상기 Pd 금속층(223)이나, Ni 도금층(222) 내에 고용된 수소가 표면으로 확산되고, 수소원자끼리의 반응을 통하여 수소가 외부로 방출됨으로써, 도금층의 치밀성이 향상되어 내식성이 향상된다.
여기서, 특히 리드프레임의 성형단계 시에 밴딩부(B)에서 미세크랙이 빈번히 발생한다. 따라서, 상기 열처리부(225)는 상기 밴딩부(B)에서 발생한 미세크랙으로 인하여 기저 금속층(221), Ni 도금층(222), 및 Pd 도금층(223)이 외부공기와 노출되는 것을 방지함으로써, 리드프레임이 특히 상기 밴드부(B)에서 부식되는 것을 방지한다.
상기 확산층(225)은 Ag, Au, Co, Ti 및 Pd로 구성된 군 중에서 선택된 적어도 하나의 금속으로 이루어지는 것이 바람직한데, 상기 금속들은 주로 보호 도금층을 이루는 소재로서 이를 열처리함으로써 확산층이 형성된다.
상기 리드프레임(200)에 반도체 칩(50)이 실장되고, 전기적으로 반도체 칩 및 외부회로와 연결됨으로써 하나의 반도체 패키지(205)를 이룰 수 있다. 이 반도체 패키지(205)는 통상 상기 리드프레임(200)과, 반도체 칩(50)과, 와이어(252), 및 수지(255)를 구비한다.
상기 다이 패드(210) 상에 반도체 칩(50)이 안착되고, 상기 내부 리드(130)와 상기 반도체 칩(50)이 와이어(252)에 의하여 와이어 본딩되어 연결되며, 외부 리드(140)는 외부회로와 전기적으로 연결된다. 상기 반도체 칩(50)과 내부 리드(130)가 수지(255)로 몰딩되어 반도체 패키지(205)를 이루게 된다.
한편, 도 9는 본 발명의 실시예에 따른 리드프레임을 구비한 반도체 패키지의 하나의 예를 도시한 것으로, 본 발명은 도 9에 도시된 반도체 패키지 구조에 채택된 리드프레임에 한정되지 않는다.
이상과 같은 구조를 갖는 본 발명에 의하면, 리드프레임의 성형공정 후에 열처리단계를 거침으로써, 기저 금속층, Ni 도금층, 및 Pd 도금층이 외부공기와 노출되지 않는다. 이로 인하여, 상기 얼로이42 소재의 기저 금속부를 구비한 리드프레임이 상기 성형공정 시에 발생하는 미세크랙으로 인한 부식을 방지할 수 있다.
이와 더불어, 상기 열처리단계를 통하여 리드프레임의 수소에 의한 응력 집중 현상이 해소됨으로써, 리드프레임의 신뢰성 및 치밀성이 향상된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1은 통상적인 리드프레임의 구조를 도시한 평면도이고,
도 2는 도 1의 리드프레임에 반도체 칩이 장착된 반도체 패키지를 도시한 단면도이고,
도 3은 종래의 리드프레임의 적층 구조를 도시한 단면도이고,
도 4는 도 3의 리드프레임의 밴딩부를 확대 도시한 단면도이고,
도 5는 본 발명의 실시예에 따른 반도체 패키지의 제조공정을 도시한 흐름도이고,
도 6a 내지 도 6g는 본 발명의 실시예에 따른 반도체 패키지의 제조공정의 각 단계를 도시한 단면도들이고,
도 7a는 종래의 반도체 패키지 제조공정에 의하여 제조된 리드프레임의 염수분무시험 후의 상태를 도시한 사진이고,
도 7b는 본 발명에 따른 반도체 패키지 제조공정에 의하여 제조된 리드프레임의 염수분무시험 후의 상태를 도시한 사진이고,
도 8a는 도 7a의 리드프레임의 XPC 그래프이고,
도 8b는 도 7b의 리드프레임의 XPC 그래프이고,
도 9는 도 5의 제조 방법으로 제조된 리드프레임 및 이를 구비한 반도체 패키지를 도시한 사시도이다.
* 도면의 주요부분에 대한 부호의 설명 *
50: 반도체 칩 200: 리드프레임
205: 반도체 패키지 210: 다이 패드
220: 리드 220c: 외부노출부
221: 기저 금속층 222: Ni 도금층
223: Pd 도금층 224: 보호 도금층
225: 확산층 230: 내부 리드
240: 외부 리드 252: 와이어
255: 수지 B: 밴딩부
S: 외부접합부 W: 본딩부

Claims (11)

  1. 반도체 칩과 외부기판을 연결시키며, 철 및 니켈을 주소재로 하는 기저 금속층으로 하는 반도체 패키지 제조방법으로서,
    리드프레임의 기저 금속층을 공급하는 공급단계;
    상기 기저 금속층 상에 적어도 하나이상의 도금층을 형성하는 선도금단계;
    상기 리드프레임에 반도체를 부착하는 반도체 칩 부착단계;
    상기 반도체 칩 및 리드프레임의 적어도 일부를 몰딩하여 패키지화하는 몰딩단계;
    상기 리드프레임이 소정 형상을 가지도록 절곡시키는 성형단계; 및
    상기 성형단계 이후에 상기 리드프레임을 열처리하는 열처리단계;를 포함하는 반도체 패키지 제조방법.
  2. 제 1 항에 있어서,
    상기 열처리단계에서 열처리 온도는 150℃ 내지 350℃인 것을 특징으로 하는 반도체 패키지 제조방법.
  3. 제 1 항에 있어서,
    상기 열처리단계에서 열처리 시간은 1분 내지 10분인 것을 특징으로 하는 반도체 패키지 제조방법.
  4. 제 1 항에 있어서, 상기 선도금단계는:
    상기 기저 금속층에 니켈 또는 니켈 합금으로 구성된 Ni 도금층을 형성하는 단계; 및
    상기 Ni 도금층 상부에 팔라듐 또는 팔라듐 합금으로 이루어진 Pd 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  5. 제 4 항에 있어서,
    상기 선도금단계에서는 상기 Pd 도금층 상에 Ag, Au, Co, Ti 및 Pd로 구성된 군 중에서 선택된 적어도 하나 이상의 또는 합금으로 이루어진 보호 도금층을 더 형성시키는 것을 특징으로 하는 반도체 패키지 제조방법.
  6. 제 1 항 내지 제 5 항 중 어느 하나의 항에 있어서,
    상기 열처리단계에서 Ag, Au, Co, Ti 및 Pd로 구성된 군 중에서 선택된 적어도 하나의 금속으로 이루어진 확산층을 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.
  7. 제 1 항에 있어서,
    상기 기저 금속층은 얼로이42를 소재로 한 것을 특징으로 하는 반도체 패키지 제조방법.
  8. 제 1 항의 방법으로 제조된 반도체 패키지에 구비된 다층 도금구조를 가지는 리드프레임으로서:
    니켈 및 철을 주소재로 하는 기저 금속층;
    상기 기저 금속층의 적어도 일면에 적층되며, 니켈 또는 니켈합금으로 이루어진 Ni 도금층;
    상기 Ni 도금층 상부에 적층되며, 팔라듐 또는 팔라듐합금으로 이루어진 Pd 도금층; 및
    상기 기저 금속층, Ni 도금층, 및 Pd 도금층 중 적어도 외부공기와 노출된 부분에 형성된 확산층;을 구비하는 리드프레임.
  9. 제 8 항에 있어서,
    상기 Pd 도금층 및 상기 확산층 사이에는 Ag, Au, Co, Ti 및 Pd으로 구성된 군 중에서 선택된 적어도 하나의 금속으로 이루어진 보호 도금층이 더 구비되는 것을 특징으로 하는 리드프레임.
  10. 제 8 항에 있어서,
    상기 확산층은 Ag, Au, Co, Ti 및 Pd로 구성된 군 중에서 선택된 적어도 하나의 금속으로 이루어지는 것을 특징으로 하는 리드프레임.
  11. 제 8 항에 있어서,
    상기 기저 금속층은 얼로이42를 소재로 한 것을 특징으로 하는 리드프레임.
KR1020040011819A 2004-02-23 2004-02-23 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법 KR100998042B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040011819A KR100998042B1 (ko) 2004-02-23 2004-02-23 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법
TW094105279A TWI381505B (zh) 2004-02-23 2005-02-22 導線架與利用此導線架製造半導體封裝的方法
US11/063,353 US7250671B2 (en) 2004-02-23 2005-02-23 Lead frame and method for manufacturing semiconductor package with the same
CNB2005100519989A CN100490102C (zh) 2004-02-23 2005-02-23 引线框及制造具有所述引线框的半导体封装的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040011819A KR100998042B1 (ko) 2004-02-23 2004-02-23 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20050083325A true KR20050083325A (ko) 2005-08-26
KR100998042B1 KR100998042B1 (ko) 2010-12-03

Family

ID=34858800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040011819A KR100998042B1 (ko) 2004-02-23 2004-02-23 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법

Country Status (4)

Country Link
US (1) US7250671B2 (ko)
KR (1) KR100998042B1 (ko)
CN (1) CN100490102C (ko)
TW (1) TWI381505B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128974B1 (ko) * 2006-11-07 2012-03-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038491B1 (ko) * 2004-04-16 2011-06-01 삼성테크윈 주식회사 리드프레임 및 그 제조 방법
JP4820616B2 (ja) * 2005-10-20 2011-11-24 パナソニック株式会社 リードフレーム
SG133425A1 (en) * 2005-12-15 2007-07-30 Aem Tech Engineers Pte Ltd Semiconductor package and method of fabrication thereof
TWI293502B (en) * 2006-03-16 2008-02-11 Advanced Semiconductor Eng Chip package structure
WO2011093038A1 (ja) * 2010-01-27 2011-08-04 住友ベークライト株式会社 半導体装置
CN108604583B (zh) 2016-02-08 2021-08-27 三菱电机株式会社 半导体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189643A (ja) * 1984-10-09 1986-05-07 Toshiba Corp 半導体装置及びその製造方法
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US5994767A (en) * 1997-04-09 1999-11-30 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same
US6469386B1 (en) * 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same
KR100371567B1 (ko) * 2000-12-08 2003-02-07 삼성테크윈 주식회사 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
TW517315B (en) * 2000-12-12 2003-01-11 Samsung Techwin Co Ltd Ag-pre-plated lead frame for semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128974B1 (ko) * 2006-11-07 2012-03-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법

Also Published As

Publication number Publication date
KR100998042B1 (ko) 2010-12-03
CN1661787A (zh) 2005-08-31
CN100490102C (zh) 2009-05-20
US20050184366A1 (en) 2005-08-25
TW200529400A (en) 2005-09-01
TWI381505B (zh) 2013-01-01
US7250671B2 (en) 2007-07-31

Similar Documents

Publication Publication Date Title
US6518508B2 (en) Ag-pre-plated lead frame for semiconductor package
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
TWI533426B (zh) 導線架及半導體裝置
CN100508174C (zh) 用于半导体器件的引线框架
JP2007158327A (ja) スズメッキ又はスズメッキから形成された金属間層を備えるリードフレーム
TWI381505B (zh) 導線架與利用此導線架製造半導體封裝的方法
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
US5958607A (en) Lead frame for semiconductor device
US6287896B1 (en) Method for manufacturing lead frames and lead frame material for semiconductor device
US20020113322A1 (en) Semiconductor device and method to produce the same
US7268021B2 (en) Lead frame and method of manufacturing the same
JPH05117898A (ja) 半導体チツプ実装用リードフレームとその製造方法
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
US6232651B1 (en) Lead frame for semiconductor device
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
JPH10313087A (ja) 電子部品用リード材
KR100254271B1 (ko) 다층 도금 리이드 프레임
TW517315B (en) Ag-pre-plated lead frame for semiconductor package
KR100203334B1 (ko) 다층도금 리드프레임
JPH08204081A (ja) 半導体装置用リードフレーム及び半導体装置とその製造法
KR100234164B1 (ko) 리드 프레임
KR0184119B1 (ko) 리드 프레임의 바깥리드부 도금방법
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
KR100548011B1 (ko) 반도체 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131029

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 10