KR101128974B1

KR101128974B1 - 리드 프레임 및 그 제조방법

Info

Publication number: KR101128974B1
Application number: KR1020060109621A
Authority: KR
Inventors: 이윤수; 유창우
Original assignee: 엘지이노텍 주식회사
Priority date: 2006-11-07
Filing date: 2006-11-07
Publication date: 2012-03-27
Also published as: KR20080041484A

Abstract

리드 프레임 및 그 제조방법이 제공된다.

본 발명에 따른 리드 프레임은 반도체 칩이 실장되는 칩 패드;

상기 반도체 칩을 외부회로에 연결해 주는 다수개의 이너 리드 및 아우터 리드;

상기 이너 리드와 아우터 리드 사이의 경계부에 형성되는 댐바; 및

상기 이너 리드 상부에 형성되어 이너 리드를 고정시키는 리드락을 포함하며, 상기 칩 패드, 이너 리드, 아우터 리드 및 댐바는 기저층 상에 바탕 금속 피막으로서 0.2～2㎛ 두께의 Ni 도금층, 0.05㎛ 이하 두께의 Pd+Co 합금도금층 및 0.001～0.1㎛ 두께의 Au 도금층이 순차적으로 적층되어 있으며, 상기 Pd+Co 합금도금층의 Pd와 Co의 비율은 75:25～99:1인 것을 특징으로 한다.

본 발명에 따르면, 상기 Pd+Co 합금도금층의 표면이 치밀하며 결함이 적고 반도체 조립공정시 발생하는 열이력에 따른 부식에 대하여 저항성이 우수하여, 리드 프레임의 신뢰성 즉, 와이어 본딩성 및 납땜성이 뛰어나며, 상기와 같은 내부식성 및 신뢰성에 여하한 영향을 미치지 않으면서도 상기 Pd+Co 합금도금층의 두께를 종래의 약 1/2 이하로 할 수 있기 때문에 제조원가를 절감하고 가격 경쟁력을 확보할 수 있으므로 양산성을 향상시킬 수 있는 효과가 있다.

Description

리드 프레임 및 그 제조방법{Lead frame and method for preparing the same}

도 1은 본 발명에 따른 리드 프레임을 도시한 도면이다.

도 2는 본 발명에 따른 리드 프레임의 단면도이다.

도 3은 본 발명에 따른 리드 프레임을 솔더링할 때의 메커니즘을 도시한 도면이다.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 리드 프레임 11 : 칩 패드

12 : 이너 리드 13 : 아우터 리드

14 : 타이바 15 : 댐바

16 : 레일 17 : 리드 락

18 : 라인 21 : 기저층

22 : Ni 도금층 23 : Pd+Co 합금도금층

24 : Au 도금층

본 발명은 리드 프레임에 관한 것으로서, 더욱 상세하게는 Pd+Co 합금도금층의 두께를 얇게 하더라도 와이어 본딩성, 납땜성 및 양산성이 향상된 리드 프레임 및 그 제조방법에 관한 것이다.

통상의 반도체 장치용 리드 프레임은 탑재되는 반도체 칩을 지지하는 칩 패드와 반도체 칩의 전극과 와이어 본딩(wire bonding)되는 이너 리드(inner lead) 및 반도체 패키지의 조립 후에 인쇄회로 기판에 솔더링 되는 아우터 리드(outer lead)를 포함한다. 이러한 리드 프레임은 반도체 칩의 양호한 접합성, 반도체 칩과 이너 리드를 접속하는 와이어와의 양호한 와이어 본딩성을 가질 것과 아우터 리드의 외부 기기와의 접속시 양호한 납땜성을 가질 것 등의 성질이 요구된다. 그 때문에 종래에는 반도체 칩의 양호한 접합성 또는 양호한 와이어 본딩성을 위해 칩 패드 및 이너 리드에 부분적으로 Ag 또는 Au 도금 피막을 형성하고 아우터 리드에는 양호한 납땜성을 얻기 위하여 납땜 피막을 형성하게 하고 있다. 그러나 이와 같이 칩 패드, 이너 리드 및 아우터 리드에 이종의 금속 피막을 형성하는 것은 공정 수가 증가하고 비경제적이라는 단점이 있었다. 따라서, 근래에는 칩 패드, 이너 리드 및 아우터 리드에 Pd 또는 Pd 합금 피막을 형성한 리드 프레임이 사용되고 있다.

그러나 상기처럼 Pd 또는 Pd 합금 피막은 반도체 칩을 접합할 때 등의 열이력에 의하여 아우터 리드 상의 Pd 또는 Pd 합금 피막이 산화되고, 후처리 공정인 납땜 공정 시 납땜의 젖음성이 저하되어 장시간 납땜욕에 침지해야 하므로 작업성이 떨어진다는 문제점이 있었다.

한편, 일본국 특허공보 제2543619호에는 소재면에 여러층의 금속 피막이 형 성되는 반도체장치용 리드 프레임에 있어서, 그 소재 전면에 직접 혹은 바탕 금속 피막을 이용하고 두께 0.3㎛ 이하의 Pd 또는 Pd 합금 피막이 형성되어 있는 것과 동시에, 상기 리드 프레임의 아우터 리드에 형성되는 Pd 또는 Pd 합금 피막상에 Au 도금 피막이 0.001～0.1㎛의 두께로 형성되어 있는 것을 특징으로 하는 반도체 장치용 리드 프레임이 개시되어 있으나, Pd 자체의 박막 도금으로는 Pd가 수소와 석출전위가 유사하기 때문에 Pd 도금층에 다량의 공극이 발생하고 이들이 결함으로 작용하기 때문에, 신뢰성의 향상을 위하여 Pd 피막의 두께를 실제로는 0.1㎛ 이상으로 도금해야 하므로 기존의 부분 Ag 도금 대비 10% 이상의 가격 상승 요인이 발생하여 경제성 및 양산성이 떨어진다는 문제가 있었다. 또한 Pd 합금 피막을 사용하는 경우라도 다른 도금층과의 물리 화학적인 안정성을 저하시키는 문제점이 있었으며, Pd 합금의 조성성분 및 조성비에 따른 특성의 변화에 따른 고려가 전혀 없었다.

따라서, 본 발명이 이루고자 하는 첫 번째 기술적 과제는 Pd 합금도금층의 두께를 얇게 하더라도 와이어 본딩성, 납땜성 및 양산성이 향상된 리드 프레임을 제공하는 것이다.

본 발명이 이루고자 하는 두 번째 기술적 과제는 와이어 본딩성, 납땜성 및 양산성이 향상된 리드 프레임의 제조방법을 제공하는 것이다.

본 발명은 상기 첫 번째 기술적 과제를 달성하기 위하여,

반도체 칩이 실장되는 칩 패드;

상기 이너 리드 상부에 형성되어 이너 리드를 고정시키는 리드락을 포함하며, 상기 칩 패드, 이너 리드, 아우터 리드 및 댐바는 기저층 상에 바탕 금속 피막으로서 0.2～2㎛ 두께의 Ni 도금층, 0.05㎛ 이하 두께의 Pd+Co 합금도금층 및 0.001～0.1㎛ 두께의 Au 도금층이 순차적으로 적층되어 있으며, 상기 Pd+Co 합금도금층의 Pd와 Co의 중량비율은 75:25～99:1인 것을 특징으로 하는 리드 프레임을 제공한다.

본 발명은 상기 두 번째 기술적 과제를 달성하기 위하여,

(a) 기저층 상에 Ni 도금층을 형성하는 단계;

(b) 상기 Ni 도금층 상에, 온도 30～40℃, pH 7.3～7.8이고, Pd와 Co의 중량비율이 75:25～99:1인 도금욕을 사용하고 주파수 100～1,000Hz, 듀티비(duty ratio) 10~40% 및 음극전류밀도 0.1～1.5 ASD의 변조된 전류 파형을 사용하여 Pd+Co 합금도금층을 형성하는 단계: 및

(c) 상기 Pd+Co 합금도금층 상에 Au 도금층을 형성하는 단계를 포함하는 리드 프레임(10)의 제조방법을 제공한다.

또한, 상기 Ni 도금층(22)의 형성단계는 온도 45～55℃, pH 2.0～2.5, Ni 농도 80～120g/l의 Ni 도금욕을 사용하고 주파수 100～1,000Hz, 전류밀도 3～30 ASD 의 변조된 전류 파형을 사용하는 것일 수 있다.

아울러, 상기 Au 도금층의 형성단계는 온도 50～60℃, pH 5.0～6.5, Au 농도 5～10g/l의 Au 도금욕을 사용하여 주파수 100～1,000Hz, 전류밀도 1～10 ASD의 변조된 전류 파형을 사용하는 것일 수 있다.

본 발명의 바람직한 실시예에 의하면, 상기 Ni 도금층의 두께는 0.2～2㎛이고, 상기 Pd+Co 합금도금층의 두께는 0.05㎛ 이하이며, 상기 Au 도금층의 두께는 0.001～0.1㎛일 수 있다.

이하, 첨부 도면에 의거하여 본 발명을 더욱 상세하게 설명한다.

도 1은 본 발명에 따른 리드 프레임을 도시한 것이고, 도 2는 본 발명에 따른 리드 프레임(10)의 단면도를 도시한 것이고, 도 3은 본 발명에 따른 리드 프레임(10)을 솔더링할 때의 메커니즘을 도시한 것이다.

도 1을 참조하면, 본 발명에 따른 리드 프레임(10)은 탑재되는 반도체 칩(미도시)를 지지하는 칩 패드(11)와 상기 칩 패드(11)를 지지하는 타이바(tie bar)(14)와 반도체 칩의 전극과 와이어 본딩(wire bonding) 되는 이너 리드(12)와 이너 리드(12)와 아우터 리드(13) 사이의 경계부에 형성되는 댐바(dam-bar)(15)와 리드 프레임(10)을 지지하는 부분으로서, 반도체 조립시에 안내 기능을 가지며 최종적으로는 절단되어 제거되는 레일(16) 및 이너 리드(12) 상부에 형성되어 이너 리드(12)를 고정시킴과 동시에 반도체 칩과 와이어 본딩에 의하여 연결될 수 있는 리드 락(17) 및 반도체 칩과 리드 락(17)이 전기적으로 연결될 수 있도록 라인(18)을 구비한다.

도 2를 참조하면, 본 발명에 따른 리드 프레임(10)은 상기와 같이 구비되어 있는 기저층 상(21)에 바탕 금속 피막으로서 0.2～2㎛ 두께의 Ni 도금층(22), 0.1㎛ 이하 두께의 Pd+Co 합금도금층(23) 및 0.001～0.1㎛ 두께의 Au 도금층(24)이 순차적으로 적층되어 있으며, 상기 Pd+Co 합금도금층(23)의 Pd와 Co의 중량비율은 75:25～99:1인 것을 특징으로 한다. 본 발명의 일 구현예에 의하면, 상기 기저층은 Cu 소재층일 수 있다.

상기 Ni 도금층(22)은 Cu 기저층(21)의 상면에 0.2～2㎛ 두께로 형성되어 있다. 이때, 상기 Ni 도금층(22)은 상기 기저층(21)을 구성하는 기저 금속이 외부 도금층으로 확산되는 것을 방지하며, 납땜시에 용해되어 땜납과 혼합되고, 응고하여 납땜 지지부로서의 역할을 하며, 상부 도금층과 리드 프레임(10)의 기저금속과의 접착성을 높이면서 상부 도금층의 평활성을 유지토록 하는 역할과 기저층의 산화 방지 및 기저 금속 성분이 도금 표면으로 확산되어 산화물을 형성하는 것을 방지한다.

이때, 상기 Ni 도금층(22)의 두께가 0.2㎛ 미만인 때에는 기저층(21)의 확산을 방지하기 곤란하고, 2㎛을 초과하는 때에는 솔더링 시에 Sn+Au 합금을 형성하여 리드 프레임(10)과 인쇄 회로 기판의 접합이 박리될 수 있으며, 생산성 저하 및 비용증가의 문제점이 있기 때문에 바람직하지 않다.

상기 Pd+Co 합금도금층(23)은 상기 Ni 도금층(22)의 상면에 0.05㎛ 이하의 두께로 형성되어 있다. 또한, 상기 Pd+Co 합금도금층(23)의 Pd와 Co의 중량비율은 75:25~99:1이다. 상기 Ni 도금층(22) 상면에 Pd+Co 합금을 도금함으로써 우수한 부 식저항성을 가질 뿐만 아니라, 비교적 경성이고 낮은 접촉저항을 가질 수 있다. 또한, 상기 Pd+Co 합금도금층(23)은 상기 Ni 도금층(22) 표면의 기공을 은폐시켜 도금 표면을 균일하게 할 수 있게 하므로 이어서 적층될 Au 도금층(24)의 두께를 균일하게 유지할 수 있다. 따라서, 반도체 조립시 발생하는 열에 의한 산화막의 형성을 방지하여 부식저항성을 향상시키는 한편, 치밀한 도금층을 형성하기 때문에 Pd만으로 이루어진 중간층의 경우에 다량의 기공에 의해 발생할 수 있는 결함을 방지하므로 와이어 본딩성 및 납땜성을 향상시킬 수 있고, 상기 Pd+Co 합금도금층(23)의 두께를 통상적인 도금 두께의 1/2 이하인 0.05㎛ 이하로 형성시킴으로써 제조원가를 낮추고 가격 경쟁력을 확보하여 양산성이 향상될 수 있다.

이때, 상기 Pd+Co 합금도금층(23)의 두께가 0.05㎛을 초과하는 때에는 제조원가가 상승하는 문제가 있으며, 상기 Pd+Co 합금도금층(23)의 Pd와 Co의 중량비율이 75:25, 즉, Pd+Co 합금 100 중량부 당 Co의 중량이 25 중량부를 초과하는 때에는 Co의 영향으로 경도가 급격히 증가하는 문제점이 있고, 상기 Pd+Co 합금도금층의 Pd와 Co의 중량비율이 99:1, 즉, Co의 중량이 1 중량부 미만인 때에는 Co의 양이 너무 적어서 Co 첨가의 효과가 미약하여 와이어 본딩성 및 납땜성이 열악해지는 문제점이 있기 때문에 바람직하지 않다. 상기 Pd+Co 합금도금층(23)은 0.01㎛ 이상인 것이 바람직한데, 상기 수치 미만에서는 원하는 부식저항성을 얻기 힘들기 때문이다.

한편, 상기 Au 도금층(24)은 상기 Pd+Co 합금도금층(23)의 상면에 0.001～0.1㎛ 두께로 형성되어 있다. 상기 Au 도금층(24)은 연성, 전성 및 열안정성이 우 수하고 솔더(Sn+Pb 합금)액 내에서 용해되는 속도가 빠르기 때문에 상기 Pd+Co 합금도금층(23)의 산화방지막으로서의 역할을 함과 동시에 솔더링시에 납땜 부착성 및 젖음성(wetting)을 향상시키는 역할을 한다. 즉, 아우터 리드(13)의 솔더링시에 납땜 젖음 면적비를 향상시키면서 필요한 젖음 면적을 적시기까지의 시간을 대폭적으로 향상시킴으로써 작업성을 향상시키는 역할을 하는 것이다.

이때, 상기 Au 도금층(24)의 두께가 0.001㎛ 미만인 때에는 상기 Pd+Co 합금도금층(23)의 산화방지막으로서의 기능이 불충분하게 되고, 0.1㎛을 초과하는 때에는 제조원가가 상승하는 것은 물론, 솔더의 Sn과 Au+Sn 합금을 형성함으로써, 리드 프레임(10)의 아우터 리드(13)와 인쇄 회로 기판과의 접합시 박리되기 쉬워지는 문제가 발생할 수 있기 때문에 바람직하지 않다. 상기 Au 도금층(24)은 리드 프레임(10) 전체에 걸쳐 형성될 수 있다. 상기 이너 리드(12) 상에 형성된 Au 도금층(24)은 와이어 본딩시에 용해되기 때문에 상기 Pd+Co 합금도금층(23) 상에 와이어 본딩이 이루어지게 된다.

본 발명에 따른 리드 프레임(10)에 있어서, 상기 기저층(21)의 재료는 당업계에 통상적으로 사용되는 것인 한 특별한 제한없이 사용할 수 있으며, 예를 들어 Cu 소재층일 수 있다. 이는 반도체 패키지 조립공정에서 수반되는 리드 프레임(10)의 절곡단계에서 해당 절곡부에서의 표면 도금조직의 크랙으로 인한 부식의 발생을 저감시키 위함이다.

아울러, 본 발명에 따른 리드 프레임(10)은 리드 프레임(10) 전체에 상기 Ni 도금층(22), Pd+Co 합금도금층(23) 및 Au 도금층(24)을 순차적으로 적층시킴에 따 라 작업의 편의성을 도모할 수 있다.

상기와 같이 구성된 리드 프레임(10)은 납땜시 유리한 특성을 가질 수 있다.

도 3에 도시되어 있는 솔더링(soldering : 납땜 ) 메커니즘을 참조하면, 솔더(Sn+Pb 합금)액에 상기 Cu 소재의 기저층 상에 도금부인 상기 Ni 도금층, 상기 Pb+Co 합금도금층 및 상기 Au 도금층을 순차적으로 적층시킨 리드 프레임(10)을 솔더(Sn+Pb 합금)액에 침적시키는데 솔더링 초기에는 상기 Pb+Co 합금도금층(23) 및 상기 Au 도금층(24)이 빠르게 용융되면서 상기 솔더로 신속히 확산이 되고 상기 솔더와 상기 Ni 도금층(22)이 접촉을 하게 된다. 솔더링이 종결되면 Ni 도금층(22)과 솔더와의 접촉면에 Ni+Sn 합금층이 형성됨으로써 본딩이 된다. 상기 Ni+Sn 합금층이 형성됨으로써 접합성을 향상시키는 역할을 하므로 우수한 납땜 부착성을 구현할 수 있다.

본 발명에 따른 리드 프레임(10)의 제조방법은 (a) 기저층 상에 Ni 도금층을 형성하는 단계; (b) 상기 Ni 도금층 상에, 온도 30～40℃, pH 7.3～7.8이고, Pd 와 Co의 중량비율이 75:25～99:1인 도금욕을 사용하고 주파수 100～1,000Hz, 듀티비(duty ratio) 10~40% 및 음극전류밀도 0.1～1.5 ASD의 변조된 전류 파형을 사용하여 Pd+Co 합금도금층을 형성하는 단계: 및 (c) 상기 Pd+Co 합금도금층 상에 Au 도금층을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 Pd+Co 합금도금층(23)은 온도 30～40℃, pH 7.3～7.8이고 Pd와 Co의 중량비율이 75:25～99:1인 도금욕을 사용하고 주파수 100～1,000Hz, 듀티비 10~40% 및 음극전류밀도 0.1～1.5 ASD의 변조된 전류 파형을 사용하여 Pd와 Co의 비율이 75:25～99:1인 Pd+Co 합금도금층(23)을 형성한다.

상기 Pd+Co 합금도금층(23)을 형성하는 단계에서 도금욕의 온도가 30℃ 미만인 때에는 전류밀도 저하에 따라 도금 작업속도가 늦어지는 문제가 있고, 40℃를 초과하는 때에는 도금 용액이 불안정해지는 문제가 있으며, pH가 7.3 미만인 때에는 도금 표면의 조도가 높아지는 문제가 있고, 7.8을 초과하는 때에는 암모니아에 의한 악취로 인해 작업성에 문제가 있다.

한편, 상기 도금욕에 인가하는 변조된 전류 파형은 직류 대신 고속 온-오프가 가능한 펄스 파형을 사용하며, 주파수 100~1,000 Hz이고, 듀티비(duty ratio)는 10~40 %이며 음극전류밀도가 0.1~1.5 ASD인 것이 바람직하다. 주파수 대역을 100 ~ 1,000 Hz으로 하고, 듀티비(duty ratio)를 10~40%로 하는 이유는 전류의 단속주기를 고속으로 조절함으로써 수소 발생을 적게 하고 도금층의 성장방향을 조절하며 균일한 도금층의 형성을 가능하게 하여 조직 결함의 생성을 억제시킬 수 있기 때문이다. 이렇게 형성된 중간 도금층은 박막으로서 우수한 품질을 구현할 수 있게 된다.

이때, 주파수 100 Hz 미만이면 도금 결정이 커지는 문제가 있고, 주파수 1,000 Hz을 초과하면 상기 Pd+Co 합금도금층의 국부 부식을 일으키는 문제가 있으며, 듀티비가 10% 미만이면, 전기 통전 시간이 너무 짧아 도금 생산성을 저하시키는 문제가 있고, 40% 이상은 펄스 파형의 특징을 살리지 못하는 문제가 있다. 또한, 음극전류밀도가 0.1 ASD 미만인 때에는 도금 작업 속도가 늦어지므로 생산성을 저하시키는 문제가 있고, 1.5 ASD를 초과하는 때에는 도금 입자의 성장 속도가 빨 라져 불균일한 핵성장이 일어날 확률이 높아지므로 도금층의 표면이 거칠어지는 문제가 있기 때문에 바람직하지 않다.

상기 Ni 도금층(22)은 온도 45～55℃, pH 2.0～2.5, Ni 농도 80～120 g/l의 Ni 도금욕을 사용하고 주파수 100～1,000 Hz, 전류밀도 3～30 ASD의 변조된 전류 파형을 사용하여 기저층 상면에 형성될 수 있다.

상기 Ni 도금욕은 썰파민산니켈(Ni(SO₃NH₂)₂ㆍ4H₂O)을 사용할 수 있다. 이때, 상기 Ni 도금욕의 온도가 45℃ 미만인 때에는 전류밀도 저하에 따른 도금 표면이 거칠어지는 문제가 있고, 55℃를 초과하는 때에는 도금용액이 증발하여 만족할 만한 도금 두께를 얻을 수 없는 문제가 있다. 또한, pH가 2.0 미만인 때에는 상기 Ni 도금욕의 썰파민산이 급격하게 분해되어 불균일한 Ni 도금층을 형성하는 문제가 있고, 2.5를 초과하는 때에는 상기 Ni 도금층(22)의 연성이 저하되는 문제가 있다. 또한, 도금욕의 Ni 농도가 80g/l 미만인 때에는 전류밀도가 저하되므로 생산성을 저하시키는 문제가 있고, 120g/l를 초과하는 때에는 상기 Ni 도금층(22)의 얼룩이 형성되어 품질을 저하시키는 문제가 있기 때문에 바람직하지 않다.

또한, 상기 Ni 도금욕에 인가하는 변조된 전류 파형은 직류 대신 고속 온-오프가 가능한 펄스 파형을 사용할 수 있다. 이때, 변조된 전류 파형으로 사용되는 주파수가 100 Hz 미만인 때에는 도금층의 연성이 저하되는 문제가 있고, 1,000 Hz를 초과하는 때에는 고전류에 의하여 도금이 타버릴 염려가 있다. 한편, 전류밀도가 3 ASD 미만인 때에는 도금 작업 속도를 늦추어 생산성을 저하시키는 문제가 있 고, 30 ASD를 초과하는 때에는 도금층이 타거나 도금층의 표면의 조도가 높아지는 문제가 있기 때문에 바람직하지 않다.

다음으로, 상술한 방법으로 상기 Pd+Co 합금도금층(23)을 상기 Ni 도금층(22)의 상면에 적층시킨다.

그 다음으로, 상기 Au 도금층(24)은 온도 50～60℃, pH 5.0～6.5, Au 농도 5～10 g/l의 Au 도금욕을 사용하고 주파수 100～1,000 Hz, 전류밀도 1～10 ASD의 변조된 전류 파형을 사용하여 상기 Pd+Co 합금도금층(23) 상면에 형성될 수 있다.

상기 Au 도금욕은 온도가 50℃ 미만일 경우에 전류밀도 저하에 따라 표면의 조도가 높아지는 문제가 있고, 60℃를 초과할 경우에 용액이 증발하여 만족할만한 도금 두께를 얻을 수 없는 문제가 있으며, pH가 5.0 미만인 때에는 상기 Au 도금층(24) 표면이 거칠어지는 문제가 있고, 6.5를 초과하는 때에는 상기 Au 도금층(24)의 연성이 저하되는 문제가 있다. 또한, 상기 Au 도금욕의 Au 농도가 5g/l 미만인 때에는 전류밀도가 저하되어 생산성을 저하시키는 문제가 있고, 10g/l를 초과하는 때에는 과도한 농도로 인하여 용액의 손실량이 커지는 문제가 있기 때문에 바람직하지 않다.

또한, Au 도금욕에 인가하는 변조된 전류 파형은 직류 대신 고속 온-오프가 가능한 펄스 파형을 사용할 수 있다. 이때, 변조된 전류 파형으로 사용되는 주파수가 100 Hz 미만인 때에는 펄스 정류기 자체의 고유 기능이 저하되는 문제가 있을 수 있고, 1,000 Hz를 초과하는 때에는 고전류에 의하여 도금이 타버릴 염려가 있다. 전류밀도가 1 ASD 미만인 때에는 도금 작업 속도를 늦추어 생산성을 저하시키 는 문제가 있고, 10 ASD를 초과하는 때에는 상기 Au 도금층(24)의 국부 부식을 일으키고, 도금층 표면이 거칠어지는 문제가 있기 때문에 바람직하지 않다.

본 발명의 바람직한 실시예에 의하면, 상기 Ni 도금층(22)의 두께는 0.2～2 ㎛이고, 상기 Pd+Co 합금도금층(23)의 두께는 0.05㎛ 이하이며, 상기 Au 도금층(24)의 두께는 0.001～0.1 ㎛일 수 있다. 이는 치밀한 도금층의 형성으로 도금층의 두께를 얇게 하더라도 부식저항성이 뛰어나 와이어 본딩성 및 납땜성을 향상시킬 수 있기 때문이다. 이와 같이 도금층의 두께를 얇게 형성시킴으로써 제조원가를 절감할 수 있고 가격 경쟁력을 확보할 수 있으므로 양산성이 증대될 수 있다.

이하, 바람직한 실시예를 들어 본 발명을 더욱 상세하게 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.

실시예 1

리드 프레임(10)의 Cu 소재 기저층 상에 바탕 금속 피막으로서 Ni 도금층 1.5 ㎛, Pd+Co 합금도금층 0.05㎛ 및 Au 도금층 0.006 ㎛을 순차적으로 적층하여 리드 프레임을 제조하였다. 상기 Ni 도금층은 온도 55℃, pH 2.3, 농도 100 g/l의 썰파민산니켈(Ni(SO₃NH₂)₂ㆍ4H₂O)) 도금욕을 사용하고, 정류기 주파수 500 Hz 및전류밀도 0.5 ASD를 사용하여 제조하였다. 상기 Pd+Co 합금도금층은 온도 40℃, pH 7.5의 Pd와 Co의 중량비율이 75:25인 도금욕을 사용하고, 정류기 주파수 500 Hz 및 음 극전류밀도 0.5 ASD를 사용하여 제조하였다. 상기 Au 도금층은 온도 55℃, pH 6.0, 농도 7 g/l의 Au도금욕을 사용하고, 정류기 주파수 500 Hz 및 전류밀도 3 ASD를 사용하여 제조하였다.

실시예 2

Pd+Co 합금도금층의 적층시 Pd와 Co의 도금욕의 Pd와 Co의 중량비율을 85:15로 한 것을 제외하고는 상기 실시예 1과 동일한 방법으로 리드 프레임을 제조하였다.

실시예 3

Pd+Co 합금도금층의 적층시 Pd와 Co의 도금욕의 Pd와 Co의 중량비율을 99:1로 한 것을 제외하고는 상기 실시예 1과 동일한 방법으로 리드 프레임을 제조하였다.

비교예 1

Cu 소재의 리드 프레임 상에, Ni 도금 피막을 1㎛으로 형성하고, 그 위에 Pd 도금 피막을 0.1㎛으로 형성한 후, KAu(CN)₂, 100ppm 및 KCN 10g/l를 함유하는 도금욕을 이용하여 Au 도금피막을 0.01㎛으로 형성하여 복합 도금층이 형성된 리드 프레임을 제조하였다.

비교예 2

Pd+Co 합금도금층의 Pd와 Co의 비율을 50:50으로 한 것을 제외하고는 상기 실시예 1과 동일한 방법으로 리드 프레임을 제조하였다.

시험예 1 : 와이어 본딩성 측정

상기 실시예 1, 실시예 2, 실시예 3 , 비교예 1 및 비교예 2에 의해 제조된 각각의 샘플을 175℃의 온도에서 1시간 동안 오븐에서 가열한 후 와이어 본딩 장비(4524AD Digital Manual Ball Bonder, 제조사 ; Kulicke & Soffa Inc.)를 사용하여 샘플 각각에 와이어를 본딩하였다. 본딩에 사용된 와이어는 직경 1.0 mil의 금와이어이고, 30개가 사용되었다. 그 후에 본드테스터(BT 4000, 제조사 ; Dage, England)를 사용하여 본딩부 중간 지점에서 풀 테스트(pull test)를 실시하였으며, 측정된 결과를 표 1에 나타내었다. 표 2에 나타낸 값들의 단위는 g이다. 그리고 상기 시험에서의 양호한 본딩성의 기댓값은 최소 3g 이었다.

시험예 2 : 납땜성 측정

상기 실시예 1, 실시예 2, 실시예 3 , 비교예 1 및 비교예 2에 의해 제조된 각각의 샘플 10개씩을 175℃의 온도하에서 2시간 동안 오븐에서 가열한 후에 95℃의 온도하에서 8시간 동안 스팀에이징(steam aging)을 실시하였다. 그 후에 235℃의 납땜에 2초간 침적하였다. 그 후에 납땜의 젖음성을 측정한 결과를 표 2에 나타내었다. 양호한 납땜에 젖는 커버리지(coverage)의 기대값은 최소 95% 이었다.

표 1 및 2에서 보듯이 본 발명의 와이어 본딩성 및 납땜성이 향상된 것을 알 수 있다.

상기에서 살펴본 바와 같이, 본 발명에 따른 리드프레임은 Pd+Co 합금도금층의 표면이 치밀하며 결함이 적고 반도체 조립공정시 발생하는 열이력에 따른 부식에 대하여 저항성이 우수하여, 리드 프레임의 신뢰성 즉, 와이어 본딩성 및 납땜성이 뛰어나며, 상기와 같은 내부식성 및 신뢰성에 여하한 영향을 미치지 않으면서도 상기 Pd+Co 합금도금층의 두께를 종래의 약 1/2 이하로 할 수 있기 때문에 제조 원가를 절감하고 가격 경쟁력을 확보할 수 있으므로 양산성을 향상시킬 수 있는 효과가 있다.

Claims

삭제
(a) 기저층 상에 Ni 도금층을 형성하는 단계;

(b) 상기 Ni 도금층 상에, 온도 30～40℃, pH 7.3～7.8이고, Pd와 Co의 중량비율이 75:25～99:1인 도금욕을 사용하고 주파수 100～1,000Hz, 듀티비(duty ratio) 10~40% 및 음극전류밀도 0.1～1.5 ASD의 변조된 전류 파형을 사용하여 Pd+Co 합금도금층을 형성하는 단계: 및

(c) 상기 Pd+Co 합금도금층 상에 Au 도금층을 형성하는 단계를 포함하는 리드 프레임의 제조방법
제 2 항에 있어서,

상기 Ni 도금층의 형성단계는 온도 45～55℃, pH 2.0～2.5, Ni 농도 80～120 g/l의 도금욕을 사용하고 주파수 100～1,000 Hz, 전류밀도 3～30 ASD의 변조된 전류 파형을 사용하는 것을 특징으로 하는 리드 프레임의 제조방법.
제 2 항에 있어서,

상기 Au 도금층의 형성단계는 온도 50～60℃, pH 5.0～6.5, Au 농도 5～10 g/l의 도금욕을 사용하고 주파수 100～1,000 Hz, 전류밀도 1～10 ASD의 변조된 전류 파형을 사용하는 것을 특징으로 하는 리드 프레임의 제조방법.
제 2 항에 있어서,

상기 Ni 도금층의 두께는 0.2～2 ㎛이고, 상기 Pd+Co 합금도금층의 두께는 0.05㎛ 이하이며, 상기 Au 도금층의 두께는 0.001～0.1 ㎛인 것을 특징으로 하는 리드 프레임의 제조방법.