KR100819800B1 - 반도체 패키지용 리드 프레임 - Google Patents

반도체 패키지용 리드 프레임 Download PDF

Info

Publication number
KR100819800B1
KR100819800B1 KR1020050031420A KR20050031420A KR100819800B1 KR 100819800 B1 KR100819800 B1 KR 100819800B1 KR 1020050031420 A KR1020050031420 A KR 1020050031420A KR 20050031420 A KR20050031420 A KR 20050031420A KR 100819800 B1 KR100819800 B1 KR 100819800B1
Authority
KR
South Korea
Prior art keywords
plating layer
lead frame
semiconductor package
plating
layer
Prior art date
Application number
KR1020050031420A
Other languages
English (en)
Other versions
KR20060109122A (ko
Inventor
강성일
박세철
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020050031420A priority Critical patent/KR100819800B1/ko
Priority to US11/194,285 priority patent/US7285845B2/en
Priority to CNB2005101070604A priority patent/CN100527404C/zh
Priority to DE102006017042.3A priority patent/DE102006017042B4/de
Priority to JP2006109553A priority patent/JP2006303492A/ja
Priority to MYPI20061703A priority patent/MY141288A/en
Priority to TW095113317A priority patent/TWI397981B/zh
Publication of KR20060109122A publication Critical patent/KR20060109122A/ko
Application granted granted Critical
Publication of KR100819800B1 publication Critical patent/KR100819800B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F9/00—Component parts of dredgers or soil-shifting machines, not restricted to one of the kinds covered by groups E02F3/00 - E02F7/00
    • E02F9/02—Travelling-gear, e.g. associated with slewing gears
    • E02F9/022—Travelling-gear, e.g. associated with slewing gears for moving on rails
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F9/00—Component parts of dredgers or soil-shifting machines, not restricted to one of the kinds covered by groups E02F3/00 - E02F7/00
    • E02F9/20—Drives; Control devices
    • E02F9/2058—Electric or electro-mechanical or mechanical control devices of vehicle sub-units
    • E02F9/2062—Control of propulsion units
    • E02F9/207—Control of propulsion units of the type electric propulsion units, e.g. electric motors or generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 골드 와이어와 리드의 계면 접합성 및 납땜성은 물론이고, 열악한 가온 가습 환경 하에서도 딜라미네이션 품질 및 몰딩수지 접착성이 우수한 반도체 패키지용 리드 프레임 및 그 제조 방법을 제공하는 것을 목적으로 한다. 이를 위하여 본 발명에서는, 금속 소재로 이루어진 기저 금속층; 및 상기 기저 금속층의 적어도 일면에 복수 개의 서로 다른 성분의 도금층이 형성된 반도체 패키지용 리드 프레임으로서, 상기 도금층은, 상기 기저 금속층의 적어도 일면에 적층되고 니켈 또는 니켈 합금으로 이루어진 Ni 도금층; 상기 Ni 도금층의 적어도 일면에 적층되고 팔라듐 또는 팔라듐 합금으로 이루어진 Pd 도금층; 및 상기 Pd 도금층의 적어도 일면에 적층되고 금 또는 금 합금으로 이루어진 보호 도금층을 포함하고, 상기 Ni 도금층은 소정의 두께와 표면 조도를 가지도록 거칠게 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임을 제공한다.

Description

반도체 패키지용 리드 프레임{Lead frame for semiconductor package}
도 1은 통상적인 반도체 패키지용 리드 프레임의 일례의 구조를 개략적으로 나타낸 평면도.
도 2는 종래의 반도체 패키지용 리드 프레임의 도금층의 구성을 보여주는 도면.
도 3a 및 도 3b는 종래의 반도체 패키지용 리드 프레임의 도금층의 구성의 다른 예를 보여주는 도면.
도 4는 본 발명의 제1 실시예에 따른 반도체 패키지용 리드 프레임의 도금층의 구성을 보여주는 도면.
도 5는 본 발명의 제2 실시예에 따른 반도체 패키지용 리드 프레임의 도금층의 구성을 보여주는 도면.
도 6은 본 발명의 제3 실시예에 따른 반도체 패키지용 리드 프레임의 도금층의 구성을 보여주는 도면.
도 7 내지 도 9는 본 발명의 제1 내지 제3 실시예에 따른 반도체 패키지용 리드 프레임의 표면을 보여주는 전자 현미경 사진.
도 10은 도 2에 도시된 종래의 반도체 패키지용 리드 프레임의 표면을 보여주는 전자 현미경 사진.
도 11은 본 발명의 실시예들과 비교예들에 대한 쿠폰 테스트에 의한 접착력 실험 결과를 보여주는 그래프.
도 12 내지 도 14는 쿠폰 테스트에 사용된 시편의 형상 및 치수를 보여주는 도면.
도 15는 본 발명의 실시예들과 비교예들에 대한 딜라미네이션 품질을 비교한 테이블.
* 도면의 주요부분에 대한 부호의 설명 *
1: 반도체 패키지용 리드 프레임 2: 다이 패드
3: 패드 지지부 4: 내부 리드
5: 외부 리드 6: 댐바
11, 21: 기저 금속층 12, 22: Ni 도금층
13, 23: Pd 도금층
22', 122, 122a, 122b: Ni 또는 Ni 합금 도금층
23', 123: Pd 또는 Pd 합금 도금층
24: 금 도금층 24': 금-은 합금 도금층
124: 보호 도금층 125: 러퍼 Ni 도금층
본 발명은 반도체 패키지용 리드 프레임에 관한 것으로서, 보다 더 상세하게 는 반도체 칩과 외부회로를 연결시켜서 하나의 반도체 패키지를 이루고, 가혹한 외부 환경 하에서도 몰딩수지(molding compound) 접착성이 우수한 구조를 가지는 반도체 패키지용 리드 프레임에 관한 것이다.
반도체 패키지용 리드 프레임은 반도체 칩(chip)과 함께 반도체 패키지(package)를 이루는 핵심 구성요소의 하나로서, 반도체 패키지를 외부와 연결해주는 도선(lead)의 역할과 반도체 칩을 지지해주는 지지체(frame)의 역할을 한다.
도 1은 통상적인 반도체 패키지용 리드 프레임의 평면도이다. 도 1에 도시된 바와 같이 리드 프레임(1)은 다이 패드(2) 및 리드(4, 5)를 구비한다.
다이 패드(2)는 패드 지지부(3)에 의해 레일(7)에 연결되고 반도체 칩을 지지하는 기능을 가진다.
리드(4, 5)는 내부 리드(inner lead; 4) 및 외부 리드(outer lead; 5)를 구비하며, 상기 내부 리드(4)와 외부 리드(5) 사이에는 각 리드의 간격을 유지하고 지지하는 댐바(6)가 형성되어 있다. 반도체 패키지의 조립이 완료되면 레일(7) 및 댐바(6)는 제거된다.
이와 같은 구조를 가지는 리드 프레임은 기억소자인 반도체 칩과의 조립과정(assembly process)을 거쳐 반도체 패키지를 이루게 된다. 반도체 조립 과정에는 다이 부착 공정, 와이어 본딩 공정, 몰딩 공정이 포함된다. 다이 부착 공정은 반도체 칩(다이)을 리드 프레임의 패드에 부착시키는 공정이며, 와이어 본딩 공정은 반도체 칩의 단자부와 리드 프레임의 내부 리드를 금 등으로 접합하여 연결하는 공정이며, 몰딩 공정은 몰딩수지 등의 절연체로 칩과 와이어 및 내부 리드 부분을 밀봉시키는 공정으로 주로 EMC(Epoxy Molding Compound)가 주로 사용된다.
상기 반도체의 조립 공정 중 다이 부착 공정에서 반도체 칩과의 접착력을 좋게 하고, 와이어 본딩 공정에서 내부 리드의 와이어 본딩성을 개선하기 위하여, 다이 패드(2)와 내부 리드(4)에 소정 특성을 갖는 금속 소재를 도포하는 경우가 많다. 이와 더불어 몰딩 공정 후, 외부 리드(5)가 기판에 실장되는 공정에서 납땜 젖음성(solder wettability)을 향상하기 위해 외부 리드의 소정 부위에 주석과 납의 합금(Sn-Pb)으로 된 솔더링 기초 도금을 행한다.
그러나 상기 솔더링 기초 도금 공정은, 그 과정이 번거롭고, 노출된 납 및 납 도금 용액에 의한 환경 문제가 야기된다. 이와 더불어 솔더링 기초 도금 과정에서 도금층의 불균일을 제거하기 위한 추가 공정이 필요하고, 리드 프레임 표면과 몰딩수지 사이로 도금액이 침투하여 반도체 칩의 불량을 야기하는 경우가 빈번히 발생한다는 문제점이 있다.
상기 문제점을 해결하기 위하여 선도금방법(Pre-Plated Frame)이 제안되었다. 이 방법에서는 반도체 패키지 공정 전에 납땜 젖음성이 우수한 소재를 금속 소재에 미리 도포함으로써 반도체 후공정에서의 납도금 공정을 생략할 수 있도록 한 것이다. 상기 선도금방법을 사용한 리드 프레임은 후공정이 간편해질 뿐 아니라, 반도체 패키지 공정에서 납도금이라는 환경 오염 공정을 줄일 수 있어 최근 각광을 받고 있다.
도 2에는 종래의 선도금방법을 이용하여 제조된 리드 프레임의 일례를 개략적인 단면도가 도시되어 있다. 도 2를 참조하면, 구리를 주성분으로 하는 기저 금속층(11)의 상층부에 Ni 도금층(12)이 전면적으로 형성되고, 상기 Ni 도금층(12)의 직상부에 Pd 도금층(13)이 형성된 것을 알 수 있다. 즉, 기저 금속층(11)의 상층부에 니켈과 팔라듐이 차례로 전면 도금되는 것이다.
위와 같이 최상층으로 팔라듐을 도금한 리드 프레임을 사용하면, 환경 친화적이고 반도체 패키지의 제조 공정이 단순화될 수 있다. 그러나, 팔라듐으로 형성된 Pd 도금층(13)은 반도체 조립 공정 중에 발생된 열에 의해 산화되어 팔라듐 화합물을 형성하며, 이 때문에 그 물성 자체가 저하되기 쉽다. 이러한 Pd 도금층(13)의 산화 및 이에 따른 물성 저하는 골드 와이어와 리드 프레임간의 계면 접합성(와이어 본딩성) 및 납땜성을 저하시킨다. 또한, 도금 시에 수소를 흡착할 경우 도금면이 경해져서 충격에 약해지는 문제점이 있다.
이러한 문제점을 해결하기 위해서, 미국등록특허 제6469386호에 개시된 리드 프레임이 도 3a 및 도 3b에 도시되어 있다. 도 3a에는 금속 소재의 기저 금속층(21) 상층부에 Ni 도금층(22), Pd 도금층(23), 금 도금층(24)이 차례로 형성된 예가 도시되어 있고, 도 3b에는 금속 소재의 기저 금속층(21) 상층부에 Ni 또는 Ni 합금 도금층(22'), Pd 또는 Pd 합금 도금층(23'), 금-팔라듐 합금 도금층(24')이 차례로 형성된 예가 도시되어 있다. 이러한 구조는 최상층의 금 도금층(24) 또는 금-팔라듐 합금 도금층(24')을 제외하고는 근본적으로 도 2에 도시된 도금층 구조와 동일하다.
금은 팔라듐에 비해서 내산화성이 크다. 따라서, 도 3a에 도시된 바와 같이, 리드 프레임의 최상부에 순수한 금 도금층(24)이 형성될 경우, 상기 금 도금층(24)이 반도체 패키지 제조 시 열적 공정을 거치면서 Pd 도금층(23)이 산화가 되는 것을 방지함으로써 종래의 와이어 본딩성 및 납땜성 문제를 해결할 수 있었다.
그런데, 일반적으로 몰딩수지 수지는 순수한 금속이나 합금의 표면과는 친화성이 떨어지며, 역으로 표면에 산화층이 형성된 경우에 그 접착력이 우수하다는 특징이 있다. 이로 인하여, 몰딩수지의 접촉 표면에 팔라듐의 산화 방지층으로서 순수한 금 도금층이 형성되는 때에는 몰딩수지의 접착성이 저하되는 문제점이 발생한다.
이 경우, 도 3b에 도시된 바와 같이, 금 및 팔라듐으로 이루어진 금-팔라듐 합금 도금층(24')이 Pd 또는 Pd 합금 도금층(23') 상부에 형성되면, 금-팔라듐 합금 도금층(24')을 구성하는 팔라듐의 산화에 의하여 몰딩수지와 접착력이 우수하게 된다.
그런데, 최근에 친환경적인 반도체 패키지의 제조가 주요 관심사가 되고 있고, 이런 친환경 반도체 패키지에서는 습도 및 온도가 매우 높은 가혹한 환경 하에서도 몰딩수지와 리드 프레임간에 우수한 접착성이 요구되는데, 이런 가혹한 환경 하에서 상기 금-팔라듐 합금 도금층(24')이 나쁜 몰딩수지 접찹성을 가진다는 문제점이 있다.
즉, 후술하는 바와 같이, 온도 85 ℃ 및 상대습도 85 %의 상태로 168시간 경과 후에 쿠폰 테스트(coupon test)를 통한 MSL(Moisture Sensitivity Level) 평가 결과에 의하면, 딜라미네이션(delamination) 품질이 열악하게 나타나고, 몰딩수지 접착력이 낮게 나타남으로써, 열악한 흡습 환경에서의 몰딩수지 접착성이 열화된다는 문제점이 있다.
본 발명은 상기와 같은 문제점 등을 포함하여 여러 문제점을 해결하기 위한 것으로서, 골드 와이어와 리드의 계면 접합성 및 납땜성은 물론이고, 열악한 가온 가습 환경 하에서도 딜라미네이션 품질 및 몰딩수지 접착성이 우수한 반도체 패키지용 리드 프레임을 제공하는데 그 목적이 있다.
상기와 같은 본 발명의 목적은, 금속 소재로 이루어진 기저 금속층; 및 상기 기저 금속층의 적어도 일면에 복수 개의 서로 다른 성분의 도금층이 형성된 반도체 패키지용 리드 프레임으로서, 상기 도금층은, 상기 기저 금속층의 적어도 일면에 적층되고 니켈 또는 니켈 합금으로 이루어진 Ni 도금층; 상기 Ni 도금층의 적어도 일면에 적층되고 팔라듐 또는 팔라듐 합금으로 이루어진 Pd 도금층; 및 상기 Pd 도금층의 적어도 일면에 적층되고 금 또는 금 합금으로 이루어진 보호 도금층을 포함하고, 상기 Ni 도금층은 소정의 두께와 표면 조도를 가지도록 거칠게 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임을 제공함으로써 달성된다.
여기서, 상기 Ni 도금층은, 상기 기저 금속층의 표면에 소정의 두께로 고르게 형성된 제1 Ni 도금층과, 상기 제1 Ni 도금층의 표면에 소정의 두께와 표면 조도를 가지면서 거칠게 형성된 러퍼 Ni 도금층을 포함할 수 있다.
또는 여기서, 상기 Ni 도금층은, 상기 기저 금속층의 표면에 소정의 두께와 표면 조도를 가지면서 거칠게 형성된 러퍼 Ni 도금층과, 상기 러퍼 Ni 도금층의 표면에 소정의 두께로 고르게 형성된 제1 Ni 도금층을 포함할 수 있다.
또는 여기서, 상기 Ni 도금층은, 상기 기저 금속층의 표면에 소정의 두께로 고르게 형성된 제1 Ni 도금층; 상기 제1 Ni 도금층의 표면에 소정의 두께와 표면 조도를 가지면서 거칠게 형성된 러퍼 Ni 도금층; 및 상기 러퍼 Ni 도금층의 표면에 소정의 두께로 고르게 형성된 제2 Ni 도금층을 포함할 수 있다.
상기 제1 및 제2 Ni 도금층은, 통상적으로 Ni, H3BO3 및 Cl을 포함하는 Ni용액을 사용하여 소정의 전류를 인가하고, 전류밀도를 10 ASD 내지 30 ASD를 사용하여 10초 내지 30초 동안 전기 도금을 한다. 한편, 도금 두께는 10μ″ 내지 50μ″로 형성하는 것이 바람직하다.
또는 여기서, 상기 제2 Ni 도금층은 1μ″ 내지 10μ″의 두께로 형성되고, 상기 러퍼 Ni 도금층은 1μ″ 내지 10μ″의 두께로 형성되고, 상기 제1 Ni 도금층은 10μ″ 내지 50μ″의 두께로 형성되고, 상기 팔라듐 도금층은 0.2μ″ 내지 1μ″의 두께로 형성되고, 상기 보호 도금층은 플래시 도금으로 형성되며, 상기 기저 금속층은 구리 또는 얼로이42 소재로 이루어진 것이 바람직하다. 그리고, 리드 프레임의 표면 광택도는 0.2 내지 0.8의 범위에 속하는 것이 바람직하다.
이어서, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 4에는 본 발명의 제1 실시예에 따른 반도체 패키지용 리드 프레임의 단층 구조를 개략적으로 나타낸 단면도가 도시되어 있다.
도 4에 도시된 것과 같이, 본 발명의 제1 실시예에 따른 반도체 패키지용 리드 프레임은, 기저 금속층(21), Ni 도금층(122), 러퍼(rougher) Ni 도금층(125), Pd 도금층(123) 및 보호 도금층(124)을 포함한다.
상기 기저 금속층(21)은 구리(Cu) 또는 얼로이42(alloy42) 소재를 주성분으로 이루어지고, 상기 Ni 도금층(122)은 니켈(nickel) 또는 니켈 합금으로 이루어지며, 상기 Pd 도금층(123)은 팔라듐 또는 팔라듐 합금으로 이루어지고, 상기 보호 도금층(124)은 금(Au) 또는 금 합금으로 이루어진다.
상기 Ni 도금층(122)은 기저 금속층(21)의 소재, 예를 들면 구리 또는 철계 니켈 등이 리드 프레임 표면으로 확산되어 구리산화물 또는 구리황화물을 생성하는 것을 방지한다.
상기 러퍼 Ni 도금층(125)은 다음과 같은 공정으로 제작된다.
니켈 설페이트(Nickel sulfate) 30g/l, 암모늄 설페이트(Ammonium sulfate) 30g/l, 나트륨 설페이트(Sodium sulfate) 50g/l, 염화나트륨(Sodium chloride) 20g/l, 붕산(Boric acid) 25g/l을 기본으로 하는 약품을 사용하여, 10ASD(Ampere/100㎠) 이상 고전류 밀도를 인가하여 표면이 거친 니켈 도금층을 형성한다. 또한, 이러한 도금 공정은 일측의 롤러에 감겨진 반도체 리드 프레임이 공급되고, 그 도금이 완료되면 타측의 롤러로 감겨지는 릴-투-릴 타입(reel to reel type)으로 이루어질 수 있다. 그리고, 니켈 도금 속도를 빠르게 하고, 안정 적으로 러퍼 Ni 합금층을 얻기 위해 50ASD의 고전류를 인가할 수 있다. 바람직한 처리 시간은 5초 내지 20초 정도인 것이 바람직하다. 도금 처리 시간이 5초 이하에서는 적정 두께의 러퍼 Ni 합금층을 확보하기 힘들고, 20초 이상에서는 Ni 도금층의 스머트(smut) 발생으로 2차 오염이 생길 수 있기 때문이다.
통상 팔라듐 또는 팔라듐 합금은 납땜 젖음성이 매우 양호한 금속이다. 따라서 상기 러퍼 Ni 도금층(125) 상에 형성된 Pd 도금층(123)은 러퍼 Ni 도금층(125)의 표면을 보호하고, 납땜이 잘 일어나도록 하는 기능을 한다.
보호 도금층(124)은 금 또는 금 합금으로 이루어져서, Pd 도금층(123)이 공기 중에 노출될 때 공기 중의 수소와 흡착하는 것을 방지하는 역할을 수행한다. 이에 따라, 반도체 패키지 제조 시 리드 프레임이 열적 공정을 거치는 동안 Pd 도금층(123)이 산화되는 것을 방지하여 외부 리드(5)(도 1)의 납땜성이 저하되지 않도록 한다.
상기 Ni 도금층(122)의 두께는 10μ″(micro inch) 내지 50μ″이고, 상기 러퍼 Ni 도금층(125)의 두께는 1μ″ 내지 10μ″이고, 상기 Pd 도금층(123)의 두께는 0.2μ″ 내지 1μ″이다. 상기 보호 도금층(124)은 플래시(flash) 도금으로 이루어진다. 상기 보호 도금층(124)의 두께가 너무 얇게 형성된 경우에는 도금 두께가 얇기 때문에 관리가 어렵고 관리비용이 상승하는 문제점이 있고, 또한 지나치게 두껍게 형성된 경우에는 고가인 금의 소비량이 증가하여 제조원가가 지나치게 상승할 수 있으므로 적절한 두께를 유지하는 것이 바람직하다.
지금까지 설명한 것과 같이 리드프레임의 표면에 도금을 실시하는 경우에는, 몰딩수지와의 접착성이 크게 향상된다. 종래에는 몰딩수지와의 접착성이 우수한 성질을 가지는 소재로 리드프레임의 최외곽을 도금하여 몰딩수지와 리드 프레임간의 접착성을 향상시키는 방식은 있었지만, 본 발명에서와 같이 도금층을 거칠게 형성하여 몰딩수지와 리드 프레임간의 접착력을 향상시키는 방식은 완전히 새로운 방식이다. 본 발명에 의하는 경우에는 러퍼 Ni 도금층에 의해 리드 프레임과 몰딩수지와의 접착성이 크게 향상되기 때문에, 특성상 몰딩수지와의 접착성이 조금 떨어지는 소재라도 다른 특성 예컨대, 납 젖음성 등이 우수하거나 단가가 저렴한 소재라면 보호 도금층의 소재로 선택할 수도 있다. 즉, 리드 프레임의 도금층을 구성하는 소재의 선택의 폭이 넓어져서 재료비의 절감이나 납 젖음성과 같은 다른 특성을 강화시킬 수 있다.
도 5에는 본 발명의 제2 실시예에 따른 반도체 패키지용 리드 프레임의 단층 구조를 개략적으로 나타낸 단면도가 도시되어 있다.
도 5에 도시된 것과 같이, 본 발명의 제2 실시예에 따른 반도체 패키지용 리드 프레임은, 기저 금속층(21), Ni 도금층(122a), 러퍼(rougher) Ni 도금층(125), Ni 도금층(122b), Pd 도금층(123) 및 보호 도금층(124)을 포함한다.
제2 실시예가 제1 실시예와 가장 크게 다른 점은 상기 러퍼 Ni 도금층(125)의 상하면에 Ni 도금층(122a, 122b)이 위치한다는 것이다. 그리고, 상기 Ni 도금층(122a)의 두께는 10μ″ 내지 50μ″이고, 상기 Ni 도금층(122b)의 두께는 1μ″ 내지 10μ″인 것이 바람직하다.
도 6에는 본 발명의 제3 실시예에 따른 반도체 패키지용 리드 프레임의 단층 구조를 개략적으로 나타낸 단면도가 도시되어 있다.
도 6에 도시된 것과 같이, 본 발명의 제3 실시예에 따른 반도체 패키지용 리드 프레임은, 기저 금속층(21), 러퍼(rougher) Ni 도금층(125), Ni 도금층(122), Pd 도금층(123) 및 보호 도금층(124)을 포함한다.
제3 실시예가 제1 실시예와 가장 크게 다른 점은 상기 러퍼 Ni 도금층(125)과 상기 Ni 도금층(122)의 위치가 서로 바뀌어 있다는 것이다.
지금가지 본 발명의 제1 내지 제3 실시예에서 살펴본 것과 같이, 본 발명의 가장 큰 특징은 도금층에 러퍼 Ni 도금층(125)을 구비하여 리드 프레임의 표면을 거칠게 형성하여 물리적으로 접착성이 뛰어난 리드 프레임을 제작할 수 있게 한다는 것이다.
도 7 내지 9에는 각각 본 발명의 실시예에 따른 리드 프레임의 도금층의 표면을 보여주는 전자 현미경 사진이 도시되어 있고, 도 10에는 종래의 리드 프레임의 표면을 보여주는 전자 현미경 사진이 도시되어 있다. 도 7 내지 도 9를 참조하면, 본 발명에 다른 리드 프레임의 표면이 종래의 리드 프레임의 표면과 비교하여 현저하게 표면이 거칠게 형성됨으로써, 몰딩수지가 접착된 후 표면 거칠기에 의해 자연적으로 발생하는 리드프레임 표면과 몰딩수지간의 형상 결합력이 추가되어 몰딩수지와의 접착력이 향상될 수 있음을 알 수 있다.
본 발명에 따른 리드 프레임의 제작 후, 원하는 표면 거칠기가 형성되었는지에 대한 검사는 SEM(Scanning Electron Microscope)으로 확인이 가능하지만, 실제 공정에 적용하는 경우에는 검사에 시간이 소요되므로 보다 빠르게 공정 중에 표면 거칠기를 확인하는 방안이 필요하다. 이를 위해 광택도를 측정하는 방법을 사용할 수 있다. 광택도가 0.2 내지 0.8의 범위에 있는 경우 원하는 표면 거칠기를 가지는 리드 프레임이 제작된 것으로 볼 수 있다. 광택도가 0.2 이하에서는 거칠기가 지나치게 형성되어, 몰딩수지로 사용되는 Ag에폭시 속에 포함된 수지가 성형중에 번져 나와 2차 품질 문제를 야기하는 RBO(Resin bleed Overflow) 등의 문제가 생길 수 있는 문제가 있고, 광택도가 0.8이상인 경우에는 거칠기가 충분치 않아서 MSL(Moisture Sensitivity Level) 향상의 효과가 없다.
이하, 비교예를 통해 본 발명의 특징을 보다 상세히 설명하기로 한다. 다만, 본 발명의 범위가 하기 비교예에 의해 전적으로 한정되는 것이 아님은 물론이다.
도 11에는 본 발명에 따른 리드 프레임을 다른 비교예와 비교하면서 쿠폰 테스트(coupon test)를 시행하여 얻은 데이터를 바탕으로 한 몰딩수지 전단력을 나타낸 그래프가 도시되어 있고, 도 12 내지 도 14에는 쿠폰 테스트에서 사용된 시편의 형상과 치수를 보여주는 도면이 도시되어 있으며, 도 15에는 몰딩수지의 딜라미네이션(delamination) 정도를 나타낸 테이블이 도시되어 있다. 여기서, 딜라미네이션 정도란 몰딩수지와 리드 프레임의 전체 접촉가능 면적 중에서, 하기의 시험조건 적용 후, 즉 흡습 과정 및 리플로우를 거친 후에 몰딩수지와 리드 프레임의 접촉이 떨어져 있는 정도를 나타낸다.
한편, 시편 및 시험 조건은 다음과 같다.
1. 시편
(1) 리드 프레임 :
1) 본 발명 : 본 발명의 제1 내지 제3 실시예에서 설명한 도금층을 두께 0.25mm, 폭 6mm, 길이 25mm의 구리를 주성분으로 하는 기저 금속층 상에 형성하였다.
2) 비교예1 : 본 발명의 제1 내지 제3 실시예에서 설명한 도금층의 구성 중 러퍼 Ni 도금층을 제외한 도금층을, 위의 본 발명의 리드 프레임과 동일한 사이즈와 성분을 가지는 기저 금속층 상에 형성하였다.
3) 비교예2 : 본 발명의 제1 내지 제3 실시예에서 설명한 도금층의 구성 중 러퍼 Ni 도금층을 제외하고, 보호 도금층의 성분을 금으로 한정한 도금층을, 위의 본 발명의 리드 프레임과 동일한 사이즈와 성분을 가지는 기저 금속층 상에 형성하였다.
(2) 몰딩수지 : 모델명 SL 7300MES(MQFP 타입, 제일모직 사)를 사용하였다.
(3) 시편은 위의 리드 프레임과 몰딩수지를 사용하여 도 12 내지 도 14에 도시된 것과 같은 크기로 제작하였다.
2.시험 조건
아래와 같은,
(1) 몰드 전 큐어링 : 175 ℃로 4시간;
(2) 흡습 과정 : 온도 85 ℃ 및 상대습도 85 %로 168 시간; 및
(3) 리플로우 : 최대 260 ℃(3회 실시)의 과정을 순차적으로 실시한 후, 상기 시편의 접착력을 측정하였다.
3. 시험 장비
(1) SAM : 모델명 HS-100(SONIX 사)
(2) 강도 시험기 : 모델명 AGS-100A(Shimadzu 사)
도 11에 도시된 바와 같이, 본 발명의 제1 내지 제3 실시예에 따른 리드 프레임 시편의 경우, 각각 75kgf, 70kgf 및 64kgf이상의 몰딩수지 접착력을 가진다. 이는 당업계에서 반도체 패키지의 신뢰성 유지를 위하여 요구되는 수준보다 훨씬 높은 수준이다.
반면에, 비교예1의 경우, 몰딩수지 접착력이 35kgf 내지 53kgf, 비교예2는 몰딩수지 접착력이 12kgf 내지 15kgf이다. 따라서, 러퍼 Ni 도금층을 구비하는 리드 프레임의 몰딩수지 접착력이 비교예1 및 2에 비해 현저하게 높게 나타나는 것을 알 수 있다.
한편, 도 15에 도시된 것과 같이, 직접 힘을 가하지 않고 실제 사용조건보다 열악한 위의 실험 조건 상태를 거친 후의 몰딩수지와 리드 프레임의 접합 상태를 조사하여 보면, 본 발명의 제1 내지 제3 실시예의 경우는 거의 딜라미네이션이 발생하지 않는 것을 알 수 있다. 즉, 도 15에서 붉은 색으로 표시된 부분은 딜라미네이션이 발생한 부분이다. 이에 비하여 비교예1의 경우 절반 이상의 부분에서 딜라미네이션 현상이 발생하고 있고, 비교예2의 경우 거의 모든 부분에서 딜라미네이션 현상이 발생함을 알 수 있다.
요컨대, 도 15에 도시된 것과 같이 러퍼 Ni 도금층을 구비하는 리드 프레임 의 딜라미네이션 발생 정도가 비교예1과 비교예2에 비하여 현저히 작다는 것을 알 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 패키지용 리드 프레임에 의하면, 리드 프레임의 품질 목표인 와이어 본딩성, 납땜성뿐만 아니라, 몰딩수지 접착성과 딜라미네이션 품질이 크게 개선되어 반도체 패키지의 신뢰성이 향상시킬 수 있다.
또한, 본 발명에 따른 리드 프레임은 열악한 흡습 환경 조건 하에서도 몰딩수지 접착력 및 딜라미네이션 품질이 우수하므로, 납 불사용(Pb free) 등의 친환경적인 반도체 패키지 제조에 적합하다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (11)

  1. 금속 소재로 이루어진 기저 금속층; 및 상기 기저 금속층의 적어도 일면에 복수 개의 서로 다른 성분의 도금층이 형성된 반도체 패키지용 리드 프레임으로서,
    상기 도금층은,
    상기 기저 금속층의 적어도 일면에 적층되고 니켈 또는 니켈 합금으로 이루어진 Ni 도금층;
    상기 Ni 도금층의 적어도 일면에 적층되고 팔라듐 또는 팔라듐 합금으로 이루어진 Pd 도금층; 및
    상기 Pd 도금층의 적어도 일면에 적층되고 금 또는 금 합금으로 이루어진 보호 도금층을 포함하고,
    상기 Ni 도금층은 소정의 두께와 표면 조도를 가지도록 거칠게 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  2. 제 1 항에 있어서,
    상기 Ni 도금층은,
    상기 기저 금속층의 표면에 소정의 두께로 고르게 형성된 제1 Ni 도금층과,
    상기 제1 Ni 도금층의 표면에 소정의 두께와 표면 조도를 가지면서 거칠게 형성된 러퍼 Ni 도금층을 포함하는 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  3. 제 1 항에 있어서,
    상기 Ni 도금층은,
    상기 기저 금속층의 표면에 소정의 두께와 표면 조도를 가지면서 거칠게 형성된 러퍼 Ni 도금층과,
    상기 러퍼 Ni 도금층의 표면에 소정의 두께로 고르게 형성된 제1 Ni 도금층을 포함하는 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  4. 제 1 항에 있어서,
    상기 Ni 도금층은,
    상기 기저 금속층의 표면에 소정의 두께로 고르게 형성된 제1 Ni 도금층;
    상기 제1 Ni 도금층의 표면에 소정의 두께와 표면 조도를 가지면서 거칠게 형성된 러퍼 Ni 도금층; 및
    상기 러퍼 Ni 도금층의 표면에 소정의 두께로 고르게 형성된 제2 Ni 도금층을 포함하는 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  5. 제 4 항에 있어서,
    상기 제2 Ni 도금층은 1μ″ 내지 10μ″의 두께로 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  6. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 러퍼 Ni 도금층은 1μ″ 내지 10μ″의 두께로 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  7. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제1 Ni 도금층은 10μ″ 내지 50μ″의 두께로 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 팔라듐 도금층은 0.2μ″ 내지 1μ″의 두께로 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 보호 도금층은 플래시 도금으로 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    도금층 표면의 광택도가 0.2 내지 0.8의 범위에 속하는 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  11. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 기저 금속층은 구리 또는 얼로이42 소재로 이루어진 것을 특징으로 하는 반도체 패키지용 리드 프레임.
KR1020050031420A 2005-04-15 2005-04-15 반도체 패키지용 리드 프레임 KR100819800B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020050031420A KR100819800B1 (ko) 2005-04-15 2005-04-15 반도체 패키지용 리드 프레임
US11/194,285 US7285845B2 (en) 2005-04-15 2005-08-01 Lead frame for semiconductor package
CNB2005101070604A CN100527404C (zh) 2005-04-15 2005-09-29 用于半导体封装的引线框
DE102006017042.3A DE102006017042B4 (de) 2005-04-15 2006-04-11 Zuleitungsrahmen für ein Halbleiterbauteil
JP2006109553A JP2006303492A (ja) 2005-04-15 2006-04-12 半導体パッケージ用のリードフレーム
MYPI20061703A MY141288A (en) 2005-04-15 2006-04-13 Lead frame for semiconductor package
TW095113317A TWI397981B (zh) 2005-04-15 2006-04-14 半導體封裝用導線架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050031420A KR100819800B1 (ko) 2005-04-15 2005-04-15 반도체 패키지용 리드 프레임

Publications (2)

Publication Number Publication Date
KR20060109122A KR20060109122A (ko) 2006-10-19
KR100819800B1 true KR100819800B1 (ko) 2008-04-07

Family

ID=37055660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050031420A KR100819800B1 (ko) 2005-04-15 2005-04-15 반도체 패키지용 리드 프레임

Country Status (7)

Country Link
US (1) US7285845B2 (ko)
JP (1) JP2006303492A (ko)
KR (1) KR100819800B1 (ko)
CN (1) CN100527404C (ko)
DE (1) DE102006017042B4 (ko)
MY (1) MY141288A (ko)
TW (1) TWI397981B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010027231A2 (ko) * 2008-09-05 2010-03-11 엘지이노텍주식회사 리드 프레임 및 그 제조방법
KR101072233B1 (ko) * 2009-03-17 2011-10-12 엘지이노텍 주식회사 반도체 패키지 및 그 제조방법
KR101175982B1 (ko) * 2011-06-29 2012-08-23 엘지이노텍 주식회사 다열 리드 프레임 및 그 제조방법
US9171789B2 (en) 2013-03-11 2015-10-27 Haesung Ds Co., Ltd Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100989802B1 (ko) * 2006-11-29 2010-10-29 유니마이크론 테크놀로지 코퍼레이션 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법
CN100466245C (zh) * 2007-04-29 2009-03-04 江苏长电科技股份有限公司 有效改善半导体塑料封装体内元器件分层的封装方法
CN100464416C (zh) * 2007-04-29 2009-02-25 江苏长电科技股份有限公司 防止半导体塑料封装体内元器件分层的封装方法
CN100483705C (zh) * 2007-04-29 2009-04-29 江苏长电科技股份有限公司 可以防止半导体塑料封装体内元器件分层的封装方法
KR101289803B1 (ko) 2008-05-16 2013-07-26 삼성테크윈 주식회사 회로 기판 및 그 제조 방법
JP4853508B2 (ja) * 2008-11-05 2012-01-11 住友金属鉱山株式会社 リードフレームの製造方法
KR101426038B1 (ko) 2008-11-13 2014-08-01 주식회사 엠디에스 인쇄회로기판 및 그 제조방법
TWI359714B (en) * 2008-11-25 2012-03-11 Univ Yuan Ze Method for inhibiting the formation of palladium-n
US8304868B2 (en) 2010-10-12 2012-11-06 Texas Instruments Incorporated Multi-component electronic system having leadframe with support-free with cantilever leads
JP5408457B2 (ja) * 2011-09-02 2014-02-05 住友金属鉱山株式会社 リードフレームの製造方法
CN102817055B (zh) * 2012-08-15 2015-03-25 中山品高电子材料有限公司 引线框超薄镀钯镀金工艺
EP2992553A4 (en) 2013-05-03 2017-03-08 Honeywell International Inc. Lead frame construct for lead-free solder connections
TWI565100B (zh) * 2014-01-28 2017-01-01 Jun-Ming Lin An electronic component bracket with a roughened surface
DE102014211298A1 (de) 2014-06-13 2015-12-17 Robert Bosch Gmbh Substrat mit einer Oberflächenbeschichtung und Verfahren zum Beschichten einer Oberfläche eines Substrates
DE102016117389B4 (de) * 2015-11-20 2020-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterchip und Verfahren zur Herstellung eines Leistungshalbleiterchips und Leistungshalbleitereinrichtung
JP6724851B2 (ja) 2017-04-14 2020-07-15 株式会社デンソー 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法
CN111557043A (zh) * 2018-03-23 2020-08-18 古河电气工业株式会社 引线框材料及其制造方法、以及使用其的半导体封装体
WO2020217787A1 (ja) * 2019-04-22 2020-10-29 Ｎｇｋエレクトロデバイス株式会社 金属部材およびその製造方法
US20240117516A1 (en) 2022-09-26 2024-04-11 Rohm And Haas Electronic Materials Llc Nickel electroplating compositions for rough nickel
US20240124999A1 (en) 2022-09-26 2024-04-18 Rohm And Haas Electronic Materials Llc Nickel electroplating compositions for rough nickel

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168659A (ja) 1983-03-15 1984-09-22 Furukawa Electric Co Ltd:The 集積回路用リ−ドフレ−ム
JPH05315511A (ja) * 1991-12-25 1993-11-26 Nikko Kinzoku Kk リードフレーム材およびその製造方法
JPH10321661A (ja) 1997-05-20 1998-12-04 Hitachi Ltd 樹脂封止型半導体装置及びその製造方法並びにリードフレーム
JP2000124361A (ja) * 1998-10-12 2000-04-28 Hitachi Cable Ltd 接着剤塗布Ｃｕ条、高放熱性リードフレーム及び高放熱性パッケージ
KR20000070837A (ko) * 1997-02-10 2000-11-25 모리 가즈히로 수지봉입형 반도체장치 및 그 제조방법
JP2002246534A (ja) * 2001-02-20 2002-08-30 Hitachi Cable Ltd 複合リードフレームおよびその製造方法
KR20020073805A (ko) * 2001-03-16 2002-09-28 삼성테크윈 주식회사 은 또는 은 합금도금을 이용한 반도체 패키지용리드프레임 및 그 제조방법
JP2003328157A (ja) * 2002-05-02 2003-11-19 Furukawa Electric Co Ltd:The めっき材料とその製造方法、それを用いた電気・電子部品
US6828660B2 (en) 2003-01-17 2004-12-07 Texas Instruments Incorporated Semiconductor device with double nickel-plated leadframe

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162252U (ko) * 1988-04-22 1989-11-10
JP3693300B2 (ja) * 1993-09-03 2005-09-07 日本特殊陶業株式会社 半導体パッケージの外部接続端子及びその製造方法
JPH09232493A (ja) 1995-12-20 1997-09-05 Seiichi Serizawa リードフレーム
KR970067816A (ko) 1996-03-26 1997-10-13 이대원 집적회로용 리드프레임 및 그 제조방법
KR0183645B1 (ko) 1996-03-26 1999-03-20 이대원 다층 구조의 도금층을 구비한 반도체 리드 프레임
JPH1070224A (ja) * 1996-08-27 1998-03-10 Daido Steel Co Ltd Ｉｃリードフレーム材およびその製造方法
KR100231828B1 (ko) 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US5994767A (en) 1997-04-09 1999-11-30 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same
KR100231838B1 (ko) 1997-05-20 1999-12-01 유무성 집적회로용 리드프레임 및 그 제조방법
CN1068064C (zh) * 1997-05-27 2001-07-04 旭龙精密工业股份有限公司 引线框架及其制造方法
KR100275381B1 (ko) 1998-04-18 2000-12-15 이중구 반도체 패키지용 리드프레임 및 리드프레임도금방법
US6087714A (en) 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
JP2000077594A (ja) * 1998-09-03 2000-03-14 Hitachi Cable Ltd 半導体装置用リードフレーム
US6469386B1 (en) 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same
JP2003023132A (ja) * 2001-07-10 2003-01-24 Sony Corp リードフレームおよび電子回路装置、並びにその製造方法
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP3916586B2 (ja) * 2003-05-16 2007-05-16 株式会社三井ハイテック リードフレームのめっき方法
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US6917098B1 (en) * 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
JP2006049698A (ja) * 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168659A (ja) 1983-03-15 1984-09-22 Furukawa Electric Co Ltd:The 集積回路用リ−ドフレ−ム
JPH05315511A (ja) * 1991-12-25 1993-11-26 Nikko Kinzoku Kk リードフレーム材およびその製造方法
KR20000070837A (ko) * 1997-02-10 2000-11-25 모리 가즈히로 수지봉입형 반도체장치 및 그 제조방법
JPH10321661A (ja) 1997-05-20 1998-12-04 Hitachi Ltd 樹脂封止型半導体装置及びその製造方法並びにリードフレーム
JP2000124361A (ja) * 1998-10-12 2000-04-28 Hitachi Cable Ltd 接着剤塗布Ｃｕ条、高放熱性リードフレーム及び高放熱性パッケージ
JP2002246534A (ja) * 2001-02-20 2002-08-30 Hitachi Cable Ltd 複合リードフレームおよびその製造方法
KR20020073805A (ko) * 2001-03-16 2002-09-28 삼성테크윈 주식회사 은 또는 은 합금도금을 이용한 반도체 패키지용리드프레임 및 그 제조방법
JP2003328157A (ja) * 2002-05-02 2003-11-19 Furukawa Electric Co Ltd:The めっき材料とその製造方法、それを用いた電気・電子部品
US6828660B2 (en) 2003-01-17 2004-12-07 Texas Instruments Incorporated Semiconductor device with double nickel-plated leadframe

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010027231A2 (ko) * 2008-09-05 2010-03-11 엘지이노텍주식회사 리드 프레임 및 그 제조방법
WO2010027231A3 (ko) * 2008-09-05 2010-06-24 엘지이노텍주식회사 리드 프레임 및 그 제조방법
KR101072233B1 (ko) * 2009-03-17 2011-10-12 엘지이노텍 주식회사 반도체 패키지 및 그 제조방법
KR101175982B1 (ko) * 2011-06-29 2012-08-23 엘지이노텍 주식회사 다열 리드 프레임 및 그 제조방법
US9171789B2 (en) 2013-03-11 2015-10-27 Haesung Ds Co., Ltd Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame

Also Published As

Publication number Publication date
TWI397981B (zh) 2013-06-01
CN1848420A (zh) 2006-10-18
DE102006017042B4 (de) 2014-06-26
CN100527404C (zh) 2009-08-12
KR20060109122A (ko) 2006-10-19
JP2006303492A (ja) 2006-11-02
DE102006017042A1 (de) 2006-10-19
MY141288A (en) 2010-04-16
US20060231931A1 (en) 2006-10-19
US7285845B2 (en) 2007-10-23
TW200636963A (en) 2006-10-16

Similar Documents

Publication Publication Date Title
KR100819800B1 (ko) 반도체 패키지용 리드 프레임
KR101069198B1 (ko) 패키지 부품 및 반도체 패키지
US6518508B2 (en) Ag-pre-plated lead frame for semiconductor package
KR101924407B1 (ko) 리드 프레임 및 반도체 장치
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
KR20060103173A (ko) 반도체 장치용 리드프레임
US7250671B2 (en) Lead frame and method for manufacturing semiconductor package with the same
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
JP2006303215A (ja) 樹脂封止型半導体装置
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
KR100673951B1 (ko) 반도체 팩키지용 리드 프레임
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR101663695B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
KR100503038B1 (ko) 반도체 팩키지용 리드 프레임
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100450091B1 (ko) 반도체 장치용 다층 도금 리드 프레임
KR100254271B1 (ko) 다층 도금 리이드 프레임
KR100494532B1 (ko) 다층 도금한 리드프레임 및 이의 제조방법
KR100691338B1 (ko) 반도체장치 제조용 리드프레임
JPS63304654A (ja) リ−ドフレ−ム
KR19980060697A (ko) 다층 도금 리드프레임

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 13