CN1848420A - 用于半导体封装的引线框 - Google Patents

用于半导体封装的引线框 Download PDF

Info

Publication number
CN1848420A
CN1848420A CNA2005101070604A CN200510107060A CN1848420A CN 1848420 A CN1848420 A CN 1848420A CN A2005101070604 A CNA2005101070604 A CN A2005101070604A CN 200510107060 A CN200510107060 A CN 200510107060A CN 1848420 A CN1848420 A CN 1848420A
Authority
CN
China
Prior art keywords
lead frame
coating
thickness
surface roughness
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101070604A
Other languages
English (en)
Other versions
CN100527404C (zh
Inventor
姜圣日
朴世喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marine origin Supreme Being Ace Co., Ltd.
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of CN1848420A publication Critical patent/CN1848420A/zh
Application granted granted Critical
Publication of CN100527404C publication Critical patent/CN100527404C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F9/00—Component parts of dredgers or soil-shifting machines, not restricted to one of the kinds covered by groups E02F3/00 - E02F7/00
    • E02F9/02—Travelling-gear, e.g. associated with slewing gears
    • E02F9/022—Travelling-gear, e.g. associated with slewing gears for moving on rails
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F9/00—Component parts of dredgers or soil-shifting machines, not restricted to one of the kinds covered by groups E02F3/00 - E02F7/00
    • E02F9/20—Drives; Control devices
    • E02F9/2058—Electric or electro-mechanical or mechanical control devices of vehicle sub-units
    • E02F9/2062—Control of propulsion units
    • E02F9/207—Control of propulsion units of the type electric propulsion units, e.g. electric motors or generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供了一种用于半导体封装的引线框，其不仅在苛刻的湿气吸收气氛下具有高的模塑树脂粘合性和低的分层问题，而且与Au线具有高的界面粘合性和焊剂可湿性；并且提供了一种生产所述引线框的方法。所述引线框包括由金属形成的基础金属层以及在至少所述基础金属层表面上形成的具有不同成分的多层镀层，其中所述镀层包括：至少在基础金属层表面上沉积并由Ni或Ni合金组成的Ni镀层；至少堆叠在Ni镀层表面上并由Pd或Pd合金组成的Pd镀层；以及至少堆叠在Pd镀层表面上并由Au或Au合金组成的保护镀层，其中形成具有预定厚度和表面粗糙度的Ni镀层。

Description

用于半导体封装的引线框
相关申请的交叉引用
本申请权利要求在韩国知识产权局于2005年4月15日递交的韩国专利申请第10-2005-0031420号的利益，该专利全部内容引入本文作参考。
技术领域
本发明涉及具有高模塑料(molding compound)粘合性的用于半导体封装的引线框。
背景技术
引线框与半导体芯片一起构成半导体封装。引线框便于半导体封装与外部端子(例如PCB)的连接，还能支撑半导体芯片。
图1是显示半导体封装典型引线框的平面图。参照图1，引线框1包括管芯垫(Die pad)2和多个与其连接的引脚。管芯垫2通过导轨(rail)7与管芯垫支撑单元3连接，并且支撑半导体芯片(未显示)。
多个引脚包括多个内引脚4和多个外引脚5。在内引脚4和外引脚5之间形成维持间隙并支撑间隙的挡板(dam bar)6。在完成半导体封装的装配后，除去导轨7和挡板6。
例如具有上述结构的引线框与半导体芯片(例如存储器件)通过装配过程一起构成半导体封装。装配过程的实例包括芯片粘结过程、引线焊接过程和模塑过程。芯片粘结过程是将半导体芯片(管芯)粘结到引线框的管芯垫上的过程；引线焊接过程是使用金属(例如金)将半导体芯片的端子单元键合到引线框的内引脚上的过程；并且模塑过程是使用绝缘材料，例如模塑树脂(例如环氧模塑材料(EMC))密封芯片、引线和内引脚的过程。
为了增强在芯片粘结过程中半导体芯片和管芯垫之间的粘合性，并且提高引线焊接过程中引线与内引脚4的焊接能力，可以在管芯垫2和内引脚4上涂覆具有预定特性的金属。另外，为了在模塑过程后提高装配过程中外引脚5的焊剂可湿性，举例来说可以使用锡-铅(Sn-Pb)合金在外引脚5的预定部分上镀覆焊接基料。
但是，镀覆焊接基料的过程是复杂的，并且暴露的铅(Pb)和镀Pb溶液可能引起环境问题。另外，在镀覆焊接基料的过程中需要除去镀层不均匀性的过程。另外，由于镀液渗入引线框表面和模塑树脂之间而发生半导体芯片的故障。
为了解决上述问题，已经建议了一种预镀引线框的方法。在该方法中，通过在实施半导体封装过程之前，在金属外层上预镀具有高焊剂可湿性的材料，从而在后续过程中可以省略镀Pb过程。由于后续过程简单并且通过在半导体封装过程中省略了镀Pb过程而减少了环境问题，使用预镀引线框方法预镀的引线框已经引起人们的关注。
图2是显示使用传统预镀引线框方法生产的引线框实例的剖视图。参照图2，在包含Cu作为主要组分的基础金属层11上完全形成镍(Ni)镀层12，并且在Ni镀层12上直接形成钯(Pd)镀层13。即，在基础金属层11上顺序镀上Ni和Pd。
当使用具有Pd层最外层的引线框时，避免了暴露Pb的环境问题，并且可以简化半导体封装过程。但是，由于半导体封装过程产生的热量，Pd镀层13形成氧化的Pd化合物，这会不利地影响Pd层13的物理性质(例如电导性、粘合性等)。具体地说，Pd镀层13的氧化降低了金引线和引线框之间的界面粘合性(引线焊接能力)和焊剂可湿性。另外，当Pd镀层13在镀覆期间吸收氢时，Pd镀层13变弱/变脆并且冲击时易于开裂。
在美国专利第6469386号中已经建议了各种解决前述问题的引线框。本文中如图3A和3B所示显示了两种这种引线框。在图3A所示的一种引线框中，在基础金属层21上顺序形成Ni镀层22、Pd层23和金(Au)镀层24。在图3B所示的另一种引线框中，在基础金属层21上顺序形成Ni或Ni合金镀层22’、Pd或Pd合金层23’和Au-Pd合金镀层24’。镀层22、23、24和22’、23’、24’的结构基本上与图2中所述的结构相同，添加了最外层的Au镀层24或Au-Pd合金镀层24’。
Au的抗氧化性比Pd好。因此，如图3A所示，当在引线框的最外部分pf上形成纯Au镀层24时，在实施热过程的半导体封装过程期间，Au镀层24阻止了Pd镀层23被氧化，从而解决了传统的低引线焊接能力和焊剂可湿性问题。
但是，不利地模塑树脂通常与纯金属或合金表面具有低的亲和力。此外，公知与纯金属或合金表面相比，当在纯金属或合金表面上形成了氧化层时，提高了模塑树脂的粘合性。因此，当在模塑树脂的接触表面上形成了纯的Au镀层作为防止Pd的氧化层时，降低了模塑树脂的粘合性。
改善模塑树脂与金属表面粘合性的一种公知的方法如图3B所示，当在Pd或Pd合金镀层23’上形成由Au和Pd组成的Au-Pd合金镀层24’时，通过暴露的表面Pd部分的氧化，增加了模塑树脂和Au-Pd合金镀层24’之间的粘合性。
最近，生产环境友好的半导体封装的方法受到关注。为了生产无环境问题的半导体封装，在温度和湿度非常高的苛刻气氛下需要引线框和模塑树脂之间具有高的粘合性。但是，在这种苛刻的气氛下，Au-Pd合金镀层24’具有与模塑树脂不良的粘合性。
即，如同后面所述，根据在85℃的温度和85％相对湿度的气氛下通过168小时后，取样测试的湿气敏感性水平(MSL)评价的结果，观察到层严重分层并且模塑树脂的粘合性降低。因此，模塑树脂的粘合性在例如高湿度条件的苛刻气氛下降低。
发明内容
本发明提供了一种用于半导体封装的引线框，所述引线框具有：低的分层问题和高的模塑树脂粘合性、高的界面粘合性；以及Au线和引脚之间的焊剂可湿性。
根据本发明的一个方面，提供了一种用于半导体封装的引线框，其包括：基础金属层、在所述基础金属层上形成的多层镀层，其中所述多层镀层包括：沉积在基础金属层上的Ni或Ni合金的Ni镀层；堆叠在Ni镀层上的Pd或Pd合金的Pd镀层；以及堆叠在Pd镀层上的Au或Au合金的保护镀层，其中形成具有预定厚度和表面粗糙度的Ni镀层。
在一个实施方案中，Ni镀层可以包括在基础金属层表面上均匀形成的具有预定厚度的第一Ni镀层；以及在所述第一Ni镀层上粗糙形成的具有预定厚度和表面粗糙度的第二Ni镀层。
在另一个实施方案中，Ni镀层可以包括：在基础金属层上粗糙形成的具有预定厚度和表面粗糙度的第一Ni镀层；以及在所述第一(即更粗糙的)Ni镀层上均匀形成的具有预定厚度的第二Ni镀层。
在再另一个实施方案中，Ni镀层可以包括在基础金属层上均匀形成的具有预定厚度的第一Ni镀层；在第一Ni镀层上粗糙形成的具有预定厚度和表面粗糙度的第二(即更粗糙的)Ni镀层；以及在所述第二(即更粗糙的)Ni镀层上均匀形成的具有预定厚度的第三Ni镀层。
附图说明
通过参照附图详细地说明本发明的示例性实施方案，本发明的上述和其它特征及优点将变得更加明显。
图1是显示半导体封装传统引线框的平面图；
图2是显示半导体封装传统引线框镀层结构的剖视示意图；
图3A和3B是显示半导体封装另一个传统引线框的镀层结构的剖视示意图；
图4是显示根据本发明第一实施方案的半导体封装引线框的镀层结构的剖视示意图；
图5是显示根据本发明第二实施方案的半导体封装引线框的镀层结构的剖视示意图；
图6是显示根据本发明第三实施方案的半导体封装引线框的镀层结构的剖视示意图；
图7到图9分别显示了包括根据图4到6的镀层结构的引线框表面；
图10显示了图2中描述的传统引线框的表面；
图11是表示对本发明实施方案和比较实施例实施取样试验的粘合性试验结果的图；
图12到14显示了用于取样试验的试样；并且
图15是比较本发明的分层与比较实施例的分层的表格。
具体实施方式
现在将参照表示了本发明各个实施方案的附图全面说明本发明。
图4是显示根据本发明第一实施方案的半导体封装引线框的镀层结构的剖视示意图。
参照图4，根据本发明第一实施方案的用于半导体封装的引线框包含基础金属层21、Ni镀层122、粗糙的Ni镀层125、Pd镀层123和保护镀层124。
基础金属层21是由Cu或合金42材料作为主要组分来组成；Ni镀层122由Ni或Ni合金组成；Pd镀层123由Pd或Pd合金组成；并且保护镀层124由Au或Au合金组成。
Ni镀层122通过基础金属层21材料，例如Cu向引线框表面的扩散，阻止了氧化铜或硫化铜的形成。
本领域公知可以通过电镀工艺，包括在将基础金属层21暴露于可以包括Ni、H3BO3和Cl中一种或多种的Ni溶液中时，施用在约10-30安培/100cm2(ASD)范围内的电流密度10-30秒，可以沉积Ni镀层122、125。镀层122、125的例示厚度可以在10-50微英寸的范围内。
在一个实施例镀覆过程中，通过在暴露于化学浴中后向基础金属层21施用高电流密度(例如大于10安培/100cm2)来电镀，在第一Ni镀层122上形成更粗糙的Ni镀层125。化学浴实例可以包括：浓度为30克/升的硫酸镍、浓度为30克/升的硫酸铵、浓度为50克/升的硫酸钠、浓度为20克/升的氯化钠，以及浓度为25克/升的硼酸。在另一个实施例镀覆过程中，可以在卷盘到卷盘型工艺中实施镀覆，其中提供在一侧绕着滚轴缠绕的半导体引线框，并且当完成镀覆时，半导体引线框缠绕在滚轴的另一侧。为了增加镀覆速度并且稳定地获得更粗糙的Ni合金层，可以施加更高的电流，例如50ASD。镀覆时间可以在约5-20秒的范围内。如果镀覆时间小于5秒，保证具有适当厚度的更粗糙的Ni合金层是困难的，而如果镀覆时间大于20秒，可能发生Ni镀层的污染。
典型地，Pd或Pd合金具有高的焊剂可湿性。因此，Pd镀层123在更粗糙的Ni镀层125上形成，并且起着保护更粗糙的Ni镀层125表面并且便于焊接的作用。
由Au或Au合金组成的保护镀层124阻止Pd镀层123在暴露于空气时吸收氢气。即，保护镀层124通过在生产半导体封装中引线框经历热过程时阻止Pd镀层123的氧化而阻止了引线框1(图1)焊剂可湿性的降低。
Ni镀层122的厚度在约10-50微英寸的范围内；更粗糙的Ni镀层125的厚度在约1-10微英寸的范围内；并且Pd镀层123的厚度在约0.2-1.0微英寸的范围内。保护镀层124通过闪熔镀覆来形成。如果保护镀层124形成得太薄，维护成本增加，并且如果保护镀层124形成得太厚，因为昂贵的Au的消耗增加，生产成本可能过度增加。因此，必须维持适当的厚度。
如上所述，当在引线框的表面上沉积镀层时，引线框和模塑树脂之间的粘合性显著增加。已经使用通过使用与模塑树脂具有高粘合性的材料镀覆引线框的最外表面来进一步增加模塑树脂和引线框之间的粘合性的方法。但是，如同将在下文中进一步阐述，模塑树脂和引线框之间的粘合性可以通过形成具有粗糙表面的镀层来增加。因此，因为通过更粗糙的镀层显著增强了模塑树脂和引线框之间的粘合性，所以如果材料具有其它优点，例如高的Pb可湿性或低的成本，可以使用与模塑树脂具有较低粘合性的材料作为形成保护镀层124的材料。举例来说，在某些方面，银(Ag)可以用于保护镀层124。因此，因为构成引线框的材料的选择范围增加，所以可以增强引线框的其它特性，例如低的材料成本或高的Pb可湿性。
图5是显示根据本发明第二实施方案的半导体封装引线框的镀层结构的剖视示意图。
参照图5，根据第二实施方案的引线框包括基础金属层21、第一Ni镀层122a、第二(更粗糙的)Ni镀层125、第三Ni镀层122b、Pd镀层123和保护镀层124。
本实施方案与前一实施方案之间的差异是Ni镀层122a和122b夹住更粗糙的Ni镀层125。Ni镀层122a、122b的厚度在约10-50微英寸的范围内，并且Ni镀层125的厚度在约1-10微英寸的范围内。
图6是显示根据本发明第三实施方案的半导体封装引线框的镀层结构的剖视示意图。
参照图6，根据本实施方案的半导体封装引线框包括基础金属层21、第一(更粗糙的)Ni镀层125、第二Ni镀层122、Pd镀层123和保护镀层124。
本实施方案与图4所示的第一实施方案之间的差异是交换了更粗糙的Ni镀层125和Ni镀层122的位置。
从图4-6和前述说明中可以看出，通过形成在镀层中包括更粗糙的Ni镀层125的引线框表面可以生产具有物理上优异粘合性的引线框。
图7到9分别显示了根据本发明的图4到6的引线框的表面。图10显示了图2中描述的半导体封装传统引线框的表面。
通过比较图2与图7-9，根据本发明实施方案的引线框的表面具有比传统引线框表面更粗糙的表面。因此，通过源于粘结模塑树脂后引线框表面粗糙化的粘结/摩擦力的增加，模塑树脂和引线框之间的粘合性增加。
在生产出根据本发明实施方案的引线框后，通过扫描电子显微镜(SEM)检查引线框的表面粗糙度。但是，使用SEM检查表面粗糙度需要时间并且难于与镀覆过程同时实施。因此，需要发展一种在进行镀覆过程时快速检查表面粗糙度的方法。因此，为此可以使用本领域公知的光泽度测量方法。当测量的光泽度位于0.2-0.8的范围内时，认为引线框具有所需的表面粗糙度。如果光泽度小于0.2，表面粗糙度太高并且在模塑期间例如Ag环氧的树脂可以铺展，并且产生会引起质量问题的树脂渗出溢流(RBO)。如果光泽度大于0.8时，表面粗糙度不足，并且湿气灵敏度水平(MSL)的增加不够有效。
现在详细地说明本发明的一个方面到比较实施例。本发明不局限于下面的比较实施例。
图11是表示用来比较根据本发明实施方案与另一个比较实施方案的引线框，基于通过对各种半导体封装实施取样试验而获得的数据的模塑剪切力的图。图12到14显示了接受取样试验的半导体封装试样及其引脚/针脚的形状和尺寸。图15是表示源于取样试验的半导体封装试样的模塑树脂分层程度的表格。此处，分层程度指在施用了下面的试验条件后，即实施了湿气吸收过程和回流后，来自模塑树脂和引线框之间整个可能接触区域的模塑树脂与引线框分离的程度。
试样和试验条件如下。
1.试样
(1)引线框：
1-3)实施方案1、2和3是分别包括具有根据图4到6的镀层的引线框的半导体封装。每个半导体封装的引脚/针脚的厚度为0.25纳米、宽度为6毫米并且长度为25毫米，其中引线框的基础金属层主要由Cu组成。
4)比较实施例1是除了具有基本上更粗糙的Ni镀层并且没有保护镀层外，与上述实施方案1相似的半导体封装。
5)比较实施例2是除了具有Au保护镀层外，与上述比较实施例1相似的半导体封装。
(2)模塑树脂：使用购自Seoul，Korea的Cheil Industries Inc.的SL 7300MES(MQFP型)型。
(3)使用上述引线框和模塑树脂生产都具有相同尺寸的如图12到14所述的试样。
2.试验条件
(1)模具预固化：在175℃的温度下，4小时；
(2)湿气吸收过程：在85℃和85％的相对湿度下，168小时；及
(3)回流：在于260℃的最大温度下顺序实施(三次)后，测量试样的粘合性。
3.试验仪器
(1)扫描声学显微镜(SAM)：HS-100(SONIX Co.)型
(2)强度试验仪：AGS-100A(Shimadzu Co.)型
现在参照图11，具有根据本发明图4到6的引线框的半导体封装的模塑树脂粘合性分别大于75kgf、70kgf和64kgf。可以看出模塑树脂粘合性比维持本领域公知的半导体封装可靠性所需要的要大很多。
但是，在比较实施例1的情况中，发现模塑树脂的粘合性在约35-53kgf的范围内，并且发现比较实施例2的模塑树脂粘合性在约12-15kgf的范围内。即包括更粗糙Ni镀层的引线框的模塑树脂粘合性显著大于比较实施例1和2。
参照图15，当观察使用不直接施加力的条件，在施用了上述比实际更苛刻的试验条件后，模塑树脂和引线框之间的焊接状态时，在本发明的本实施方案情况中几乎不产生分层。图15中所示的画阴影部分是分层的部分。但是，在比较实施例1的情况中，在整个区域一半以上中产生分层，而在比较实施例2的情况中，在大多数区域中产生分层。
从图15中可以看出，与比较实施例1和2相比，具有更粗糙Ni镀层的引线框具有明显更低的分层程度。
如上所述，根据本发明的半导体封装引线框不仅改善了作为引线框质量目标的引线焊接能力和焊剂可湿性，而且改善了模塑树脂粘合性和分层问题，从而提高了半导体封装的可靠性。
另外，因为引线框甚至在苛刻的湿气吸收气氛下也具有高的模塑树脂粘合性和低的分层问题，所以根据本发明的引线框适于生产环境友好的半导体封装，即无Pb半导体封装。
当已经具体地表明并且参照其示例性的实施方案说明了本发明时，本领域一般技术人员应当理解可以做出形式和细节上的各种变化而不会背离由下面权利要求定义的本发明的精神和范围。

Claims (20)

1.一种用于半导体封装的引线框，其包括：
基础金属层；
在所述基础金属层上的第一Ni镀层，所述第一Ni镀层具有第一厚度和第一表面粗糙度；
在所述第一Ni镀层上的第二Ni镀层，所述第二Ni镀层具有第二厚度和第二表面粗糙度；
在所述第二Ni镀层上的Pd镀层；以及
在所述Pd镀层上的保护镀层。
2.权利要求1的引线框，其中所述保护镀层包含Au或Au合金。
3.权利要求1的引线框，其中所述第一表面粗糙度基本上大于第二表面粗糙度，并且所述第一厚度在约1.0-10微英寸的范围内。
4.权利要求3的引线框，其中所述第二预定厚度在约10-50微英寸的范围内。
5.权利要求1的引线框，其中所述第一表面粗糙度基本上大于第二表面粗糙度，并且所述第一厚度在约10-50微英寸的范围内。
6.权利要求5的引线框，其中所述第二厚度在约1.0-10微英寸的范围内。
7.权利要求1的引线框，其中所述第二表面粗糙度基本上大于第一表面粗糙度，并且所述第二厚度在约1.0-10微英寸的范围内。
8.权利要求7的引线框，其中所述第一厚度在约10-50微英寸的范围内。
9.权利要求1的引线框，其中所述第二表面粗糙度基本上大于第一表面粗糙度，并且所述第二厚度在约10-50微英寸的范围内。
10.权利要求9的引线框，其中所述第一厚度在约1.0-10微英寸的范围内。
11.权利要求1的引线框，其中所述基础金属层包含Cu和合金42之一。
12.权利要求1的引线框，其中进一步包括放在所述第二Ni镀层和Pd镀层之间的第三Ni镀层，其中所述第三Ni镀层具有第三厚度和第三表面粗糙度。
13.权利要求12的引线框，其中所述第二表面粗糙度基本上大于第一表面粗糙度和第三表面粗糙度。
14.权利要求13的引线框，其中所述第三厚度在约1.0-10微英寸的范围内。
15.权利要求14的引线框，其中所述第一厚度在约10-50微英寸的范围内。
16.权利要求12的引线框，其中所述第二厚度在约1.0-10微英寸的范围内。
17.权利要求1的引线框，其中所述Pd镀层的厚度在约0.2-1.0微英寸的范围内。
18.权利要求1的引线框，其中所述保护镀层包含薄镀层。
19.权利要求1的引线框，其中所述第一表面粗糙度和第二表面粗糙度之一在所述保护镀层上提供了在约0.2-0.8范围内的表面光泽度。
20.权利要求12的引线框，其中所述基础金属层包含Cu和合金42之一。
CNB2005101070604A 2005-04-15 2005-09-29 用于半导体封装的引线框 Active CN100527404C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050031420A KR100819800B1 (ko) 2005-04-15 2005-04-15 반도체 패키지용 리드 프레임
KR1020050031420 2005-04-15

Publications (2)

Publication Number Publication Date
CN1848420A true CN1848420A (zh) 2006-10-18
CN100527404C CN100527404C (zh) 2009-08-12

Family

ID=37055660

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101070604A Active CN100527404C (zh) 2005-04-15 2005-09-29 用于半导体封装的引线框

Country Status (7)

Country Link
US (1) US7285845B2 (zh)
JP (1) JP2006303492A (zh)
KR (1) KR100819800B1 (zh)
CN (1) CN100527404C (zh)
DE (1) DE102006017042B4 (zh)
MY (1) MY141288A (zh)
TW (1) TWI397981B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100464416C (zh) * 2007-04-29 2009-02-25 江苏长电科技股份有限公司 防止半导体塑料封装体内元器件分层的封装方法
CN100466245C (zh) * 2007-04-29 2009-03-04 江苏长电科技股份有限公司 有效改善半导体塑料封装体内元器件分层的封装方法
CN100483705C (zh) * 2007-04-29 2009-04-29 江苏长电科技股份有限公司 可以防止半导体塑料封装体内元器件分层的封装方法
CN102817055A (zh) * 2012-08-15 2012-12-12 中山品高电子材料有限公司 引线框超薄镀钯镀金工艺
CN104157626A (zh) * 2014-01-28 2014-11-19 林俊明 具有粗化表面的电子组件支架

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100989802B1 (ko) * 2006-11-29 2010-10-29 유니마이크론 테크놀로지 코퍼레이션 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법
KR101289803B1 (ko) 2008-05-16 2013-07-26 삼성테크윈 주식회사 회로 기판 및 그 제조 방법
KR101241735B1 (ko) * 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
JP4853508B2 (ja) * 2008-11-05 2012-01-11 住友金属鉱山株式会社 リードフレームの製造方法
KR101426038B1 (ko) 2008-11-13 2014-08-01 주식회사 엠디에스 인쇄회로기판 및 그 제조방법
TWI359714B (en) * 2008-11-25 2012-03-11 Univ Yuan Ze Method for inhibiting the formation of palladium-n
KR101072233B1 (ko) * 2009-03-17 2011-10-12 엘지이노텍 주식회사 반도체 패키지 및 그 제조방법
US8304868B2 (en) 2010-10-12 2012-11-06 Texas Instruments Incorporated Multi-component electronic system having leadframe with support-free with cantilever leads
KR101175982B1 (ko) * 2011-06-29 2012-08-23 엘지이노텍 주식회사 다열 리드 프레임 및 그 제조방법
JP5408457B2 (ja) * 2011-09-02 2014-02-05 住友金属鉱山株式会社 リードフレームの製造方法
KR101802851B1 (ko) 2013-03-11 2017-11-29 해성디에스 주식회사 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법
EP2992553A4 (en) 2013-05-03 2017-03-08 Honeywell International Inc. Lead frame construct for lead-free solder connections
DE102014211298A1 (de) 2014-06-13 2015-12-17 Robert Bosch Gmbh Substrat mit einer Oberflächenbeschichtung und Verfahren zum Beschichten einer Oberfläche eines Substrates
DE102016117389B4 (de) * 2015-11-20 2020-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterchip und Verfahren zur Herstellung eines Leistungshalbleiterchips und Leistungshalbleitereinrichtung
JP6724851B2 (ja) 2017-04-14 2020-07-15 株式会社デンソー 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法
JP6667728B2 (ja) * 2018-03-23 2020-03-18 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびにそれを用いた半導体パッケージ
WO2020217787A1 (ja) * 2019-04-22 2020-10-29 Ｎｇｋエレクトロデバイス株式会社 金属部材およびその製造方法
US20240124999A1 (en) 2022-09-26 2024-04-18 Rohm And Haas Electronic Materials Llc Nickel electroplating compositions for rough nickel
US20240117516A1 (en) 2022-09-26 2024-04-11 Rohm And Haas Electronic Materials Llc Nickel electroplating compositions for rough nickel

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168659A (ja) 1983-03-15 1984-09-22 Furukawa Electric Co Ltd:The 集積回路用リ−ドフレ−ム
JPH01162252U (zh) * 1988-04-22 1989-11-10
JPH05315511A (ja) * 1991-12-25 1993-11-26 Nikko Kinzoku Kk リードフレーム材およびその製造方法
JP3693300B2 (ja) * 1993-09-03 2005-09-07 日本特殊陶業株式会社 半導体パッケージの外部接続端子及びその製造方法
JPH09232493A (ja) * 1995-12-20 1997-09-05 Seiichi Serizawa リードフレーム
KR970067816A (ko) * 1996-03-26 1997-10-13 이대원 집적회로용 리드프레임 및 그 제조방법
KR0183645B1 (ko) * 1996-03-26 1999-03-20 이대원 다층 구조의 도금층을 구비한 반도체 리드 프레임
JPH1070224A (ja) * 1996-08-27 1998-03-10 Daido Steel Co Ltd Ｉｃリードフレーム材およびその製造方法
CN1122304C (zh) * 1997-02-10 2003-09-24 松下电器产业株式会社 树脂封装型半导体装置的制造方法
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US5994767A (en) * 1997-04-09 1999-11-30 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same
JP3642545B2 (ja) 1997-05-20 2005-04-27 株式会社ルネサステクノロジ 樹脂封止型半導体装置
KR100231838B1 (ko) * 1997-05-20 1999-12-01 유무성 집적회로용 리드프레임 및 그 제조방법
CN1068064C (zh) * 1997-05-27 2001-07-04 旭龙精密工业股份有限公司 引线框架及其制造方法
KR100275381B1 (ko) * 1998-04-18 2000-12-15 이중구 반도체 패키지용 리드프레임 및 리드프레임도금방법
US6087714A (en) * 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
JP2000077594A (ja) * 1998-09-03 2000-03-14 Hitachi Cable Ltd 半導体装置用リードフレーム
JP2000124361A (ja) * 1998-10-12 2000-04-28 Hitachi Cable Ltd 接着剤塗布Ｃｕ条、高放熱性リードフレーム及び高放熱性パッケージ
US6469386B1 (en) * 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same
JP2002246534A (ja) * 2001-02-20 2002-08-30 Hitachi Cable Ltd 複合リードフレームおよびその製造方法
KR100378489B1 (ko) * 2001-03-16 2003-03-29 삼성테크윈 주식회사 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
JP2003023132A (ja) * 2001-07-10 2003-01-24 Sony Corp リードフレームおよび電子回路装置、並びにその製造方法
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP4043834B2 (ja) * 2002-05-02 2008-02-06 古河電気工業株式会社 めっき材料とその製造方法、それを用いた電気・電子部品
US6828660B2 (en) 2003-01-17 2004-12-07 Texas Instruments Incorporated Semiconductor device with double nickel-plated leadframe
JP3916586B2 (ja) * 2003-05-16 2007-05-16 株式会社三井ハイテック リードフレームのめっき方法
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US6917098B1 (en) * 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
JP2006049698A (ja) * 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100464416C (zh) * 2007-04-29 2009-02-25 江苏长电科技股份有限公司 防止半导体塑料封装体内元器件分层的封装方法
CN100466245C (zh) * 2007-04-29 2009-03-04 江苏长电科技股份有限公司 有效改善半导体塑料封装体内元器件分层的封装方法
CN100483705C (zh) * 2007-04-29 2009-04-29 江苏长电科技股份有限公司 可以防止半导体塑料封装体内元器件分层的封装方法
CN102817055A (zh) * 2012-08-15 2012-12-12 中山品高电子材料有限公司 引线框超薄镀钯镀金工艺
CN102817055B (zh) * 2012-08-15 2015-03-25 中山品高电子材料有限公司 引线框超薄镀钯镀金工艺
CN104157626A (zh) * 2014-01-28 2014-11-19 林俊明 具有粗化表面的电子组件支架

Also Published As

Publication number Publication date
TW200636963A (en) 2006-10-16
US7285845B2 (en) 2007-10-23
TWI397981B (zh) 2013-06-01
KR20060109122A (ko) 2006-10-19
KR100819800B1 (ko) 2008-04-07
JP2006303492A (ja) 2006-11-02
MY141288A (en) 2010-04-16
DE102006017042A1 (de) 2006-10-19
US20060231931A1 (en) 2006-10-19
CN100527404C (zh) 2009-08-12
DE102006017042B4 (de) 2014-06-26

Similar Documents

Publication Publication Date Title
CN1848420A (zh) 用于半导体封装的引线框
JP3841768B2 (ja) パッケージ部品及び半導体パッケージ
CN1305132C (zh) 引线框架及其电镀方法
TWI323031B (en) Leadframe comprising tin plating or an intermetallic layer formed therefrom
KR101802851B1 (ko) 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법
EP0751564A2 (en) Ultra-thin noble metal coatings for electronic packaging
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
JP2010245390A (ja) ボンディングワイヤ
WO2017179447A1 (ja) リードフレーム材およびその製造方法
US20100059257A1 (en) Method of nickel-gold plating and printed circuit board
KR20190096964A (ko) 리드 프레임재 및 이의 제조 방법 및 반도체 패키지
JP2006303215A (ja) 樹脂封止型半導体装置
CN100508173C (zh) 用于半导体封装的引线框及其生产方法
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
JP2011071566A (ja) パッケージ部品及び半導体パッケージ
KR20010088882A (ko) 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
CN109644561B (zh) 布线基板和其制造方法
KR100494532B1 (ko) 다층 도금한 리드프레임 및 이의 제조방법
TW202241634A (zh) 金屬構件
KR100225778B1 (ko) 리드 프레임을 이용한 반도체 팩키지
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100254271B1 (ko) 다층 도금 리이드 프레임
CN108155169A (zh) 具有金包覆层的金镓钴合金复合键合丝及其制造方法
KR101128974B1 (ko) 리드 프레임 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MDS CO., LTD.

Free format text: FORMER OWNER: SAMSUNG TECHWIN CO., LTD.

Effective date: 20140722

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140722

Address after: Gyeongnam, South Korea

Patentee after: MDS Co., Ltd.

Address before: Gyeongnam, South Korea

Patentee before: Samsung TECHWIN Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: HAICHEDIACE CO., LTD.

Free format text: FORMER NAME: MDS CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeongnam, South Korea

Patentee after: Marine origin Supreme Being Ace Co., Ltd.

Address before: Gyeongnam, South Korea

Patentee before: MDS Co., Ltd.