CN108155169A - 具有金包覆层的金镓钴合金复合键合丝及其制造方法 - Google Patents

具有金包覆层的金镓钴合金复合键合丝及其制造方法 Download PDF

Info

Publication number
CN108155169A
CN108155169A CN201711332221.9A CN201711332221A CN108155169A CN 108155169 A CN108155169 A CN 108155169A CN 201711332221 A CN201711332221 A CN 201711332221A CN 108155169 A CN108155169 A CN 108155169A
Authority
CN
China
Prior art keywords
bonding wire
golden
wire
core wire
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711332221.9A
Other languages
English (en)
Inventor
周振基
周博轩
于锋波
彭政展
麦宏全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shantou Junma Kaisa Coltd
Original Assignee
Shantou Junma Kaisa Coltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shantou Junma Kaisa Coltd filed Critical Shantou Junma Kaisa Coltd
Priority to CN201711332221.9A priority Critical patent/CN108155169A/zh
Publication of CN108155169A publication Critical patent/CN108155169A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/432—Mechanical processes
    • H01L2224/4321—Pulling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45105—Gallium (Ga) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45157—Cobalt (Co) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

一种具有金包覆层的金镓钴合金复合键合丝，其特征在于包括芯线和包覆在芯线外面的金包覆层；所述芯线按重量计含有Ga 3‑8%，Co 0.02‑1.5%，余量为金；所述金包覆层的厚度为20‑200nm。本发明还提供上述具有金包覆层的金镓钴合金复合键合丝的一种制造方法。本发明的金镓钴合金复合键合丝提升机台适应能力，并减少打线机的调机时间，具有优异的抗氧化性能和抗硫化性能，抗拉强度高，焊点接合性好。

Description

具有金包覆层的金镓钴合金复合键合丝及其制造方法
技术领域
本发明涉及IC、LED封装用的键合丝，具体涉及一种具有金包覆层的金镓钴合金复合键合丝及其制造方法。
背景技术
键合丝（bonding wire，又称键合线）是连接芯片与外部封装基板（substrate）和/或多层线路板（PCB）的主要连接方式。键合丝的发展趋势，从产品方向上，主要是线径细微化、高车间寿命（floor life）以及高线轴长度；从化学成分上，主要有铜线（包括裸铜线、镀钯铜线、闪金镀钯铜线）在半导体领域大幅度取代金线，而银线和银合金线在LED以及部分IC封装应用上取代金线。另外一个重要方向是金合金线的发展，以进一步降低成本并且保持或提高键合过程的各项性能要求。
传统的由纯金材质制成的金键合丝，其具备优异的化学稳定性和导电导热性能，因而被广泛用作IC内引线。但随着国际金价的不断上涨， 金键合丝的价格也一路攀升，导致终端产品的成本过高，不利于企业提高竞争力。除此之外，金键合丝的抗拉强度较低（例如直径20微米的金键合丝，在焊接后，其最高抗拉强度不足5克力），延伸率不容易控制。以上两方面因素成为阻碍金键合丝应用与发展的瓶颈。
新型的键合丝也在逐步推向市场，如银合金丝、金合金丝以及镀金银合金键合丝等等，其价格相对较低，也能满足不同客户的不同需求；但对于高端的LED，常规的银合金以及镀金银合金丝因银的氧化，会出现键合氧化、银离子电位迁移、焊点共晶不好等缺陷，在可靠性方面也有局限性。
发明内容
本发明所要解决的技术问题是提供一种具有金包覆层的金镓钴合金复合键合丝以及这种金镓钴合金复合键合丝的制造方法，这种金镓钴合金复合键合丝提升机台适应能力，并减少打线机的调机时间，具有优异的抗氧化性能和抗硫化性能，抗拉强度高，焊点接合性好。采用的技术方案如下：
一种具有金包覆层的金镓钴合金复合键合丝，其特征在于包括芯线和包覆在芯线外面的金包覆层；所述芯线按重量计含有Ga 3-8%，Co 0.02-1.5%，余量为金；所述金包覆层的厚度为20-200nm。
本发明的芯线中，镓（Ga）能有效提升晶粒的细化，提升金合金的焊线作业性，能增强线材与芯片及基板的粘附性能，提升信赖性能；钴（Co）的金属键结力高，可加强在金（Au）为主体的固溶强化，可有助抗老化性能的提升。另外，由于金合金再结晶的速度缓慢，因此增大了打线时的打线作业窗口，提升机台适应能力，并减少打线机的调机时间。同时在芯线的表面包覆纯金，能改善金合金焊点结合性的问题，也提升线材的抗氧化能力和抗硫化能力，从而获得焊点接合性好、抗氧化抗硫化能力强、抗拉强度高的金镓钴合金复合键合丝。
优选上述金包覆层的成分是纯度为99%（2N）-99.99%（4N）的金。
本发明还提供上述具有金包覆层的金镓钴合金复合键合丝的一种制造方法，其特征在于包括下述步骤：
（1）熔铸：按比例将Ga 和Co加入到金原料中，经过真空熔炼和定向连续引铸工艺，获得直径为6-8毫米的芯线线材；
（2）拉丝：对步骤（1）得到的芯线线材进行拉丝，获得直径为50-280um的键合丝芯线；
（3）采用电镀工艺在步骤（2）获得的键合丝芯线表面上包覆金镀层，金镀层的厚度为150-500nm；
（4）对步骤（3）得到的包覆有金镀层的键合丝芯线继续进行拉丝，获得直径为15-40 um的金镓钴合金复合键合丝，并使金镀层的厚度减小至20-200nm；
（5）最后退火：步骤（4）拉丝完成后，对金镓钴合金复合键合丝进行最后退火，在退火过程中采用N2来做为退火气氛，退火炉有效长度为600-1000mm，退火温度为300-600℃，退火速率为60-120m/min；
（6）冷却：最后退火结束后，将金镓钴合金复合键合丝冷却至20-30℃，得到所需的具有金包覆层的金镓钴合金复合键合丝。
上述制造方法中，在拉丝至线径50-280um时包覆镀金层，之后再拉丝至线径15-40um，可有效控制成品金镓钴合金复合键合丝上包覆层厚度的均匀性；另外，在线径50-280um时对键合丝芯线进行电镀，效率较高，成本较低，线材表面状况良好，因此所制备的成品金镓钴合金复合键合丝的包覆层均匀性好，焊线作业性和信赖性都更佳。
优选上述步骤（2）在拉丝过程中，对线材进行若干次中间退火，在退火过程中采用N2做为退火气氛，退火炉有效长度为600-2000mm，退火温度为500-800℃，退火速率为30-100m/min。
优选上述步骤（3）中的电镀工艺包括下述步骤：
（3-1）脱除有机物处理：将步骤（2）获得的键合丝芯线浸入温度为70-150℃的丙酮乙醇混合液中，浸入时间为1.4-8秒，脱除键合丝芯线表面的有机物；所述丙酮乙醇混合液中丙酮与乙醇的重量比例为1:5-10；
（3-2）脱除氧化物处理：将经过脱除有机物处理的键合丝芯线浸入温度为70-150℃、重量百分比浓度为30-50%的硝酸中，浸入时间为1.4-8秒，脱除键合丝芯线表面的氧化物；
（3-3）表面活化处理：将经过脱除氧化物处理的键合丝芯线浸入温度为70-150℃、重量百分比浓度为10-30%的硫酸中，浸入时间为1.4-8秒，对键合丝芯线进行表面活化处理；
（3-4）镀金：将经过表面活化处理的键合丝芯线浸入浓度为2-4g/L的镀金液中，在电镀电流为0.2-0.8A的条件下镀金，在键合丝芯线的表面上形成厚度为150-500nm的金镀层，该金镀层将键合丝芯线包覆；
（3-5）清洗：以纯水作为清洗液，对包覆有金镀层的键合丝芯线进行超音波清洗；
（3-6）吹干：利用风刀吹去附着在金镀层表面上的水；
进行电镀时，以5-30m/min 的速度连续释放步骤（2）获得的键合丝芯线，键合丝芯线依次经过上述脱除有机物处理、脱除氧化物处理、表面活化处理、镀金、清洗和吹干后，得到包覆有金镀层的键合丝芯线并收线。
优选上述步骤（3-4）中，采用的镀金液是氰化金钾溶液。
优选上述步骤（3-5）中，以纯水作为清洗液，对包覆有金镀层的键合丝芯线进行两道超音波清洗。
优选上述步骤（3-6）中，风刀气流为N2，其流速为5-20L/min。
本发明的金镓钴合金复合键合丝与现有技术相比，具有以下有益效果：
（1）通过金镀层包覆具备特殊元素组合的金合金芯线，形成的金镓钴合金复合键合丝具有优异的抗氧化性能和抗硫化性能，抗拉强度高；
（2）芯线中的镓能有效提升晶粒的细化，提升金合金的焊线作业性，能增强线材与芯片及基板的粘附性能，焊点接合性好，可靠性高；
（3）本发明得到的金镓钴合金复合键合丝可得到稳定的FAB球形，确保了变形球的真圆度；
（4）打线时的打线作业窗口大，有利于提升机台适应能力，并减少打线机的调机时间。
具体实施方式
实施例1
本实施例的具有金包覆层的金镓钴合金复合键合丝包括芯线和包覆在芯线外面的金包覆层；所述芯线按重量计含有Ga 5%，Co 0.8%，余量为金；所述金包覆层的厚度为100nm。
本实施例中，具有金包覆层的金镓钴合金复合键合丝的制造方法包括下述步骤：
（1）熔铸：按比例将Ga 和Co加入到金原料中，经过真空熔炼和定向连续引铸工艺，获得直径为8毫米的芯线线材；
（2）拉丝：对步骤（1）得到的芯线线材进行拉丝，获得直径为200um的键合丝芯线；
本步骤（2）中，在拉丝过程中，对线材进行若干次中间退火，在退火过程中采用N2做为退火气氛，退火炉有效长度为1800mm，退火温度为550℃，退火速率为100m/min；
（3）采用电镀工艺在步骤（2）获得的键合丝芯线表面上包覆金镀层，金镀层的厚度为500nm；
（4）对步骤（3）得到的包覆有金镀层的键合丝芯线继续进行拉丝，获得直径为40 um的金镓钴合金复合键合丝，并使金镀层的厚度减小至100nm；
（5）最后退火：步骤（4）拉丝完成后，对金镓钴合金复合键合丝进行最后退火，在退火过程中采用N2来做为退火气氛，退火炉有效长度为800mm，退火温度为550℃，退火速率为80m/min；
（6）冷却：最后退火结束后，将金镓钴合金复合键合丝冷却至20℃，得到所需的具有金包覆层的金镓钴合金复合键合丝。
上述步骤（3）中的电镀工艺包括下述步骤：
（3-1）脱除有机物处理：将步骤（2）获得的键合丝芯线浸入温度为70℃的丙酮乙醇混合液中，浸入时间为7秒，脱除键合丝芯线表面的有机物；所述丙酮乙醇混合液中丙酮与乙醇的重量比例为1: 10；
（3-2）脱除氧化物处理：将经过脱除有机物处理的键合丝芯线浸入温度为70℃、重量百分比浓度为40%的硝酸中，浸入时间为7秒，脱除键合丝芯线表面的氧化物；
（3-3）表面活化处理：将经过脱除氧化物处理的键合丝芯线浸入温度为70℃、重量百分比浓度为10%的硫酸中，浸入时间为7秒，对键合丝芯线进行表面活化处理；
（3-4）镀金：将经过表面活化处理的键合丝芯线浸入浓度为2.5g/L的镀金液中（采用的镀金液是氰化金钾溶液），在电镀电流为0.7A的条件下镀金，在键合丝芯线的表面上形成厚度为500nm的金镀层，该金镀层将键合丝芯线包覆；
（3-5）清洗：以纯水作为清洗液，对包覆有金镀层的键合丝芯线进行两道超音波清洗；
（3-6）吹干：利用风刀（风刀气流为N2，其流速为5L/min）吹去附着在金镀层表面上的水；
进行电镀时，以6m/min 的速度连续释放步骤（2）获得的键合丝芯线，键合丝芯线依次经过上述脱除有机物处理、脱除氧化物处理、表面活化处理、镀金、清洗和吹干后，得到包覆有金镀层的键合丝芯线并收线。
实施例2
本实施例的具有金包覆层的金镓钴合金复合键合丝包括芯线和包覆在芯线外面的金包覆层；所述芯线按重量计含有Ga 8%，Co 0.05%，余量为金；所述金包覆层的厚度为180nm。
本实施例中，具有金包覆层的金镓钴合金复合键合丝的制造方法包括下述步骤：
（1）熔铸：按比例将Ga 和Co加入到金原料中，经过真空熔炼和定向连续引铸工艺，获得直径为7毫米的芯线线材；
（2）拉丝：对步骤（1）得到的芯线线材进行拉丝，获得直径为50um的键合丝芯线；
本步骤（2）中，在拉丝过程中，对线材进行若干次中间退火，在退火过程中采用N2做为退火气氛，退火炉有效长度为600mm，退火温度为800℃，退火速率为40m/min；
（3）采用电镀工艺在步骤（2）获得的键合丝芯线表面上包覆金镀层，金镀层的厚度为450nm；
（4）对步骤（3）得到的包覆有金镀层的键合丝芯线继续进行拉丝，获得直径为20 um的金镓钴合金复合键合丝，并使金镀层的厚度减小至180nm；
（5）最后退火：步骤（4）拉丝完成后，对金镓钴合金复合键合丝进行最后退火，在退火过程中采用N2来做为退火气氛，退火炉有效长度为600mm，退火温度为600℃，退火速率为120m/min；
（6）冷却：最后退火结束后，将金镓钴合金复合键合丝冷却至25℃，得到所需的具有金包覆层的金镓钴合金复合键合丝。
上述步骤（3）中的电镀工艺包括下述步骤：
（3-1）脱除有机物处理：将步骤（2）获得的键合丝芯线浸入温度为150℃的丙酮乙醇混合液中，浸入时间为1.5秒，脱除键合丝芯线表面的有机物；所述丙酮乙醇混合液中丙酮与乙醇的重量比例为1:9；
（3-2）脱除氧化物处理：将经过脱除有机物处理的键合丝芯线浸入温度为150℃、重量百分比浓度为45%的硝酸中，浸入时间为1.5秒，脱除键合丝芯线表面的氧化物；
（3-3）表面活化处理：将经过脱除氧化物处理的键合丝芯线浸入温度为150℃、重量百分比浓度为25%的硫酸中，浸入时间为1.5秒，对键合丝芯线进行表面活化处理；
（3-4）镀金：将经过表面活化处理的键合丝芯线浸入浓度为3.5g/L的镀金液中（采用的镀金液是氰化金钾溶液），在电镀电流为0.5A的条件下镀金，在键合丝芯线的表面上形成厚度为450nm的金镀层，该金镀层将键合丝芯线包覆；
（3-5）清洗：以纯水作为清洗液，对包覆有金镀层的键合丝芯线进行两道超音波清洗；
（3-6）吹干：利用风刀（风刀气流为N2，其流速为18L/min）吹去附着在金镀层表面上的水；
进行电镀时，以10m/min 的速度连续释放步骤（2）获得的键合丝芯线，键合丝芯线依次经过上述脱除有机物处理、脱除氧化物处理、表面活化处理、镀金、清洗和吹干后，得到包覆有金镀层的键合丝芯线并收线。
实施例3
本实施例的具有金包覆层的金镓钴合金复合键合丝包括芯线和包覆在芯线外面的金包覆层；所述芯线按重量计含有Ga 3.5%，Co 1.5%，余量为金；所述金包覆层的厚度为20nm。
本实施例中，具有金包覆层的金镓钴合金复合键合丝的制造方法包括下述步骤：
（1）熔铸：按比例将Ga 和Co加入到金原料中，经过真空熔炼和定向连续引铸工艺，获得直径为8毫米的芯线线材；
（2）拉丝：对步骤（1）得到的芯线线材进行拉丝，获得直径为200um的键合丝芯线；
本步骤（2）中，在拉丝过程中，对线材进行若干次中间退火，在退火过程中采用N2做为退火气氛，退火炉有效长度为1100mm，退火温度为600℃，退火速率为80m/min；
（3）采用电镀工艺在步骤（2）获得的键合丝芯线表面上包覆金镀层，金镀层的厚度为200nm；
（4）对步骤（3）得到的包覆有金镀层的键合丝芯线继续进行拉丝，获得直径为20um的金镓钴合金复合键合丝，并使金镀层的厚度减小至20nm；
（5）最后退火：步骤（4）拉丝完成后，对金镓钴合金复合键合丝进行最后退火，在退火过程中采用N2来做为退火气氛，退火炉有效长度为1000mm，退火温度为350℃，退火速率为60m/min；
（6）冷却：最后退火结束后，将金镓钴合金复合键合丝冷却至20℃，得到所需的具有金包覆层的金镓钴合金复合键合丝。
上述步骤（3）中的电镀工艺包括下述步骤：
（3-1）脱除有机物处理：将步骤（2）获得的键合丝芯线浸入温度为75℃的丙酮乙醇混合液中，浸入时间为5秒，脱除键合丝芯线表面的有机物；所述丙酮乙醇混合液中丙酮与乙醇的重量比例为1:5；
（3-2）脱除氧化物处理：将经过脱除有机物处理的键合丝芯线浸入温度为75℃、重量百分比浓度为30%的硝酸中，浸入时间为5秒，脱除键合丝芯线表面的氧化物；
（3-3）表面活化处理：将经过脱除氧化物处理的键合丝芯线浸入温度为75℃、重量百分比浓度为15%的硫酸中，浸入时间为5秒，对键合丝芯线进行表面活化处理；
（3-4）镀金：将经过表面活化处理的键合丝芯线浸入浓度为3.5g/L的镀金液中（采用的镀金液是氰化金钾溶液），在电镀电流为0.2A的条件下镀金，在键合丝芯线的表面上形成厚度为200nm的金镀层，该金镀层将键合丝芯线包覆；
（3-5）清洗：以纯水作为清洗液，对包覆有金镀层的键合丝芯线进行两道超音波清洗；
（3-6）吹干：利用风刀（风刀气流为N2，其流速为10L/min）吹去附着在金镀层表面上的水；
进行电镀时，以20m/min 的速度连续释放步骤（2）获得的键合丝芯线，键合丝芯线依次经过上述脱除有机物处理、脱除氧化物处理、表面活化处理、镀金、清洗和吹干后，得到包覆有金镀层的键合丝芯线并收线。
对以上实施例1-3获得的具有金包覆层的金镓钴合金复合键合丝进行性能测试（对比例采用市场上购买的常规80%Au金合金线）。
1、HAZ长度的测试方法
将实施例1-3与对比例的线材进行FIB (Focused Ion beam)聚焦离子束切割，利用SEM(scanning electron microscopy)扫描电镜进行观察，通过比较不同线材位置的晶体大小的变化，可以得到HAZ的长度信息。
2、老化测试方法
实施例1-3和对比例所得到线材在可靠性的差别主要在热冲击部分。具体老化试验条件如表1。试验封装形式是LED封装中的 SMD2835，BSOB打线，封装硅胶采用道康宁OE6650，封装好的样品在每次完成50个循环的热冲击后，观察是否还能电亮，记录失效死灯的个数。
表1
测试条件 时长(Hour)/回合(Cycle)
305合金8温区标准回流焊(265℃) 1
-40℃*30min-100℃*30min (转换时间小于20秒) 50/100/…/500
3、硫化测试方法
将灌封好的样品灯珠放置于密闭容器内（升华一定的硫浓度），恒温85℃；硫化一定时间后取出测试光衰。
性能测试结果如表2所示。
表2
注：变形球真圆度不合格数是真圆度不良的变形压缩球以及偏心球的总和。
上述性能测试结果表明：
1、本发明实施例1-3的具有金包覆层的金镓钴合金复合键合丝的打线性能（变形球真圆度）明显优于对比例。
2、本发明线材优异的打线性能主要是因为该线材能够在确保稳定的烧球性能。
3、本发明实施例1-3的具有金包覆层的金镓钴合金复合键合丝相对于对比例，可靠性得到很大提升。
本发明实施例1-3的具有金包覆层的金镓钴合金复合键合丝经过450个循环的热冲击后，仍没有失效死灯情况；而对比例则已经出现失效死灯（对比例只能经受400个循环的热冲击）。这说明本发明技术线材的可靠性更高。
4、硫化
本发明实施例1-3的具有金包覆层的金镓钴合金复合键合丝经过硫化测试，光衰在20%以下；而对比例光衰在25%。这说明本发明技术线材的抗硫化能力更强。

Claims (7)

1.一种具有金包覆层的金镓钴合金复合键合丝，其特征在于包括芯线和包覆在芯线外面的金包覆层；所述芯线按重量计含有Ga 3-8%，Co 0.02-1.5%，余量为金；所述金包覆层的厚度为20-200nm。
2.权利要求1所述的具有金包覆层的金镓钴合金复合键合丝的一种制造方法，其特征在于包括下述步骤：
（1）熔铸：按比例将Ga 和Co加入到金原料中，经过真空熔炼和定向连续引铸工艺，获得直径为6-8毫米的芯线线材；
（2）拉丝：对步骤（1）得到的芯线线材进行拉丝，获得直径为50-280um的键合丝芯线；
（3）采用电镀工艺在步骤（2）获得的键合丝芯线表面上包覆金镀层，金镀层的厚度为150-500nm；
（4）对步骤（3）得到的包覆有金镀层的键合丝芯线继续进行拉丝，获得直径为15-40 um的金镓钴合金复合键合丝，并使金镀层的厚度减小至20-200nm；
（5）最后退火：步骤（4）拉丝完成后，对金镓钴合金复合键合丝进行最后退火，在退火过程中采用N2来做为退火气氛，退火炉有效长度为600-1000mm，退火温度为300-600℃，退火速率为60-120m/min；
（6）冷却：最后退火结束后，将金镓钴合金复合键合丝冷却至20-30℃，得到所需的具有金包覆层的金镓钴合金复合键合丝。
3.根据权利要求2所述的具有金包覆层的金镓钴合金复合键合丝的制造方法，其特征在于：步骤（2）在拉丝过程中，对线材进行若干次中间退火，在退火过程中采用N2做为退火气氛，退火炉有效长度为600-2000mm，退火温度为500-800℃，退火速率为30-100m/min。
4.根据权利要求2所述的具有金包覆层的金镓钴合金复合键合丝的制造方法，其特征在于步骤（3）中的电镀工艺包括下述步骤：
（3-1）脱除有机物处理：将步骤（2）获得的键合丝芯线浸入温度为70-150℃的丙酮乙醇混合液中，浸入时间为1.4-8秒，脱除键合丝芯线表面的有机物；所述丙酮乙醇混合液中丙酮与乙醇的重量比例为1:5-10；
（3-2）脱除氧化物处理：将经过脱除有机物处理的键合丝芯线浸入温度为70-150℃、重量百分比浓度为30-50%的硝酸中，浸入时间为1.4-8秒，脱除键合丝芯线表面的氧化物；
（3-3）表面活化处理：将经过脱除氧化物处理的键合丝芯线浸入温度为70-150℃、重量百分比浓度为10-30%的硫酸中，浸入时间为1.4-8秒，对键合丝芯线进行表面活化处理；
（3-4）镀金：将经过表面活化处理的键合丝芯线浸入浓度为2-4g/L的镀金液中，在电镀电流为0.2-0.8A的条件下镀金，在键合丝芯线的表面上形成厚度为150-500nm的金镀层，该金镀层将键合丝芯线包覆；
（3-5）清洗：以纯水作为清洗液，对包覆有金镀层的键合丝芯线进行超音波清洗；
（3-6）吹干：利用风刀吹去附着在金镀层表面上的水；
进行电镀时，以5-30m/min 的速度连续释放步骤（2）获得的键合丝芯线，键合丝芯线依次经过上述脱除有机物处理、脱除氧化物处理、表面活化处理、镀金、清洗和吹干后，得到包覆有金镀层的键合丝芯线并收线。
5.根据权利要求4所述的具有金包覆层的金镓钴合金复合键合丝的制造方法，其特征在于：步骤（3-4）中，采用的镀金液是氰化金钾溶液。
6.根据权利要求4所述的具有金包覆层的金镓钴合金复合键合丝的制造方法，其特征在于：步骤（3-5）中，以纯水作为清洗液，对包覆有金镀层的键合丝芯线进行两道超音波清洗。
7.根据权利要求4所述的具有金包覆层的金镓钴合金复合键合丝的制造方法，其特征在于：步骤（3-6）中，风刀气流为N2，其流速为5-20L/min。
CN201711332221.9A 2017-12-13 2017-12-13 具有金包覆层的金镓钴合金复合键合丝及其制造方法 Withdrawn CN108155169A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711332221.9A CN108155169A (zh) 2017-12-13 2017-12-13 具有金包覆层的金镓钴合金复合键合丝及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711332221.9A CN108155169A (zh) 2017-12-13 2017-12-13 具有金包覆层的金镓钴合金复合键合丝及其制造方法

Publications (1)

Publication Number Publication Date
CN108155169A true CN108155169A (zh) 2018-06-12

Family

ID=62467125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711332221.9A Withdrawn CN108155169A (zh) 2017-12-13 2017-12-13 具有金包覆层的金镓钴合金复合键合丝及其制造方法

Country Status (1)

Country Link
CN (1) CN108155169A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102586830A (zh) * 2011-01-10 2012-07-18 深圳市奥美特科技有限公司 金属丝表面镀金或镀钯的设备及方法
CN103219249A (zh) * 2013-03-01 2013-07-24 溧阳市虹翔机械制造有限公司 一种镀钯镀金的双镀层键合铜丝的制造方法
US20130233593A1 (en) * 2012-03-12 2013-09-12 Wire Technology Co., Ltd. Composite wire of silver-palladium alloy coated with metallic thin film and method thereof
CN103681570A (zh) * 2013-12-05 2014-03-26 昆山矽格玛材料科技有限公司 封装用键合丝及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102586830A (zh) * 2011-01-10 2012-07-18 深圳市奥美特科技有限公司 金属丝表面镀金或镀钯的设备及方法
US20130233593A1 (en) * 2012-03-12 2013-09-12 Wire Technology Co., Ltd. Composite wire of silver-palladium alloy coated with metallic thin film and method thereof
CN103219249A (zh) * 2013-03-01 2013-07-24 溧阳市虹翔机械制造有限公司 一种镀钯镀金的双镀层键合铜丝的制造方法
CN103681570A (zh) * 2013-12-05 2014-03-26 昆山矽格玛材料科技有限公司 封装用键合丝及其制备方法

Similar Documents

Publication Publication Date Title
CN107665874A (zh) 一种包覆金的金合金复合键合丝及其制造方法
CN108122877B (zh) 薄金铜合金线及其制造方法
JP5441276B2 (ja) 銀表面と樹脂材料間の接着の改良法
JP7168779B2 (ja) パラジウム被覆銅ボンディングワイヤ、パラジウム被覆銅ボンディングワイヤの製造方法、これを用いた半導体装置及びその製造方法
US20130228907A1 (en) Semiconductor device and method of manufacturing the same
KR101536554B1 (ko) 본딩용 와이어
CN108796269A (zh) 金合金键合丝及其制造方法
CN108922876A (zh) 一种金合金键合丝及其制造方法
CN113646450B (zh) 钯覆盖铜接合线、引线接合结构、半导体装置及半导体装置的制造方法
CN108183075A (zh) 一种银合金键合丝及其制造方法
JP2010245390A (ja) ボンディングワイヤ
JP5109881B2 (ja) 銅ボンディングワイヤ
CN106992164A (zh) 一种微电子封装用铜合金单晶键合丝及其制备方法
CN1770440B (zh) 半导体引线框及电镀方法，有半导体引线框的半导体封装
CN108823453A (zh) 一种低金金合金键合丝及其制造方法
JP2000012755A (ja) ワイヤ・ボンディングに適したパラジウム表面コ―ティングおよびパラジウム表面コ―ティングを形成する方法
CN108598058A (zh) 一种铜合金键合丝及其制造方法
CN110117733A (zh) 一种金银合金键合丝及其制造方法
CN106486455A (zh) 多镀层银线及其制法
CN108198762A (zh) 一种双镀层键合铜丝的制备方法
CN110718525A (zh) 一种绝缘抗腐蚀无机非晶镀层键合丝及其制备方法
CN108091631A (zh) 具有金包覆层的金合金复合键合丝及其制造方法
CN108155169A (zh) 具有金包覆层的金镓钴合金复合键合丝及其制造方法
CN108231718A (zh) 具有金包覆层的金银铝铜合金复合键合丝及其制造方法
KR20180121603A (ko) 리드-프레임 구조물, 리드-프레임, 표면 장착 전자 디바이스 및 이들을 제조하는 방법들

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180612