JPH09232493A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH09232493A
JPH09232493A JP14348896A JP14348896A JPH09232493A JP H09232493 A JPH09232493 A JP H09232493A JP 14348896 A JP14348896 A JP 14348896A JP 14348896 A JP14348896 A JP 14348896A JP H09232493 A JPH09232493 A JP H09232493A
Authority
JP
Japan
Prior art keywords
layer
lead frame
plating
alloy
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14348896A
Other languages
English (en)
Inventor
Seiichi Serizawa
精一 芹澤
Masahiro Igawa
匡弘 井川
Takaharu Takasaki
隆治 高崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP14348896A priority Critical patent/JPH09232493A/ja
Publication of JPH09232493A publication Critical patent/JPH09232493A/ja
Priority to US08/967,056 priority patent/US5801436A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ボンディング性、半田濡れ性に優れ、しかも
Ａｇペースト密着性に優れたパラジウムめっきリードフ
レームを提供する。 【解決手段】 表面にＰｄめっき層を有するリードフレ
ームにおいて、前記Ｐｄめっき表面層にＡｕ又はＡｇの
フラッシュめっきを厚み０．００５〜０．０５μｍで行
った後、大気中で熱処理してＰｄとＡｕの拡散層又はＰ
ｄとＡｇの拡散層をＰｄめっき層上に設け、その拡散層
表面のＰｄ部分のみに薄い酸化層を設けるか、又は表面
にＰｄ−Ａｕ合金めっき層又はＰｄ−Ａｇ合金めっき層
を有するリードフレームにおいて、各々の合金めっき後
大気中で熱処理して、その合金層表面のＰｄ部分のみに
薄い酸化層を設ける。これにより最上層はＰｄ酸化物と
金、或はＰｄ酸化物と銀により構成したリードフレーム
を提供する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体用リードフレー
ムに関するものである。
【０００２】
【従来の技術】従来半導体用リードフレームは第一の方
法によるものとしてリードフレームのチップ搭載部とワ
イヤーボンディング部には最外殻層に銀又は金めっきが
あり、外部リード部にはスズ又はスズ合金層がある。こ
の方法ではめっきマスクが必要であり製造工程が複雑に
なり、製造コストも高いことから、第二の方法としてリ
ードフレーム全面にＰｄめっきやＰｄ−Ａｕ合金めっ
き、Ｐｄ−Ａｇ合金めっきを施すことも行われている
が、チップ搭載時のＡｇペーストによる接着強度が低
く、密着姓が悪くなるものである。
【０００３】
【発明が解決しようとする課題】この発明はボンディン
グ性、半田濡れ性に優れ、しかもＡｇペースト密着性に
優れたパラジウムめっきリードフレームを提供するもの
である。
【０００４】
【課題を解決するための手段】この発明はリードフレー
ム素材上にＰｄめっき層或はＰｄ合金めっき層を有する
リードフレームにおいて、最上層はＰｄ酸化物と金、或
はＰｄ酸化物と銀により構成してあることを特徴とする
リードフレームを提供するものである。この発明は、表
面にＰｄめっき層を有するリードフレームにおいて、前
記Ｐｄめっき層にＡｕ又はＡｇのフラッシュめっきを厚
み０．００５〜０．０５μｍで行った後、大気中で熱処
理してＰｄとＡｕの拡散層又はＰｄとＡｇの拡散層をＰ
ｄめっき層上に設け、その拡散層表面のＰｄ部分のみに
薄い酸化層を設けたことを特徴とするリードフレームを
提供するものである。この発明はまた、表面にＰｄ−Ａ
ｕ合金めっき層又はＰｄ−Ａｇ合金めっき層を有するリ
ードフレームにおいて、各々の合金めっき後大気中で熱
処理して、その合金層表面のＰｄ部分のみに薄い酸化層
を設けたことを特徴とするリードフレームを提供するも
のである。
【０００５】
【作用】この発明によるリードフレームはボンディング
性、半田濡れ性に優れ、更にチップ密着性も良好である
ことが判明した。その理由は、純Ｐｄは触媒性が強いた
め、ペースト樹脂の硬化性を阻害する。純Ｐｄを熱処理
して酸化層を作ると樹脂密着性は良好になるが、ボンデ
ィング性が劣化してしまう。一方ＡｕやＡｇはボンディ
ング性は良いが、樹脂密着性は充分とは言えない。そこ
でＰｄ−Ａｕ熱拡散層やＰｄ−Ａｇ熱拡散層では、その
熱拡散層のＰｄ部分は熱酸化層を作り樹脂密着性改善に
寄与し、またＡｕ或はＡｇ部分は熱酸化を受けないた
め、ボンディング性改善に寄与したものと判明した。
【０００６】
【発明の実施の形態】この発明は、チップ搭載部及びワ
イヤーボンディング部より成る内部リード部と、外部リ
ード部とから構成される半導体リードフレームにおい
て、前記内部リード部の全体又はそのワイヤーボンディ
ング部と、外部リード部との少なくとも何れか一方又は
両方の表面層に、Ｐｄめっきを有し、しかもそのＰｄ表
面層にＡｕ又はＡｇのフラッシュめっきを厚み０．００
５〜０．０５μｍに行った後大気中で熱処理して、Ｐｄ
とＡｕの拡散層又はＰｄとＡｇの拡散層をＰｄめっき層
上に設け、しかも各々の拡散層表面のＰｄ部分のみに薄
い酸化層を設けたことを特徴とするリードフレームを提
供するものである。なお、Ｐｄめっきとその上に行うＡ
ｕ又はＡｇのフラッシュめっきの代わりとしてその合金
層表面のＰｄ部分のみに薄い酸化層を設けてもよい。ま
た、素材にＮｉめっきを施した後ＰｄめっきとそのＡｕ
又はＡｇとの熱拡散層と酸化層、あるいは素材にＮｉめ
っきを施した後Ｐｄ−Ａｕ又はＰｄ−Ａｇ合金めっきと
その熱処理による酸化層を形成してもよく、何れの場合
も、Ｎｉ層もＰｄ，Ａｕ，Ａｇ，Ｐｄ−Ａｕ，Ｐｄ−Ａ
ｇ層は電解めっき方法、無電解めっき方法、及び蒸着法
の何れによっても良い。熱処理については、低温度では
長時間（例として１５０℃２時間）行い、高温度では短
時間（例として５００℃５秒間）行い、任意の温度に対
して、任意の時間で処理を行う。高温度、長時間の熱処
理では下地金属の拡散によりボンディング性が劣化す
る。
【０００７】以下の説明で半田濡れ性評価はメニスコグ
ラフ試験装置を用いた。ボンディング性評価はワイヤー
ボンディングマシンにて直径２５μｍの金線ボンディン
グで評価した。チップのＡｇペースト接着強度はダイシ
ェア強度測定で評価した。銅合金素材のリードフレーム
の表面に、常法により脱脂及び活性化を行った後、全面
に１μｍのＮｉめっきを行い、次いで０．１μｍのＰｄ
めっき、そして０．０３μｍのＡｕフラッシュめっきを
行い、熱処理として１５０℃２時間のもの、２００℃４
０秒間のもの、３３０℃２０秒間のもの、５００℃５秒
間のもので製品を実施例１と呼ぶことにする。また、こ
の４種類の熱処理方法をそれぞれ熱処理方法，，
，と呼ぶことにする。図１に示す実施例１の一部の
拡大断面図において、１０は素材、１２はＮｉめっき
層、１３はＰｄめっき層、１４はＰｄ−Ａｕ拡散層、１
５は酸化パラジウム−Ａｕ混在層である。また比較例１
として、熱処理を行わず、その他は実施例１と同様にし
たリードフレームを製作した。銅合金素材のリードフレ
ームの表面に、常法により脱脂及び活性化を行った後、
全面に１μｍのＮｉめっきを行い、次いで０．１μｍの
Ｐｄめっき、そして０．０３μｍのＡｇフラッシュめっ
きを行い、実施例１と同一の４種類の熱処理方法で熱処
理を行ない製品を実施例２と呼ぶことにする。また比較
例２として、熱処理を行わず、その他は実施例２と同様
にしたリードフレームを製作した。
【０００８】銅合金素材のリードフレームの表面に、常
法により脱脂及び活性化を行った後、全面に１μｍのＮ
ｉめっきを行い、次いで０．１μｍのＰｄ−Ａｕ合金め
っきを行い、実施例１と同一の方法の熱処理を行ない製
品を実施例３とする。また比較例３として、熱処理を行
わず、その他は実施例３と同様にしたリードフレームを
製作した。銅合金素材のリードフレームの表面に、常法
により脱脂及び活性化を行った後、全面に１μｍのＮｉ
めっきを行い、次いで０．１μｍのＰｄ−Ａｇ合金めっ
きを行い、前記実施例１と同一の熱処理を行ない製品を
実施例４と呼ぶことにする。また比較例４として、熱処
理を行わず、その他は実施例４と同様にしたリードフレ
ームを製作した。更に比較例５として、銅合金素材のリ
ードフレームの表面に、常法により脱脂及び活性化を行
った後、全面に１μｍのＮｉめっきを行い、次いで０．
１μｍの純Ｐｄめっきを行ったリードフレームを製作し
た。
【０００９】上記のＰｄ，Ａｕ，Ａｇ，Ｐｄ−Ａｕ合
金，Ｐｄ−Ａｇ合金はそれぞれ一般に市販されている日
本高純度化学株式会社製めっき液であるパラブライトＳ
ＳＴ，テンペレジストＥＸ，テンペレジストＡＧＲ，パ
ラブライトＷＧＰ，パラブライトＷＡＰでめっきした。
この発明においてリ−ドフレ−ム素材としては銅合金以
外に鉄或は鉄合金又は銅等を使用することも出来る。
【００１０】ボンディング性評価試験は直径２５μｍの
金線を用いて、荷重８０ｇ、温度１６０℃、超音波条件
８００ｍＷ（ミリワット）、６５ｍＳ（ミリ秒）にて３
３０℃で６０秒の加熱処理後のワイヤーボンディングを
行い、ピールゲージで引張強度を測定した。半田濡れ性
評価試験は、１５０℃で２時間後３００℃で２分の加熱
処理後の半田濡れ性を測定した。半田付け条件はロジン
系非活性型のαメタル社のＲ−１００フラックスを浸漬
塗布して２３０±１℃の６３％Ｓｎ−３７％Ｐｂ半田浴
に浸漬してゼロクロス時間を測定した。Ａｇペースト密
着強度評価試験は、ペーストキュア条件１６０℃、６０
分後、ダイシェア強度２６０℃にて測定した。以上の結
果は表１〜３に示してある。評価のＡは優れたもの、Ｂ
はやや良いもの、Ｃはやや悪いもの、Ｄは悪いものを表
示する。
【００１１】
【表１】
【００１２】
【表２】
【００１３】
【表３】
【００１４】また、この発明においてＰｄめっき層の厚
さを０．０１μｍ，０．１μｍ，１μｍ，１０μｍ等に
変化させ、かつＰｄめっき上のＡｕ又はＡｇめっき厚み
を０．０００５μｍ，０．００５μｍ，０．０５μｍ，
０．５μｍ，１μｍと変化させたリードフレームを製作
し、各々を前記各実施例及び比較例と同一の条件でテス
トしたが、Ｐｄ厚み０．０１μｍとＡｕ又はＡｇ厚み
０．０００５μｍ，０．５μｍ，１μｍのものを除き、
実施例のＰｄ−Ａｕ熱拡散層やＰｄ−Ａｇ熱拡散層と比
較して性能の変化は見られなかった。
【００１５】また、この発明においてＰｄ−Ａｕ合金め
っき層又はＰｄ−Ａｇ合金めっき層の厚みを０．０１μ
ｍ，０．１μｍ，１μｍ，１０μｍ等に変化させたリー
ドフレームを製作し、各々を前記各実施例及び比較例と
同一の条件でテストしたが、Ｐｄ−Ａｕ又はＰｄ−Ａｇ
合金めっき厚み０．０１μｍのものを除き、実施例のＰ
ｄ−Ａｕ熱酸化層、Ｐｄ−Ａｇ熱酸化層と比較して性能
の変化は見られなかった。
【００１６】また、この発明においてＮｉめっきを施す
ものであれば、Ｎｉめっきを０．０５〜１０μｍにする
ことが望ましい。更にまた、この発明においては、Ｐｄ
めっき層の下地めっきとして種々の積層めっき構造とす
ることができ、特にＮｉ，Ｃｕ，Ｐｄ以外の合金めっき
による積層めっきであってもよい。
【００１７】この発明の前記実施例１と実施例２におい
て、何れも３３０℃、２０秒加熱処理したものについて
オ−ジェによる極表面層の分析を行なった結果をそれぞ
れ図２及び図３に示す。これらの図からそれぞれ表４及
び表５に示す結果が得られた。
【表４】
【表５】 これらの結果より、この発明によるものは最表面のＡｕ
中にＰｄの酸化層或は最表面のＡｇ中にそれぞれＰｄの
酸化層が存在していることが判明する。
【００１８】次に、この発明の実施例１によるものを３
３０℃で２０秒加熱処理したものと比較例１のものを各
々シムスによる深さ方向の元素分布分析を行なった結果
をそれぞれ図４及び図５に示す。図４から次の結果が得
られた。最表面層にはＡｕ、Ｐｄ、ＰｄＯの各々が存在
しており、Ｎｉは存在していない。スパッタ時間の経
時、すなわちエッチングによる深さ方向の元素分析は、
最表層のＰｄＯはエッチングにより消滅することより極
薄膜といえる。ＰｄＯの減少とともにＰｄは増加し、Ａ
ｕがなくなった点でピ−クとなっている。ＡｕとＮｉの
ピ−クは交わっていないことにより、Ｐｄがバリヤ−層
となってＮｉの表面への拡散を防止していることが判明
する。図５から次の結果が得られた。最表面層にはＡｕ
のみが存在し、ＰｄやＰｄＯ、Ｎｉは存在しない。深さ
方向の元素分布でもＰｄＯは存在していない。このよう
な結果より、この発明のよるものは最表面にＰｄＯが存
在し、このＰｄＯが樹脂密着性改善に寄与していること
が判明する。また最表面にあるＡｕがボンディング性、
半田濡れ性改善に寄与していることが判明する。
【００１９】
【発明の効果】この発明のリードフレームは従来品より
耐熱性、ボンディング性、半田濡れ性、チップ接着性に
優れており、かつ製造工程が単純で経済性と信頼性が大
きいという効果を有している。
【図面の簡単な説明】
【図 1】この発明の実施例１の一部を示す拡大断面図で
ある。
【図２】この発明の実施例１の３３０℃で２０秒加熱処
理した製品をオ−ジェによる極表面層の分析を行なった
結果を示す図である。
【図３】この発明の実施例２の３３０℃で２０秒加熱処
理した製品をオ−ジェによる極表面層の分析を行なった
結果を示す図である。
【図４】この発明の実施例１の３３０℃で２０秒加熱処
理した製品をシムスによる深さ方向の元素分布分析を行
なった結果を示す図である。
【図５】比較例１のシムスによる深さ方向の元素分布分
析を行なった結果を示す図である。
【符号の説明】
１０ 素材 １２ Ｎｉめっき層 １３ Ｐｄめっき層 １４ Ｐｄ−Ａｕ拡散層 １５ 酸化パラジウム−Ａｕ混在層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年５月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】従来半導体用リードフレームは第一の方
法によるものとしてリードフレームのチップ搭載部とワ
イヤーボンディング部には最外殻層に銀又は金めっきが
あり、外部リード部にはスズ又はスズ合金層がある。こ
の方法ではめっきマスクが必要であり製造工程が複雑に
なり、製造コストも高いことから、第二の方法としてリ
ードフレーム全面にＰｄめっきやＰｄ−Ａｕ合金めっ
き、Ｐｄ−Ａｇ合金めっきを施すことも行われている
が、チップ搭載時のＡｇペーストによる接着強度が低
く、密着性が悪くなるものである。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 リードフレーム素材上にＰｄめっき層或
    はＰｄ合金めっき層を有するリードフレームにおいて、
    最上層はＰｄ酸化物と金、或はＰｄ酸化物と銀により構
    成してあることを特徴とするリードフレーム。
  2. 【請求項２】 表面にＰｄめっき層を有するリードフレ
    ームにおいて、前記Ｐｄめっき表面層にＡｕ又はＡｇの
    フラッシュめっきを厚み０．００５〜０．０５μｍで行
    った後、大気中で熱処理してＰｄとＡｕの拡散層又はＰ
    ｄとＡｇの拡散層をＰｄめっき層上に設け、その拡散層
    表面のＰｄ部分のみに薄い酸化層を設けたことを特徴と
    するリードフレーム。
  3. 【請求項３】 表面にＰｄ−Ａｕ合金めっき層又はＰｄ
    −Ａｇ合金めっき層を有するリードフレームにおいて、
    各々の合金めっき後大気中で熱処理して、その合金層表
    面のＰｄ部分のみに薄い酸化層を設けたことを特徴とす
    るリードフレーム。
JP14348896A 1995-12-20 1996-05-15 リードフレーム Pending JPH09232493A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP14348896A JPH09232493A (ja) 1995-12-20 1996-05-15 リードフレーム
US08/967,056 US5801436A (en) 1995-12-20 1997-11-10 Lead frame for semiconductor device and process for producing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP34907795 1995-12-20
JP7-349077 1995-12-20
JP14348896A JPH09232493A (ja) 1995-12-20 1996-05-15 リードフレーム

Publications (1)

Publication Number Publication Date
JPH09232493A true JPH09232493A (ja) 1997-09-05

Family

ID=26475202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14348896A Pending JPH09232493A (ja) 1995-12-20 1996-05-15 リードフレーム

Country Status (2)

Country Link
US (1) US5801436A (ja)
JP (1) JPH09232493A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294911B1 (ko) * 1998-05-25 2001-08-07 이중구 반도체리드프레임
JP2010153236A (ja) * 2008-12-25 2010-07-08 Alps Electric Co Ltd 弾性変形部を備える接触子の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW335526B (en) * 1996-07-15 1998-07-01 Matsushita Electron Co Ltd A semiconductor and the manufacturing method
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US6255723B1 (en) * 1997-10-27 2001-07-03 Tessera, Inc. Layered lead structures
JPH11252832A (ja) * 1998-03-06 1999-09-17 Asmo Co Ltd コア・シート、コアおよび電機子の製造方法
EP0946086A1 (en) 1998-03-23 1999-09-29 STMicroelectronics S.r.l. Plated leadframes with cantilever leads
KR100275381B1 (ko) * 1998-04-18 2000-12-15 이중구 반도체 패키지용 리드프레임 및 리드프레임도금방법
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
US6534192B1 (en) * 1999-09-24 2003-03-18 Lucent Technologies Inc. Multi-purpose finish for printed wiring boards and method of manufacture of such boards
KR100450091B1 (ko) * 1999-10-01 2004-09-30 삼성테크윈 주식회사 반도체 장치용 다층 도금 리드 프레임
US6469386B1 (en) * 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US20080137700A1 (en) * 2005-01-11 2008-06-12 Rohm Co., Ltd Semiconductor Laser Device and Method for Manufacturing Same
KR100819800B1 (ko) * 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
US7309909B2 (en) * 2005-09-21 2007-12-18 Texas Instruments Incorporated Leadframes for improved moisture reliability of semiconductor devices
US20080173470A1 (en) * 2005-10-03 2008-07-24 Michael Barbetta Combined Solderable Multi-Purpose Surface Finishes on Circuit Boards and Method of Manufacture of Such Boards
DE102006023998B4 (de) * 2006-05-22 2009-02-19 Infineon Technologies Ag Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen
EP1945012B1 (en) * 2007-01-10 2014-09-24 Tridonic Jennersdorf GmbH LED module with gold bonding
CN102169864B (zh) * 2010-02-26 2015-06-17 飞思卡尔半导体公司 引线框架片材
DE102015102759A1 (de) * 2015-02-26 2016-09-01 Heraeus Deutschland GmbH & Co. KG Leistungselektronik-Modul und Verfahren zur Herstellung eines Leistungselektronik-Moduls
DE102016117389B4 (de) * 2015-11-20 2020-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterchip und Verfahren zur Herstellung eines Leistungshalbleiterchips und Leistungshalbleitereinrichtung
CN106048679A (zh) * 2016-05-30 2016-10-26 北京首钢微电子有限公司 一种集成电路的电镀方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115558A (ja) * 1990-09-05 1992-04-16 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH04337657A (ja) * 1991-05-14 1992-11-25 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH08153843A (ja) * 1994-11-29 1996-06-11 Furukawa Electric Co Ltd:The 半導体チップ実装用リードフレーム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3933684A (en) * 1972-01-03 1976-01-20 Prototech Company Method of forming palladium oxide and palladium particles
US3818118A (en) * 1972-06-19 1974-06-18 Gti Corp Solid state electronic element encapsulation with end contacting blister formation
US3803708A (en) * 1973-02-16 1974-04-16 Matsushita Electric Ind Co Ltd Method for making a resistor
US4410867A (en) * 1978-12-28 1983-10-18 Western Electric Company, Inc. Alpha tantalum thin film circuit device
US4529667A (en) * 1983-04-06 1985-07-16 The Furukawa Electric Company, Ltd. Silver-coated electric composite materials
KR0171685B1 (ko) * 1994-02-26 1999-02-18 문성수 팔라듐 2원 또는 3원 합금 도금 조성물, 이를 이용한 도금방법 및 도금체

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115558A (ja) * 1990-09-05 1992-04-16 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH04337657A (ja) * 1991-05-14 1992-11-25 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH08153843A (ja) * 1994-11-29 1996-06-11 Furukawa Electric Co Ltd:The 半導体チップ実装用リードフレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294911B1 (ko) * 1998-05-25 2001-08-07 이중구 반도체리드프레임
JP2010153236A (ja) * 2008-12-25 2010-07-08 Alps Electric Co Ltd 弾性変形部を備える接触子の製造方法

Also Published As

Publication number Publication date
US5801436A (en) 1998-09-01

Similar Documents

Publication Publication Date Title
JPH09232493A (ja) リードフレーム
US5684329A (en) Lead frame for semiconductor device
KR0183645B1 (ko) 다층 구조의 도금층을 구비한 반도체 리드 프레임
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
EP0725437A2 (en) Semiconductor device, method of fabricating the same and copper leads
JP2576830B2 (ja) リードフレーム
US5958607A (en) Lead frame for semiconductor device
JPH06334087A (ja) 半導体装置用リードフレームの製造方法
KR20010088882A (ko) 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질
JP2000077593A (ja) 半導体用リードフレーム
JPH11111909A (ja) 半導体装置用リードフレーム
JPH05117898A (ja) 半導体チツプ実装用リードフレームとその製造方法
JP2781017B2 (ja) セラミックパッケージ
JPS6243343B2 (ja)
JPH01257356A (ja) 半導体用リードフレーム
JP2673642B2 (ja) リードフレーム
JP2762007B2 (ja) 金属薄膜積層セラミックス基板
JPH1084065A (ja) 電子部品用導電材料
JPH11186483A (ja) 半導体装置用リードフレーム
JPH09283688A (ja) 銅被覆リードフレーム材
JPH09291375A (ja) 鉄基材に被膜を備えた物品
KR100189819B1 (ko) 팔라듐이 도금된 반도체 리드프레임
JPH10313087A (ja) 電子部品用リード材
KR101167650B1 (ko) 반도체 장치용 리드 프레임
JPH08204081A (ja) 半導体装置用リードフレーム及び半導体装置とその製造法