CN102169864B - 引线框架片材 - Google Patents

引线框架片材 Download PDF

Info

Publication number
CN102169864B
CN102169864B CN201010116814.3A CN201010116814A CN102169864B CN 102169864 B CN102169864 B CN 102169864B CN 201010116814 A CN201010116814 A CN 201010116814A CN 102169864 B CN102169864 B CN 102169864B
Authority
CN
China
Prior art keywords
distance member
conductive sheet
sheet material
lead wire
wire frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010116814.3A
Other languages
English (en)
Other versions
CN102169864A (zh
Inventor
李廷
贺青春
刘永强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Priority to CN201010116814.3A priority Critical patent/CN102169864B/zh
Priority to US13/008,914 priority patent/US8486540B2/en
Publication of CN102169864A publication Critical patent/CN102169864A/zh
Application granted granted Critical
Publication of CN102169864B publication Critical patent/CN102169864B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12188—All metal or with adjacent metals having marginal feature for indexing or weakened portion for severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12201—Width or thickness variation or marginal cuts repeating longitudinally
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12361—All metal or with adjacent metals having aperture or cut
    • Y10T428/12368—Struck-out portion type

Abstract

本发明涉及引线框架片材。由导电材料制成的引线框架片材具有在其上整体形成的引线。还从该片材形成间隔部件。第一个间隔部件邻近该片材的第一纵向边缘，第二个间隔部件邻近该片材的第二纵向边缘。所述间隔部件从该片材的下侧表面延伸，并且在使用中将该下侧表面与例如加热体表面等平面支撑物间隔开。

Description

引线框架片材
技术领域
本发明涉及在半导体封装的装配中使用的引线框架片材。具体来说，本发明涉及具有整体形成的间隔部件的引线框架片材，所述间隔部件用于将该片材的下侧与例如加热体(heating block)等平面支撑物间隔开。
背景技术
典型的半导体封装形成有安装到引线框架的一个或多个半导体芯片(semiconductor dice)。引线框架包括外部连接焊盘(引线指)和一个或多个台板(flag)的结构。半导体芯片附着到相应的台板并且典型地通过结合的引线将每个芯片的电接点电耦接到外部连接焊盘。引线框架通常是通过打孔或蚀刻在导电片材中整体形成的许多个引线框架中的一个。在用密封材料将每个半导体封装分别密封之后，通过切割或打孔处理将每个引线框架与导电片材中的所有其它引线框架分开(拆分成单个)。
当考虑例如功率四方扁平无引线(Power Quad Flat No Leads，PQFN)封装和功率双扁平无引线(Power Dual Flat No Leads，PDFN)封装等半导体封装时，半导体芯片具有金属基底并且这些芯片通过焊料附着到它们相应的台板。该焊料粘在台板上，接着将半导体芯片置于焊料上。然后将引线框架的导电片材放在烤炉(oven)中的加热体上。烤炉加热焊料，使其熔化，从而将半导体芯片与它们相应的台板结合。遗憾的是，当焊料在烤炉中被加热时，一些焊料可能溅到加热体上，这导致焊料球落在加热体上。这些焊料球可能附着到后续置于加热体上的导电片材的下侧，从而可能导致潜在的短路、封装密封缺陷以及连接焊盘安装表面不平坦。因此，具有有一种防止这种短路、封装缺陷和安装表面不平坦的方法是有利的。
附图说明
通过参考以下对优选实施例的描述以及附图可以最佳地理解本发明及其目的和优点，在附图中：
图1是根据本发明第一优选实施例的引线框架片材的平面图；
图2是当支撑在加热体上并且半导体芯片安装在引线框架的台板上时图1的引线框架片材的端视图；
图3是当支撑在加热体上并且半导体芯片安装在引线框架的台板上时图1的引线框架片材的侧视图；
图4是根据本发明第二优选实施例的引线框架片材的平面图；
图5是根据本发明第三优选实施例的引线框架片材的平面图；
图6是根据本发明第四优选实施例的引线框架片材的平面图；
图7是根据本发明第五优选实施例的引线框架片材的平面图；以及
图8是当支撑在加热体上并且半导体芯片安装在引线框架的台板上时图7的引线框架片材的端视图。
具体实施方式
以下结合附图给出的详细说明意图作为对本发明的当前优选实施例的描述，并且不意图代表可以实施本发明的唯一形式。应该理解，通过意图包含在本发明的精神和范围内的不同实施例可以实现相同或等同的功能。在附图中，始终使用相同的标号来表示相同的元件。此外，术语“包括”、“包含”或者它们的其它变体意图覆盖非排它性的包括，从而包括一系列元件或步骤的系统、电路、装置组件以及方法步骤不仅包括那些元件，而且可以包括没有明确列出的或者该系统、电路、装置组件或步骤固有的其它元件或步骤。在没有更多约束的情况下，由“包括一个...”引导的元件或步骤不排除包括该元件或步骤的另外的相同元件或步骤的存在。
在一个实施例中，本发明提供包括导电片材的引线框架片材，在该导电片材中整体形成有多个引线框架。从该导电片材整体形成间隔部件。第一个间隔部件邻近该导电片材的第一纵向边缘，第二个间隔部件邻近该导电片材的第二纵向边缘。该间隔部件从该导电片材的下侧表面延伸，并且在使用中该隔离部件将该下侧表面与平面支撑物隔离开。
在另一个实施例中，本发明提供包括导电片材的引线框架片材，在该导电片材中整体形成有多个引线框架。该导电片材具有下侧表面，保护性片材可移除地附着到所述下侧表面。从该导电片材整体形成间隔部件。第一个间隔部件邻近该导电片材的第一纵向边缘，第二个间隔部件邻近该导电片材的第二纵向边缘。该间隔部件从该导电片材的下侧表面延伸，使得长度方向间隔部件边缘与该下侧表面的距离在5mm至10mm之间。
现在参考图1，图1示出根据本发明第一优选实施例的引线框架片材100的平面图。引线框架片材100包括导电片材105，在片材105中整体形成有多个引线框架110。如图所示，在该特定实施例中每个引线框架110用于功率四方扁平无引线(PQFN)封装并且具有功率管芯台板(底座)115和数字或数据管芯台板(底座)120。每个引线框架110具有两个功率焊盘125和多个数据焊盘130。功率管芯台板115、数据管芯台板120、功率焊盘125和数据焊盘130基本上通过在片材105中打孔或蚀刻适当形状的狭缝135形成。
具有从导电片材105整体形成的间隔部件(由虚影(phantom)示出)，第一个间隔部件140邻近导电片材105的第一纵向边缘145。第二个间隔部件150邻近导电片材105的第二纵向边缘155。如图所示，还可以进一步有邻近第一纵向边缘145或第二纵向边缘155的间隔部件160。在该实施例中，第一个间隔部件140是从导电片材105的冲压区域165形成的壁。此外，第二个间隔部件150是从导电片材105的另一个冲压区域170形成的壁。类似地，另外的隔离部件160同样是从另外的冲压区域175形成的壁。在该特定实施例中，所有的冲压区域165、170、175都是矩形的，并且冲压区域165、170、175中的每一个的相应的长度方向边缘180、185、190平行于第一纵向边缘145和第二纵向边缘155二者。因此，间隔部件140、150、160是平行于第一纵向边缘145和第二纵向边缘155二者的壁。
参考图2和图3，图2和图3示出当支撑在加热体210上并且半导体管芯215和220安装在引线框架110的台板115、120上时引线框架片材100的端视图和侧视图。更具体来说，管芯215和220安装到在台板115、120上施加的焊料膏225上。如图所示，间隔部件140、150从导电片材105的下侧表面230延伸，并且在使用中(当支撑在加热体210上时)间隔部件140、150、160将下侧表面230与平面支撑物间隔开。在这点上，平面支撑物是由加热体210提供的表面235并且间隔部件140、150、160以典型地在5mm至10mm之间的距离D将下侧表面230与平面支撑物(表面235)间隔开。
举例来说，示出了焊料球245形式的典型焊料溅射，其可以沉积在加热体210的表面235上。这些焊料溅射在焊料膏225的加热期间出现以将芯片215、220附着到它们相应的台板115、120。如图所示，由于间隔部件140、150和160以距离D将下侧表面230与平面支撑物(表面235)间隔开，所以由焊料溅射所产生的焊料球245不会附着到下侧表面230。
参考图4，图4示出根据本发明第二优选实施例的引线框架片材400的平面图。由于上面已经参照图1至图3描述了引线框架片材400的大部分，所以对该引线框架片材400的重复描述不是本领域的技术人员理解本发明所必需的，因此只描述不同的部分。如图所示，引线框架片材400包括导电片材405，并且在片材405中整体形成有多个引线框架410。具有从导电片材405整体形成的间隔部件(以虚影示出)，第一个间隔部件440邻近导电片材405的第一纵向边缘445。第二个间隔部件450邻近导电片材405的第二纵向边缘455。如图所示，还可以具有邻近第一纵向边缘445或第二纵向边缘455的另外的间隔部件460。在该实施例中，第一个间隔部件440是从导电片材405的冲压区域465形成的壁。此外，第二个间隔部件450是从导电片材405的另一个冲压区域470形成的壁。类似地，另外的间隔部件460同样是从另外的冲压区域475形成的壁。在该特定实施例中，所有的冲压区域465、470、475都是矩形的，并且冲压区域465、470、475中的每一个的相应的长度方向边缘480、485、490与第一纵向边缘445和第二纵向边缘455二者成角度X。结果，间隔部件440、450、460是与第一纵向边缘445和第二纵向边缘455成角度X的壁。
在该实施例中，间隔部件440、450、460再次以距离D将导电片材405的下侧表面与加热体的平面支撑物间隔开。因此，由焊料溅射所产生的焊料球不会附着到导电片材405的下侧表面。
参考图5，图5示出根据本发明第三优选实施例的引线框架片材500的平面图。同样，由于上面已经参照图1至图3描述了引线框架片材500的大部分，所以对该引线框架片材500的重复描述不是本领域的技术人员理解本发明所必需的，因此只描述不同的部分。如图所示，引线框架片材500包括导电片材505，并且在片材505中整体形成有多个引线框架510。具有从导电片材505整体形成的间隔部件(以虚影示出)，第一个间隔部件540邻近导电片材505的第一纵向边缘545。第二个间隔部件550邻近导电片材505的第二纵向边缘555。如图所示，还可以具有邻近第一纵向边缘545或第二纵向边缘555的另外的间隔部件560。如图所示，第一个间隔部件540是从导电片材505的冲压区域565形成的壁。此外，第二个间隔部件550是从导电片材505的另一个冲压区域570形成的壁。类似地，另外的间隔部件560同样是从另外的冲压区域575形成的壁。在该特定实施例中，所有冲压区域565、570、575都是矩形的，并且包括彼此成角度Y延伸开的两个矩形，并形成L形状。
同样，在该实施例中，间隔部件540、550、560以距离D将导电片材505的下侧表面与加热体的平面支撑物间隔开。因此，由焊料溅射所产生的焊料球不会附着到导电片材505的下侧表面。
参考图6，图6示出根据本发明第四优选实施例的引线框架片材600的平面图。同样，由于上面已经参照图1至图3描述了引线框架片材600的大部分，所以对该引线框架片材600的重复描述不是本领域的技术人员理解本发明所必需的，因此只描述不同的部分。如图所示，引线框架片材600包括导电片材605，并且在片材605中整体形成有多个引线框架610。具有从导电片材605整体形成的间隔部件(以虚影示出)，第一个间隔部件640邻近导电片材605的第一纵向边缘645。第二个间隔部件650邻近导电片材605的第二纵向边缘655。如图所示，还可以具有邻近第一纵向边缘645或第二纵向边缘655的另外的间隔部件660。如图所示，第一个间隔部件640是从导电片材605的冲压区域665形成的壁。此外，第二个间隔部件650是从导电片材605的另一个冲压区域670形成的壁。类似地，另外的间隔部件660同样是从另外的冲压区域675形成的壁。在该特定实施例中，所有冲压区域665、670、675都是弓形的，并且类似于环形狭缝的一部分。
同样，在本实施例中，间隔部件640、650、660以距离D将导电片材605的下侧表面与加热体的平面支撑物间隔开。因此，由焊料溅射所产生的焊料球不会附着到导电片材605的下侧表面。
参考图7，图7示出根据本发明第五优选实施例的引线框架片材700的平面图。同样，由于上面已经参照图1至图3描述了引线框架片材700的大部分，所以对该引线框架片材700的重复描述不是本领域的技术人员理解本发明所必需的，因此只描述不同的部分。如图所示，引线框架片材700包括导电片材705，并且在片材705中整体形成有多个引线框架710。每个引线框架710包括功率管芯台板(底座)715和数字或数据管芯台板(底座)720。具有从导电片材705整体形成的间隔部件(以虚影示出)，第一个间隔部件740邻近导电片材705的第一纵向边缘745。第二个间隔部件750邻近导电片材705的第二纵向边缘755。
参考图8，图8示出当支撑在加热体810上并且半导体管芯815和820安装在引线框架710的台板715、720上时引线框架片材700的端视图。如图清晰示出的，第一个间隔部件740是由导电片材705中的弯曲形成的，使得第一纵向边缘745提供第一个间隔部件740的支撑表面。类似地，第二个间隔部件750是由导电片材705中的弯曲形成的，使得第二纵向边缘755提供第二个间隔部件750的支撑表面。更具体来说，在该实施例中，第一个间隔部件740沿着第一纵向边缘745的全长延伸，并且第二个间隔部件750沿着第二纵向边缘755的全长延伸。然而，第一间隔部件740和第二间隔部件750可以不必沿着纵向边缘745、755的相应的全长延伸，这对本领域的技术人员来说是显而易见的。
同样，在该实施例中，管芯815和820安装到已经施加在台板715、720上的焊料膏825上。如图所示，间隔部件740、750从导电片材705的下侧表面830延伸，并且在使用中(当支撑在加热体810上时)间隔部件740、750将下侧表面830与平面支撑物间隔开。在这点上，平面支撑物是由加热体810提供的表面835，并且间隔部件840、850以典型地在5mm至10mm之间的距离D将下侧表面830与平面支撑物(表面835)间隔开。
再次举例来说，示出了焊料球845形式的典型焊料溅射，其可以沉积在加热体810的表面835上。如图所示，由于间隔部件840、850以距离D将下侧表面830与平面支撑物(表面835)间隔开，所以由焊料溅射所产生的焊料球845不会附着到下侧表面830。
本发明的间隔部件有利地将引线框架片材的下侧与加热体间隔开。因此，本发明减轻了不希望的(由焊料溅射产生的)焊料球附着到引线框架片材下侧的问题。因此，由焊料溅射导致的潜在短路、封装密封缺陷和连接焊盘安装表面不平坦的可能性被减小。
为了示例和说明的目的给出了对本发明优选实施例的描述，但是该描述不意图是穷尽的或者将本发明局限于所公开的形式。本领域的技术人员将认识到，在不偏离本发明的宽泛发明概念的情况下，可以对上述实施例进行改变。因此，应该理解，本发明不局限于所公开的具体实施例，而是覆盖由所附权利要求限定的本发明的精神和范围内的修改。

Claims (9)

1.一种引线框架片材，包括：
具有上侧表面和下侧表面的导电片材，所述导电片材包括在其中整体形成的多个引线框架以及沿着所述导电片材的纵向边缘并且围绕所述多个引线框架的侧轨；以及
在所述导电片材的侧轨中整体形成的间隔部件，第一个间隔部件邻近所述导电片材的第一纵向边缘，而第二个间隔部件邻近所述导电片材的第二纵向边缘，
其中所述间隔部件与所述引线框架相隔离并且沿所述导电片材的下侧表面延伸，并且在使用中所述间隔部件将所述导电片材的下侧表面与平面支撑物间隔开，以及
其中所述第一个间隔部件是从所述导电片材的冲压区域形成的第一壁，并且所述第二个间隔部件是从所述导电片材的冲压区域形成的第二壁。
2.根据权利要求1所述的引线框架片材，其中通过所述导电片材中的弯曲形成第一个间隔部件，使得所述第一纵向边缘提供第一个间隔部件的支撑表面，并且通过所述导电片材中的弯曲形成第二个间隔部件，使得所述第二纵向边缘提供第二个间隔部件的支撑表面。
3.根据权利要求2所述的引线框架片材，其中第一个间隔部件和第二个间隔部件分别沿着所述第一和第二纵向边缘的全长延伸。
4.根据权利要求1所述的引线框架片材，其中所述冲压区域是矩形的。
5.根据权利要求1所述的引线框架片材，其中所述冲压区域的长度方向边缘平行于所述第一纵向边缘。
6.根据权利要求1所述的引线框架片材，其中所述冲压区域的长度方向边缘与所述第一纵向边缘成角度。
7.根据权利要求1所述的引线框架片材，其中所述冲压区域是弓形的。
8.根据权利要求1所述的引线框架片材，其中所述冲压区域中的每一个包括彼此成角度延伸开的两个矩形。
9.根据权利要求1所述的引线框架片材，其中在使用中所述间隔部件以5mm至10mm之间的距离将所述下侧表面与平面支撑物间隔开。
CN201010116814.3A 2010-02-26 2010-02-26 引线框架片材 Expired - Fee Related CN102169864B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010116814.3A CN102169864B (zh) 2010-02-26 2010-02-26 引线框架片材
US13/008,914 US8486540B2 (en) 2010-02-26 2011-01-19 Lead frame sheet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010116814.3A CN102169864B (zh) 2010-02-26 2010-02-26 引线框架片材

Publications (2)

Publication Number Publication Date
CN102169864A CN102169864A (zh) 2011-08-31
CN102169864B true CN102169864B (zh) 2015-06-17

Family

ID=44490958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010116814.3A Expired - Fee Related CN102169864B (zh) 2010-02-26 2010-02-26 引线框架片材

Country Status (2)

Country Link
US (1) US8486540B2 (zh)
CN (1) CN102169864B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP1537981S (zh) * 2015-04-20 2015-11-16
JP1537979S (zh) * 2015-04-20 2015-11-16
JP1537980S (zh) * 2015-04-20 2015-11-16

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878890A (en) * 1997-09-30 1999-03-09 Kaneko Denki Kabushiki Kaisha Carrier tape
CN1323065A (zh) * 2000-05-09 2001-11-21 三洋电机株式会社 板状体、引线框和半导体装置的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420634A (en) * 1987-07-15 1989-01-24 Nec Corp Lead frame
JPH07101461A (ja) * 1993-09-30 1995-04-18 Yayoi Kk エンボスキャリアテープ
JP3205235B2 (ja) * 1995-01-19 2001-09-04 シャープ株式会社 リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JPH09232493A (ja) 1995-12-20 1997-09-05 Seiichi Serizawa リードフレーム
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
US6398034B1 (en) * 2000-02-29 2002-06-04 National Semiconductor Corporation Universal tape for integrated circuits
US7127805B2 (en) * 2002-11-20 2006-10-31 Intel Corporation Electronic device carrier and manufacturing tape
US7759775B2 (en) 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
US7394150B2 (en) 2004-11-23 2008-07-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
CN100519132C (zh) * 2005-05-24 2009-07-29 株式会社村田制作所 嵌件成型品的制造方法和设备
US7479409B2 (en) * 2006-12-13 2009-01-20 Stats Chippac Ltd. Integrated circuit package with elevated edge leadframe
JP2009054690A (ja) 2007-08-24 2009-03-12 Denso Corp リードフレーム構造体
US7935575B2 (en) * 2008-04-07 2011-05-03 Semiconductor Components Industries, Llc Method of forming a semiconductor package and structure therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878890A (en) * 1997-09-30 1999-03-09 Kaneko Denki Kabushiki Kaisha Carrier tape
CN1323065A (zh) * 2000-05-09 2001-11-21 三洋电机株式会社 板状体、引线框和半导体装置的制造方法

Also Published As

Publication number Publication date
CN102169864A (zh) 2011-08-31
US8486540B2 (en) 2013-07-16
US20110212341A1 (en) 2011-09-01

Similar Documents

Publication Publication Date Title
US7745929B2 (en) Semiconductor device and method for producing the same
CN100380650C (zh) 半导体集成电路器件及其制造方法
US7952175B2 (en) Lead frame, semiconductor package including the lead frame and method of forming the lead frame
CN101553920B (zh) 方型扁平无引线封装及其方法
JP2009124095A (ja) 半導体パッケージ及びその実装方法
CN102956509A (zh) 功率器件和封装该功率器件的方法
CN102169864B (zh) 引线框架片材
CN202487568U (zh) 半导体模块
US9401318B2 (en) Quad flat no-lead package and manufacturing method thereof
US20020066963A1 (en) Ball-less clip bonding
JPS60167454A (ja) 半導体装置
KR960005039B1 (ko) 수지밀봉형 반도체장치
US10553524B2 (en) Integrated circuit (IC) die attached between an offset lead frame die-attach pad and a discrete die-attach pad
US9570325B2 (en) Packaged semiconductor devices having ribbon wires
US20120322207A1 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
JP2013258354A (ja) モールドパッケージおよびその製造方法
US11444012B2 (en) Packaged electronic device with split die pad in robust package substrate
CN203812873U (zh) 导线框架与无外引脚封装构造
JP2010087442A (ja) 半導体装置及びその製造方法
JPS61237458A (ja) 樹脂封止型半導体装置
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
CN110892527B (zh) 半导体装置以及半导体装置的制造方法
US20150001696A1 (en) Semiconductor die carrier structure and method of manufacturing the same
JP2002164496A (ja) 半導体装置およびその製造方法
JP2000172819A (ja) Ｉｃカ―ドの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150617

Termination date: 20190226