JPS61237458A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS61237458A
JPS61237458A JP60078366A JP7836685A JPS61237458A JP S61237458 A JPS61237458 A JP S61237458A JP 60078366 A JP60078366 A JP 60078366A JP 7836685 A JP7836685 A JP 7836685A JP S61237458 A JPS61237458 A JP S61237458A
Authority
JP
Japan
Prior art keywords
resin
tab
lead frame
steel plate
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60078366A
Other languages
English (en)
Inventor
Michiaki Furukawa
古川 道明
Kanji Otsuka
寛治 大塚
Shoji Matsugami
松上 昌二
Hiroshi Ozaki
尾崎 弘
Takayuki Okinaga
隆幸 沖永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP60078366A priority Critical patent/JPS61237458A/ja
Publication of JPS61237458A publication Critical patent/JPS61237458A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は樹脂封止型半導体装置に関し、特K。
maWtを構成するリードフレームの改良技術に関する
〔背景技術〕
樹脂封止型半導体装置は、一般に、多連のリードフレー
ムに半導体素子をマウントシ、ワイヤボンディングした
後、モールド金層に入れてエポキシ樹脂などの樹脂でト
ランスファモールドし、個別に切断分離する主要工程を
経て得られる。
従来のリードフレームは、圧延材料をそのtまプレスに
て打抜いたもの全使用しており、また、一般に、その表
面はフラットに形成されている。
かかるリードフレームを使用し九場合、レジンとの接着
強度が弱く、水分浸入の原因となりたシする。
なお、樹脂封止型半導体装置やリードフレームについて
詳しく述べである文献の例として、工業調査会発行1”
IC化実装技術J1980年1月15日刊P135〜1
40及び、工業調査会発行[電子材料J1982年8月
号、昭和57年8月1日発行P69〜74がある。
〔発明の目的〕
本発明の目的は、リードフレームとレジンとの接着強度
を向上させる技術を提供することを目的とする。
本発明の他の目的は、外部から半導体素子へのリードフ
レーム表面を伝わつて浸入する水分の到達を阻止するこ
とのできる技術を提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明では、例えばリードフレーム表面を部
分的に粗面とし、これによりリードフレーム・レジン間
の接着強度を増加し、パッケージ外部と半導体素子間の
水分到達経路を長くすることに成功した。
〔実施例〕
次に、本発明を、実施例を示す図面によシ説明する。
第1図は多連リードフレーム成形前の鋼板でありて、本
発明によるリードフレーム表面を部分的に粗面と成した
鋼板の要部平面図、82図は同鋼板をプレスにて打抜き
加工を行なつて成る多連リードフレームの要部平面図、
第3図は当該リードフレームを使用して成る樹脂封止型
半導体装置の断面図を示すつ 第1図に示すように、鋼板1表面を部分に粗面2となす
鋼板lは、例えば銅帯よシ成シ、例えば、F・−Ni系
合金、鋼合金によシ構成される。
粗面2の形成は、上下の圧延ロール(図示せず)を梨地
としておき、これらロール間に鋼板を通過させる。
粗面2は、半導体素子を搭載する部分(以下半導体素子
搭載部という)やコネクタワイヤとのボンディングエリ
アを除くレジンとの接着面に形成する。
次に、かかる鋼板を用いて、第2図に示すような、多連
のリードフレームを成形する。
この成形はプレス打抜き加工によシ行なう。尚該リード
フレーム3は、その中央に半導体素子搭載部であるタブ
4と称される部分と、このタブ4を支持しているタブ吊
りリード5部分と、タブ4に向かって延びる複数のリー
ド6と、レジンモールド時レジンの流出を防ぐダム7と
、枠8とを備えて成るう 粗面2を、第2図に示すように、タブ4やコネクタワイ
ヤとのボンディング部9を避けて形成する。
粗面2の形成は、第3図に示すように、リードフレーム
両面に行なうとよく、ti、直線状2列に配設するとよ
い。
第3図に示すような樹脂封止型半導体装置10は、例え
ば、次のようにして得ることができる。
多連リードフレーム3のタブ4上に半導体素子11t−
マウント(固着)する。このいわゆるペレット付は例え
ばAgペーストなどを使用して行われる。
尚該素子11のパッド(図示せず)と、リードフレーム
3のボンディングエリア部9に形成されたパッド(図示
せず)とな、例えばAJ線より成るコネクタワイヤ12
によシ接続する。この接続は超音波法などの周知のワイ
ヤボンディング法によシ行われ、この電気的、物理的接
続により、素子11内の内部配線がリード6を経て外部
に引き出しされる。
ワイヤボンディング後、モールド金型に尚該組立品を入
れて、エポキシ樹脂などのレジンによシト2ンスフアー
モールドを行ない、半導体素子11やコネクタワイヤ1
2や上記ワイヤボンディング部などをレジンによシ封止
する。
第3図において、13はこのようにして得られたレジン
による封止部を示す。封止後に、多連リードフレームか
ら個別に分離切断後、リード5のレジン封止部13外の
いわゆるアウターリードと称される部分を第3図に示す
ように折シ曲げし、メッキ工程などを経て、デエアルラ
イン(DIL)タイプのプラスチックパッケージ1(l
得る。
〔利用分野〕
(1)本発明によれば、リードフレームのレジンとの接
着面が粗面とされているので、フラットに形成された場
合に比して、リードフレームとレジンとの接着強度が増
大し、リードのレジン封止部からの引抜き強度が向上す
る。
したがって、上記接着強度が弱かったシ、また、リード
折曲げの際にリードとレジンとの間にすきまが形成され
たシして、そこから水分が浸入することが防止される。
それ故、水分の没入による、素子パッド腐蝕不良や素子
回路腐蝕不良などが防止され、高信頼度の樹脂封止型半
導体装置が得られたう (2)本発明によれば、リードフレーム表面が粗面に形
成されているので、水分がリードを伝わりてパッケージ
内に浸入しても、水分は粗面を越えることにより、素子
へと到達するので、その到達が阻止され、また、到達時
間を著しく遅延させることができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明し九が、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、前記実施例では、粗面形成の場合のみ例示した
が、波形面や凹凸形を形成し、同様に本発明所望の目的
を達成してもよい。
〔利用分野〕
本発明はDILプラスチックパッケージの他、樹脂封止
型半導体装置全般に適用することができ、例えば四方向
からリードが引き出しされた72ツトバツクタイプのグ
ラスチックパッケージなどにも適用できる。
【図面の簡単な説明】
第1図はリードフレーム成形前要部平面図、第2図は本
発明の実施例を示すリードフレームの要部平面図、 第3図は本発明の実施例を示す断面図である。 1・・・鋼板、2φ・・粗面、3・・・多連のリードフ
レーム、4・・・タブ(半導体素子搭載部)5・・・タ
ブ吊りリード、6・・・リード、7・―・ダム、8・・
・枠、9・・・コネクタワイヤとのボンディング部、1
0・・・樹脂封止型半導体装置。11・・・半導体素子
、12・・・コネクタワイヤ、13・・・レジン封止部
。 第  3  図

Claims (1)

  1. 【特許請求の範囲】 1、リードフレーム上に半導体素子を搭載し、該素子と
    リードフレームとをコネクタワイヤにより接続し、少な
    くとも半導体素子表面をレジンにより封止して成る樹脂
    封止型半導体装置において、前記リードフレームが、半
    導体素子搭載部及びコネクタワイヤとのボンディングエ
    リアを除くレジンとの接着面を粗面又は波形面又は凹凸
    面に形成して成ることを特徴とする樹脂封止型半導体装
    置。 2、リードフレームが、圧延ロール間に鋼板を通過させ
    、その際に該鋼板表面を粗面と成した後に、プレス打抜
    き加工を行なって成る多連のリードフレームである、特
    許請求の範囲第1項記載の樹脂封止型半導体装置。
JP60078366A 1985-04-15 1985-04-15 樹脂封止型半導体装置 Pending JPS61237458A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60078366A JPS61237458A (ja) 1985-04-15 1985-04-15 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60078366A JPS61237458A (ja) 1985-04-15 1985-04-15 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS61237458A true JPS61237458A (ja) 1986-10-22

Family

ID=13660006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60078366A Pending JPS61237458A (ja) 1985-04-15 1985-04-15 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS61237458A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886402A (en) * 1997-01-23 1999-03-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device card
US6011303A (en) * 1996-11-29 2000-01-04 Nec Corporation Electronic component
US7036221B2 (en) * 1996-07-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor element-mounting board
US7799611B2 (en) * 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7036221B2 (en) * 1996-07-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor element-mounting board
US6011303A (en) * 1996-11-29 2000-01-04 Nec Corporation Electronic component
US5886402A (en) * 1997-01-23 1999-03-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device card
US7799611B2 (en) * 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Similar Documents

Publication Publication Date Title
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6372539B1 (en) Leadless packaging process using a conductive substrate
US5521428A (en) Flagless semiconductor device
EP0503769B1 (en) Lead frame and resin sealed semiconductor device using the same
JP2002076228A (ja) 樹脂封止型半導体装置
US6340837B1 (en) Semiconductor device and method of fabricating the same
JPH06163798A (ja) 半導体パッケージ及びその製造方法
US7227245B1 (en) Die attach pad for use in semiconductor manufacturing and method of making same
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
JPH06140563A (ja) 半導体装置
JP2002198482A (ja) 半導体装置およびその製造方法
JPS61237458A (ja) 樹脂封止型半導体装置
US5606204A (en) Resin-sealed semiconductor device
JP2746224B2 (ja) 半導体装置およびその製造方法
JP2539432B2 (ja) 樹脂封止型半導体装置
JPS60120543A (ja) 半導体装置およびそれに用いるリ−ドフレ−ム
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
JP3134445B2 (ja) 樹脂封止型半導体装置
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR19980026609A (ko) 리드 온 칩용 리드 프레임 및 그를 이용한 반도체 칩 패키지
JPS61241954A (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JPH0870087A (ja) リードフレーム