JPS60120543A - 半導体装置およびそれに用いるリ−ドフレ−ム - Google Patents

半導体装置およびそれに用いるリ−ドフレ−ム

Info

Publication number
JPS60120543A
JPS60120543A JP58228430A JP22843083A JPS60120543A JP S60120543 A JPS60120543 A JP S60120543A JP 58228430 A JP58228430 A JP 58228430A JP 22843083 A JP22843083 A JP 22843083A JP S60120543 A JPS60120543 A JP S60120543A
Authority
JP
Japan
Prior art keywords
tab
lead
leads
chip
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58228430A
Other languages
English (en)
Inventor
Sadao Ogura
小倉　節生
Kazuyuki Kamegaki
亀垣　和幸
Akio Fukuda
福田　朗朗
Hideo Niratsuka
韮塚　秀夫
Hiroshi Ihara
伊原　洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Akita Electronics Systems Co Ltd
Renesas Eastern Japan Semiconductor Inc
Hitachi Iruma Electronic Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Hitachi Microcomputer Engineering Ltd
Hitachi Iruma Electronic Co Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd, Hitachi Microcomputer Engineering Ltd, Hitachi Iruma Electronic Co Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP58228430A priority Critical patent/JPS60120543A/ja
Publication of JPS60120543A publication Critical patent/JPS60120543A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に肉厚の厚い半導体ベレ
ットを用いた半導体装置のリードフレーム技術に関する
。
〔背景技術〕
半導体集積回路装置（ＩＣ，ＬＳＩ等）の最終組立にあ
たっては、第１図に示すように複数のり一ド１とチップ
付は用の載置台となるタブ２とを一枚の金属板から打抜
いたリードフレームを用意し、このリードフレームのタ
ブ２上に半導体チップ（半導体素子）３を接続（ペレッ
トボンディング）するとともに素子の電極（ポンディン
グパッド）７と各リード１との間を接続（ワづヤボンデ
ィング）した後、チップ３を包囲するようにレジン（樹
脂）モールド体４により封止する。
素子の電、極（パッド）７と各リード間のワイヤ（金ワ
イヤ）５による接続の際に、ワイヤがチップの上縁部に
接触する「タブショート」を防止する目的で、本発明者
により第２図に示すようにタブ面がリード面より低く位
置するようにタブを支持する他のリードであるタブリー
ド１ａに段部６を形成した「タブ下げリード」が開発さ
れている。
ところで、ウェハの直径が従来の７６ｍｍ（３インチ）
、１００闘（４インチ）から１２５闘（５インチ）の大
径のものを使用するようＫなると、バック研削後のウェ
ハの厚さが従来の４００μｍから５００μｍ、６００μ
ｍと厚くする必要がでてくる。このような厚いウエノ・
から裁断したチップをリードフレームに組立てる場合、
タブショート等の不良を防止するためには、チップの厚
さ分だけ深く「タブ下げ」を行う必要がある。
チップが厚いままこれまでと同じ程度の「タブ下げ」を
行った場合、ボンディングの際の「コスリ」等によりタ
ブリードの機械的強度が弱くなる。
リードフレームのタブ下けは、リードフレーム打抜きの
際に同時に又は打抜き後にプレスによって行う。しかし
、「タブ下げ」量が深くなると厚さＱ、２５ｍｍ程度の
リードフレームのタブリードの段部第３図に示すように
薄くなりリードフレームの機械的程度が小さくなったり
、むりなプレスの大めに熱を加えた場合に歪が大きくリ
ードフレームが第４図に示すように異常に変形するおそ
れがあるという問題点があることが発明者によってあき
らかとされた。
〔発明の目的〕
本発明は」した問題を解消するためになされたものでお
る。すなわち本発明の一つの目的はチップの厚いＩＣに
対しても適用できるリードフレーム技術の提供である。
本発明の他の目的は、信頼性のあるＩＣの提供にある。
本発明の、前記ならびにその他の目的と新規な特徴は本
明＃ｌ１ｌｔの記述および添付図面よりあきらかになる
であろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、タブとタブリードとダムとリードからなるリ
ードフレームにおいて、上記タブはリード面より低位に
なるように段部な有するタブリードにより支持され、上
記タブリードの段部は複数段、たとえは２段に形成され
ていることにより、リードフレームに段部な形成する際
のストレスを少なくし、信頼性あるＩＣを提供するもの
である。
〔実施例１〕 第５図は、本発明の一実施例を示す半導体装置の断面図
である。
１はリード、ｌａはタブリード、２に＋Ｌタブであり、
錨系金属より形成されている。チップ３は、タブ２上に
固着材８を介【２て固層されている。第６図を参照し、
チップ３のポンディングパッド７とリードｌは、金ワイ
ヤ５によって電気的に接続さｔている。そして、エポキ
シ市脂４によって封止される。
ｍ５図及び第６図において注目すべきことは、タブリー
ド１ａを２段の階段状としてタブ２を低位に支持する様
にし六ということである。すなわち、タブリード１＆に
段部６ａ、及び６ｂを設けてタブ面とリード面との間隔
なｄとしたということである。そわにより、チップ３が
比較的厚くてもリード面がチップ上面より低位置になる
ことがなくなりチップ３の各パッド７と各リード１間を
ワイヤ５で接続する際に発生する「タブ７１１−ト」を
確実に防止することができる。
〔実施例２〕 第７図は、本発明の半導体装置に使用されるリードフレ
ームの斜視図を示す。
同図に示すようにリードフレーム９は一一枚の銅系金属
板より形成さ４ていて、リード（インナーリード）１．
タブリード１ｍ、タブ２．ダム１０゜アウターリード１
１より構成さオｌている。
段部６ｍ、６ｂの形成は、リード打抜きの際に同時に、
又は、リード打抜き後にプレスによって曲げ加工するこ
とによって形成さ汎る。上記のようにタブリード１ａの
「タブ下け」は段部６亀。
６ｂの２段によって形成されるため、リード１上面とタ
ブ面との高さの違いが大きくなっても、段部の板厚が極
く薄になったり、プレス歪みによるリードフレームの熱
変形が生じることがなくなる。
ダム９は、封止り際モールド金部によってはさまね、エ
ポキシ樹脂の流出を止めるために設けられている。封止
後、ダム９は、切り取られる。アウターリード１１は封
止体より外部に出ることになるリードである。
なお、これまでＩＣのウェハは裏面研削を行ったものを
使用し組立時のチップは比較的薄いものであった。しか
し、今後裏面研削を行わない厚いままのチップを使用す
る傾向にあり、前記のうち２段にタブ下げしたリードフ
レームを用いることにより、チップの厚さによる問題を
解決することができる。
〔効果〕
・以上実施例で述べた本発明によれば下記の効果が得ら
れる６ （１１タブリードに複数の段部な設けたことによりタブ
上面とリード上面の路離を大きく取ることができ、チッ
プの厚いＩＣに対しても適用できるという効果が得られ
る。
（２１（１１より、厚い半導体チップをタブ上にボンデ
ィングした場合もリード上面がチップ上面より下ること
がなくワイヤによる「タブショート」を起すことがなく
なり信頼性が向上するという効果が得られる。
（３）また、本発明によればタブリードの１タブ下げ」
は２段に形成されることがらｄが大きくなっても段部が
極〈薄になったり、プレス歪みによるリードフレームの
熱変形を生じることなく信頼性ある半導体装置を提供す
ることができる。
以上本発明者によってなさハた発明を実施例にもとづき
具体的に説明ｌ、たが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々ｆ更
可能であることはいうまでもない。
たとえばタブリードのタブ下けを３段又はそれ以上の多
段に形成することにより同様の効果が得られる。
〔利用分野〕
本発明は４１Ｊ］旨封止形の半導体装置でタブ下げを行
う全ての場合に適用することができる。
【図面の簡単な説明】
第１図はリードフレームの一形態を示す平面図、第２図
ｋｉ第１図におけるＡ−Ａ’切断面図である、 第３図及び第４図は「タブ下げ」を深くした場合のタブ
リードの形態を示１−一部断面図である、ｍ５図は本発
明の一実施例であって樹脂封止半導体装置の断面図であ
る。 第６図ねモールド前のポンプイングツ（ラドとリードを
金ワイヤで接続した状況を示す斜視図を示す。 第７図は本発明の一実施例であってリードフレームの斜
視図である。 １・・・リード（インナーリード）、１ａ・・・タブリ
ード、２・・・タブ、３・・・半導体チップ、４・・・
樹脂体、５・・・ワイヤ、６．６ｍ、６ｂ・・・段部、
７・・・ボンデインク・パッド、９・・・リードフレー
ム、１０・・・ダム、１１・・・アウターリード。 第　１　図 第　３　図　第　４　間 第　５　図 第　６　図 第１頁の続き ＠発明者福１）朗朗 ＠発明者韮塚　秀夫 ［相］発　明　者　伊　原　洋 埼玉県入間郡毛呂山町大字旭台１旙地　日立入間電子株
式小平市上水本町１４７９Ｉ地　日立マイクロコンピュ
ータエンジニアリング株式会社内

Claims (1)

  1. 【特許請求の範囲】 １、樹脂体と、半導体素子と、前記半導体素子を載Ｗす
    る１ｉ１１！置台と、帥記牛導体累子上に形成された電
    極と電、気的に接続される複数のリードとを有【７、前
    記載置台は、リード面より低位になるように段部を肩す
    る他のリードにより支持されていることを％徴とする半
    導体装置。 ２、前記載置台を支持する他のリードの段部は、２段で
    ある特許請求の範囲絹１頓記載の半導体装置。 ３、半導体素子が載置さする載置台と素子に形成された
    に極と型録的に接続さｆする複数のリードからなるリー
    ドフレームであって、上記載ＩＮ台はリード面より低位
    になるように段部な有する他のリードにより支持され、
    上記他のリードの段部は複数段に形成されていることを
    特徴と−４−るリードフレーム。 ４、上記載置台を支持する他のリードの段部は２段であ
    る特許請求の範四第４頓記載のリードフレーム
JP58228430A 1983-12-05 1983-12-05 半導体装置およびそれに用いるリ−ドフレ−ム Pending JPS60120543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58228430A JPS60120543A (ja) 1983-12-05 1983-12-05 半導体装置およびそれに用いるリ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58228430A JPS60120543A (ja) 1983-12-05 1983-12-05 半導体装置およびそれに用いるリ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS60120543A true JPS60120543A (ja) 1985-06-28

Family

ID=16876357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58228430A Pending JPS60120543A (ja) 1983-12-05 1983-12-05 半導体装置およびそれに用いるリ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS60120543A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137436U (ja) * 1984-02-23 1985-09-11 日本電気株式会社 半導体集積回路装置
JPS61108141A (ja) * 1984-11-01 1986-05-26 Mitsubishi Electric Corp 半導体装置
US5198883A (en) * 1988-08-06 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor device having an improved lead arrangement and method for manufacturing the same
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
JPH1065089A (ja) * 1996-08-13 1998-03-06 Hitachi Ltd リードフレームおよびその製造方法ならびにそれを用いた半導体装置
CN101834267A (zh) * 2010-04-30 2010-09-15 深圳市奥伦德元器件有限公司 平面支架及封装方法
WO2017002268A1 (ja) * 2015-07-02 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137436U (ja) * 1984-02-23 1985-09-11 日本電気株式会社 半導体集積回路装置
JPS61108141A (ja) * 1984-11-01 1986-05-26 Mitsubishi Electric Corp 半導体装置
US5198883A (en) * 1988-08-06 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor device having an improved lead arrangement and method for manufacturing the same
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
JPH1065089A (ja) * 1996-08-13 1998-03-06 Hitachi Ltd リードフレームおよびその製造方法ならびにそれを用いた半導体装置
CN101834267A (zh) * 2010-04-30 2010-09-15 深圳市奥伦德元器件有限公司 平面支架及封装方法
WO2017002268A1 (ja) * 2015-07-02 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN107210284A (zh) * 2015-07-02 2017-09-26 瑞萨电子株式会社 半导体器件的制造方法和半导体器件
JPWO2017002268A1 (ja) * 2015-07-02 2017-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Similar Documents

Publication Publication Date Title
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3420057B2 (ja) 樹脂封止型半導体装置
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3285815B2 (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2972096B2 (ja) 樹脂封止型半導体装置
JP2005531137A (ja) 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法
JP2008160148A (ja) 電子パッケージの形成方法
JP2002076040A (ja) 半導体装置及びその製造方法
JPH0794553A (ja) 半導体装置およびその製造方法
US4951120A (en) Lead frame and semiconductor device using the same
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JPS60120543A (ja) 半導体装置およびそれに用いるリ−ドフレ−ム
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JPH11260990A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JP2000195894A (ja) 半導体装置の製造方法
JP2000196005A (ja) 半導体装置
JPH03228339A (ja) ボンディングツール
JP2002134654A (ja) 樹脂封止型半導体装置及びその製造方法
JPS6050346B2 (ja) 半導体装置の製造方法
JP2001177007A (ja) 半導体装置及びその製造方法
JPH10154723A (ja) 樹脂封止型半導体装置のワイヤボンド構造
JPH06177283A (ja) 樹脂封止型半導体装置