JPH07161876A - 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型 - Google Patents
半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型Info
- Publication number
- JPH07161876A JPH07161876A JP5310845A JP31084593A JPH07161876A JP H07161876 A JPH07161876 A JP H07161876A JP 5310845 A JP5310845 A JP 5310845A JP 31084593 A JP31084593 A JP 31084593A JP H07161876 A JPH07161876 A JP H07161876A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- integrated circuit
- circuit device
- semiconductor integrated
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000011347 resin Substances 0.000 claims abstract description 21
- 229920005989 resin Polymers 0.000 claims abstract description 21
- 238000000465 moulding Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 15
- 239000011810 insulating material Substances 0.000 claims description 5
- 238000005452 bending Methods 0.000 abstract description 11
- 239000000523 sample Substances 0.000 description 4
- 239000000725 suspension Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Abstract
金型でクランプする際のリード曲がりを防止する。 【構成】 テープダム7を貼り付けたリードフレーム8
を樹脂モールドする際、キャビティの内径寸法が上型1
1aと下型11bとで異なっているモールド金型を用い
ることにより、上型11aの側壁端部と下型11bの側
壁端部との間に寸法のずれを生じさせ、リード5のイン
ナーリード部が上下方向に屈曲するのを防止する。
Description
よびその製造技術に関し、特に、QFP(Quad Flat Pac
kage) のような多ピン、狭ピッチのLSIパッケージに
適用して有効な技術に関する。
ドフレームには、ダムバーが設けられている。ダムバー
は、リードの中途部に設けられた部材であり、リードフ
レームに搭載した半導体チップを樹脂モールドする際、
モールド金型に注入された溶融樹脂がリードの隙間から
金型の外部に流出するのを防止する機能を備えている。
このダムバーは、また、リードの変形を防止する支持部
材としての機能も備えている。ダムバーは、半導体チッ
プを樹脂モールドした後、プレスによって切断、除去
(ダムカット)される。
ジの組立てに用いるリードフレームは、リードの多ピン
化、狭ピッチ化が急速に進行していることから、プレス
によるダムバーの切断が次第に困難になりつつある。
る手段に代えて、薄い絶縁テープをリードフレームに貼
り付け、これを樹脂モールド時にリード間に圧入させて
ダムバーとして利用する、いわゆるテープダム方式が提
案されている(特開昭58−28841号公報)。この
テープダム方式によれば、テープが絶縁材で構成されて
いるので樹脂モールド後のダムカットが不要となり、リ
ードの多ピン化、狭ピッチ化を促進させることができ
る。
検討した、テープダム方式のリードフレーム100がモ
ールド金型に装着されている状態を示している。
bとで構成され、リードフレーム100は下型101b
の上面に位置決めされる。リードフレーム100は、リ
ード102とダイパッド部103とで構成されており、
リード102の中途部(インナーリード部とアウターリ
ード部との境界部)の片面には、ポリイミド樹脂のよう
な絶縁材からなる薄いテープダム104が接着剤によっ
て貼り付けられている。ダイパッド部103の上面に接
合された半導体チップ105は、ボンディングワイヤ1
06を介してリード102と電気的に接続されている。
るには、まず、上型101aと下型101bとを密着さ
せて型締めを行う。すると、リードフレーム100の片
面(図13に示す例では上面)に接着されたテープダム
104は、上型101aとリードフレーム100とに挟
まれて押し潰され、その一部がリード102とリード1
02の隙間に充填される。
入して半導体チップ105をモールドする。このとき、
リード102とリード102の隙間には、絶縁テープ1
04が充填されているので、この隙間から溶融樹脂が金
型の外部に流出することはない。
取出してリード102に半田メッキ処理を施し、さらに
リードフレーム100の不要な箇所をプレスで切断、除
去した後、リード102を所定の形状に折り曲げること
より、LSIパッケージが完成する。
ケージのモールド金型は、前記図13に示すように、上
型101aと下型101bの形状が対称になっている。
ドフレーム100をこのようなモールド金型に装着して
型締めを行うと、リード102の中途部(インナーリー
ド部とアウターリード部との境界部)は、その下面が直
接下型101bでクランプされるのに対し、上面はテー
プダム104を介して上型101aでクランプされるの
で、図14に示すように、リード102のインナーリー
ド部がテープダム貼り付け面と反対の方向(下方)に屈
曲してしまう。また、テープダム104がリードフレー
ム100の下面に貼り付けてある場合は上方に屈曲す
る。
05とを接続しているボンディングワイヤ106が変形
(ワイヤよれ)してワイヤショートを引き起こしたり、
ダイパッド部103(および半導体チップ105)が傾
いたりするモールド不良が発生する。
ーム100の両面に貼り付ければ、リード102の中途
部にも上下両方向から均等な荷重が加わるので、インナ
ーリード部の屈曲は生じないが、この方法では、モール
ド金型を型締めする際、絶縁テープ104がリードフレ
ーム100の上下両方向からリード102の隙間に圧入
されるので、狭ピッチのリードフレーム100の場合
は、リード102が横方向に押し広げられて変形してし
まう。
フレームをモールド金型でクランプする際のインナーリ
ード曲がりを有効に防止することのできる技術を提供す
ることにある。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
ップを封止した樹脂パッケージ本体の側面に絶縁材から
なるテープダムを設け、前記樹脂パッケージ本体の側面
から外方に延在するリードの上面側と下面側とで前記樹
脂パッケージ本体の外形寸法を異ならせたものである。
は、テープダム方式のリードフレームに搭載した半導体
チップを樹脂モールドする際、キャビティの内径寸法が
上型と下型とで異なっているモールド金型を用いるもの
である。
るモールド金型は、キャビティの内径寸法を上型と下型
とで異ならせたものである。
型と下型とでクランプすると、リードの中途部(アウタ
ーリード部とインナーリード部との境界部)は、その下
面が下型でクランプされ、上面は軟質なテープダムを介
して上型にクランプされる。
ャビティの内径寸法が上型と下型とで異なっていること
により、上型の側壁端部と下型の側壁端部との間に寸法
のずれが生じるので、リードのインナーリード部が上下
方向に屈曲するのを防止することができる。
に説明する。
の断面図である。エポキシ系樹脂からなるパッケージ本
体2の内部には、ダイパッド部3、シリコン単結晶から
なる半導体チップ4およびリード5のインナーリード部
が封止されている。半導体チップ4は、例えばエポキシ
樹脂系の接着剤によってダイパッド部3上に接着されて
いる。半導体チップ4とリード5のインナーリード部
は、Au、CuまたはAlからなるボンディングワイヤ
6を介して電気的に接続されている。
とアウターリード部との境界部)には、一部がパッケー
ジ本体2の内部に封止され、他の一部がパッケージ本体
2の外部に露出したテープダム7が設けられている。こ
のテープダム7は、例えばポリイミド樹脂のような絶縁
材からなる薄いテープで構成され、接着剤によってリー
ド5の上面に貼り付けられている。
は、リード5の上面側と下面側とでパッケージ本体2の
外形寸法が異なっている。具体的には、このパッケージ
本体2は、リード5の上面側の外形寸法が下面側のそれ
よりも大きくなっている。
る。
を用意する。このリードフレーム8は、ダイパッド部
3、このダイパッド部3を支持するためにその四隅に一
本ずつ設けられた吊りリード9、ダイパッド部3の周囲
に配置された複数本のリード5、リード5のインナーリ
ード部とアウターリード部との中途部に貼り付けられた
四角枠状のテープダム7、リード5および吊りリード9
を支持する外枠10により構成されている。リードフレ
ーム8は、42アロイあるいはCuからなり、上記ダイ
パッド部3、リード5、吊りリード9、外枠10などの
各部材がプレスあるいはエッチングにより一体に成形さ
れてなる。
は0.1 mm程度であり、リード2のインナーリード部の幅
は0.13mm程度、ピッチは0.3mm程度である。また、テ
ープダム7の厚さは50μm 程度、幅は0.5〜2.0mm程
度であり、テープダム7をリード5に貼り付けている接
着剤層の厚さは25μm 程度である。
ーム8のダイパッド部3に半導体チップ4を接合(ペレ
ットボンディング)し、続いて図4に示すように、リー
ド5と半導体チップ4とをボンディングワイヤ6で電気
的に接続する。
ーム8をモールド金型に装着する。このモールド金型は
一対の上型11aおよび下型11bで構成されており、
リードフレーム8は下型11bの上面に位置決めされ
る。
キャビティの内径寸法が上型11aと下型11bとで異
なっている。具体的には、上型11aの内径寸法(a)
が下型11bのそれ(b)よりも大きくなっている。
面と下型11bの上面とを密着させて型締めを行う。す
ると、リードフレーム8の上面に接着されているテープ
ダム7は、上型11aとリードフレーム8とに挟まれて
押し潰され、一部がリード5とリード5の隙間に圧入さ
れる。
が下型11bでクランプされ、上面は軟質なテープダム
7を介して上型11aでクランプされるが、上型11a
の側壁端部と下型11bの側壁端部との間に寸法のずれ
(図6に示すx)が生じているので、リード5のインナ
ーリード部が上方に屈曲することはない。本発明者は、
この寸法のずれ(x)が少なくとも0.3mm程度以上あれ
ば、リード5の屈曲が生じないことを確認している。
樹脂を注入して半導体チップ4をモールドする。このと
き、リード5とリード5の隙間には、テープダム7が充
填されているので、この隙間から溶融樹脂が金型の外部
に流出することはない。
すと、図7に示すように、リード5の上面側と下面側と
で外形寸法が異なったパッケージ本体2が得られる。
田メッキ処理を施した後、リードフレーム8の不要な箇
所をプレスで切断、除去し、さらにリード5を所定の形
状に折り曲げることより、前記図1に示したQFP1が
完成する。また、アウターリード部の折り曲げ方向を上
下逆向きにした場合は、図8に示すようなQFP1が得
られる。
ム7を貼り付けたリードフレーム8をモールド金型でク
ランプする際のインナーリード曲がりを有効に防止する
ことができるので、信頼性の高いQFP1を高い歩留り
で製造することができる。
テープダム7を貼り付けたものを使用したが、下面にテ
ープダム7を貼り付けたリードフレームを用いて樹脂モ
ールドを行う場合は、上型の側壁の一端から他端までの
寸法を下型のそれよりも小さくしたモールド金型を用い
ることにより、リード5のインナーリード部がテープダ
ム貼り付け面と反対の方向に屈曲するのを防止すること
ができる。なお、テープダム7の貼り付け面は、半導体
チップ4と同一面である必要はなく、用途に応じて半導
体チップ4と同一面あるいは反対面に貼り付ければよ
い。
本体2の上面側と下面側の外形寸法が異なっているの
で、例えば図9に示すような箇所でリード5にプローブ
12を当てて電気試験を行うことができる。このように
すると、変形し易いリード5の先端にプローブ12を当
てなくとも良いので、電気試験時のリード5の変形を確
実に防止することができる。
ってQFP1をハンドリングする際、パッケージ本体2
の側面を治具13で掴むことが容易になるので、QFP
1のハンドリングや搬送が便利になる。
字状に折り曲げる場合、パッケージ本体2の外形寸法が
小さくなっている方向に折り曲げると、これとは逆の方
向に折り曲げた場合に比べてリード5の横方向への張り
出し量を少なくすることができるので、QFP1の実装
面積を小さくすることができる。
体2の上面に放熱板14を取り付けることにより、半導
体チップ4の熱をダイパッド部3を介して放熱板14に
逃がすことができるので、熱抵抗の小さいQFP1を提
供することができる。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
合について説明したが、本発明は、テープダム方式のリ
ードフレームを用いて組み立てられる各種LSIパッケ
ージに適用することができる。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
た半導体チップを樹脂モールドする際、キャビティの内
径寸法が上型と下型とで異なっているモールド金型を用
いることにより、リードフレームをモールド金型でクラ
ンプする際のインナーリード曲がりを有効に防止するこ
とができる。
ージは、パッケージ本体の上面側と下面側の外形寸法が
異なっているので、パッケージ本体の側面でリードにプ
ローブを当てることが可能となり、電気試験時のリード
の変形を確実に防止することができる。
ンドリングする際、パッケージ本体の側面を治具で掴む
ことが容易になるので、LSIパッケージのハンドリン
グや搬送が便利になる。
パッケージ本体の外形寸法が小さくなっている方向に折
り曲げることにより、LSIパッケージの実装面積を小
さくすることができる。
断面図である。
製造方法を示すリードフレームの斜視図である。
製造方法を示すリードフレームの斜視図である。
製造方法を示すリードフレームの平面図である。
製造方法を示すリードフレームの断面図である。
製造方法を示すリードフレームの断面図である。
製造方法を示すリードフレームの断面図である。
の断面図である。
路装置の断面図である。
集積回路装置の断面図である。
置の断面図である。
置の断面図である。
造方法を示すリードフレームの断面図である。
造方法を示すリードフレームの断面図である。
Claims (7)
- 【請求項1】 半導体チップを封止した樹脂パッケージ
本体の側面に絶縁材からなるテープダムを設けた半導体
集積回路装置であって、前記樹脂パッケージ本体の側面
から外方に延在するリードの上面側と下面側とで前記樹
脂パッケージ本体の外形寸法を異ならせたことを特徴と
する半導体集積回路装置。 - 【請求項2】 テープダム貼付け面側の前記樹脂パッケ
ージ本体の外形寸法を他面側のそれよりも大きくしたこ
とを特徴とする請求項1記載の半導体集積回路装置。 - 【請求項3】 前記樹脂パッケージ本体の側面における
前記リードの上面側と下面側との段差を0.3mm以上にし
たことを特徴とする請求項1または2記載の半導体集積
回路装置。 - 【請求項4】 前記樹脂パッケージ本体の外形寸法の小
さい面側で前記リードをJ字状に折り曲げたことを特徴
とする請求項1、2または3記載の半導体集積回路装
置。 - 【請求項5】 QFPであることを特徴とする請求項
1、2、3または4記載の半導体集積回路装置。 - 【請求項6】 片面にテープダムを貼り付けたリードフ
レームに搭載された半導体チップを樹脂モールドする
際、キャビティの内径寸法が上型と下型とで異なってい
るモールド金型を用いることを特徴とする半導体集積回
路装置の製造方法。 - 【請求項7】 請求項1、2、3、4または5記載の半
導体集積回路装置の製造に用いるモールド金型であっ
て、キャビティの内径寸法が上型と下型とで異なってい
ることを特徴とするモールド金型。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31084593A JP3151346B2 (ja) | 1993-12-10 | 1993-12-10 | 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型 |
TW083111106A TW268143B (ja) | 1993-12-10 | 1994-11-29 | |
KR1019940033138A KR950021459A (ko) | 1993-12-10 | 1994-12-07 | 측면에 플랜지를 가진 패케지 반도체장치 및 그 제조방법 |
SG1996004848A SG55074A1 (en) | 1993-12-10 | 1994-12-07 | A packaged semiconductor device and method of its manufacture |
DE69419881T DE69419881T2 (de) | 1993-12-10 | 1994-12-07 | Verpackte Halbeiteranordnung und deren Herstellungsverfahren |
EP94309126A EP0657922B1 (en) | 1993-12-10 | 1994-12-07 | A packaged semiconductor device and method of its manufacture |
CN94112942A CN1059053C (zh) | 1993-12-10 | 1994-12-09 | 侧面有凸缘的密封式半导体器件及其制造方法 |
US08/848,566 US5885852A (en) | 1993-12-10 | 1997-04-28 | Packaged semiconductor device having a flange at its side surface and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31084593A JP3151346B2 (ja) | 1993-12-10 | 1993-12-10 | 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07161876A true JPH07161876A (ja) | 1995-06-23 |
JP3151346B2 JP3151346B2 (ja) | 2001-04-03 |
Family
ID=18010087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31084593A Expired - Lifetime JP3151346B2 (ja) | 1993-12-10 | 1993-12-10 | 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5885852A (ja) |
EP (1) | EP0657922B1 (ja) |
JP (1) | JP3151346B2 (ja) |
KR (1) | KR950021459A (ja) |
CN (1) | CN1059053C (ja) |
DE (1) | DE69419881T2 (ja) |
SG (1) | SG55074A1 (ja) |
TW (1) | TW268143B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6033934A (en) * | 1997-12-09 | 2000-03-07 | Orient Semiconductor Electronics Ltd. | Semiconductor chip fabrication method and apparatus therefor |
KR100751826B1 (ko) * | 1998-03-20 | 2007-08-23 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치 및 그 제조방법 |
MY133357A (en) | 1999-06-30 | 2007-11-30 | Hitachi Ltd | A semiconductor device and a method of manufacturing the same |
US6426565B1 (en) | 2000-03-22 | 2002-07-30 | International Business Machines Corporation | Electronic package and method of making same |
US6355502B1 (en) * | 2000-04-25 | 2002-03-12 | National Science Council | Semiconductor package and method for making the same |
US6395998B1 (en) | 2000-09-13 | 2002-05-28 | International Business Machines Corporation | Electronic package having an adhesive retaining cavity |
JP3722058B2 (ja) * | 2001-12-07 | 2005-11-30 | ヤマハ株式会社 | 半導体素子の製造方法及び製造装置 |
US20030176022A1 (en) * | 2002-03-13 | 2003-09-18 | Kurt Waldner | Tool and method for welding to IC frames |
CN100378937C (zh) * | 2002-05-31 | 2008-04-02 | 威宇科技测试封装有限公司 | 利用焊线技术在芯片上布线的方法 |
JP5333402B2 (ja) * | 2010-10-06 | 2013-11-06 | 三菱電機株式会社 | 半導体装置の製造方法 |
CN103715163B (zh) * | 2013-12-31 | 2017-01-04 | 日月光封装测试(上海)有限公司 | 引线框架及半导体封装 |
CN106182581A (zh) * | 2016-07-25 | 2016-12-07 | 胡小庆 | 一种电子芯片的制备方法及电子芯片 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5828841A (ja) * | 1981-08-14 | 1983-02-19 | Toshiba Corp | 樹脂封止型半導体装置の製造方法 |
JPS595651A (ja) * | 1982-07-01 | 1984-01-12 | Fujitsu Ltd | 樹脂封止型半導体装置およびその製造方法 |
JPS60241246A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Micro Comput Eng Ltd | リ−ド固定治具 |
JPS6151933A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体装置の製法 |
JPS63107152A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | 樹脂封止型電子部品 |
JPS63131557A (ja) * | 1986-11-21 | 1988-06-03 | Hitachi Ltd | レジン封止型半導体装置用リ−ドフレ−ム及びレジン封止型半導体装置 |
JPS63138743A (ja) * | 1986-12-01 | 1988-06-10 | Nec Corp | 半導体装置の製造方法 |
JPH01206652A (ja) * | 1988-02-15 | 1989-08-18 | Hitachi Ltd | 半導体装置 |
JPH01286343A (ja) * | 1988-05-12 | 1989-11-17 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JPH0245961A (ja) * | 1988-08-06 | 1990-02-15 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPH02280360A (ja) * | 1989-04-20 | 1990-11-16 | Mitsubishi Electric Corp | 半導体パッケージ |
JPH03194956A (ja) * | 1989-12-22 | 1991-08-26 | Nec Corp | 表面実装型モールド封止半導体装置 |
JPH04316359A (ja) * | 1991-04-16 | 1992-11-06 | Matsushita Electron Corp | リードフレーム及びそれを用いた半導体装置の製造方法 |
EP0689241A2 (en) * | 1991-10-17 | 1995-12-27 | Fujitsu Limited | Carrier for carrying semiconductor device |
JPH05136310A (ja) * | 1991-11-12 | 1993-06-01 | Nec Kyushu Ltd | Icのリードフレーム |
JPH05226552A (ja) * | 1992-02-18 | 1993-09-03 | Mitsubishi Electric Corp | 樹脂封止型半導体装置用リードフレーム |
JPH05243448A (ja) * | 1992-02-28 | 1993-09-21 | Nec Kyushu Ltd | 集積回路用パッケージ |
-
1993
- 1993-12-10 JP JP31084593A patent/JP3151346B2/ja not_active Expired - Lifetime
-
1994
- 1994-11-29 TW TW083111106A patent/TW268143B/zh not_active IP Right Cessation
- 1994-12-07 DE DE69419881T patent/DE69419881T2/de not_active Expired - Fee Related
- 1994-12-07 EP EP94309126A patent/EP0657922B1/en not_active Expired - Lifetime
- 1994-12-07 KR KR1019940033138A patent/KR950021459A/ko not_active Application Discontinuation
- 1994-12-07 SG SG1996004848A patent/SG55074A1/en unknown
- 1994-12-09 CN CN94112942A patent/CN1059053C/zh not_active Expired - Fee Related
-
1997
- 1997-04-28 US US08/848,566 patent/US5885852A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1107256A (zh) | 1995-08-23 |
DE69419881T2 (de) | 2000-03-16 |
KR950021459A (ko) | 1995-07-26 |
DE69419881D1 (de) | 1999-09-09 |
EP0657922A1 (en) | 1995-06-14 |
SG55074A1 (en) | 1998-12-21 |
EP0657922B1 (en) | 1999-08-04 |
TW268143B (ja) | 1996-01-11 |
US5885852A (en) | 1999-03-23 |
CN1059053C (zh) | 2000-11-29 |
JP3151346B2 (ja) | 2001-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
US6268647B1 (en) | Electronic component with an insulating coating | |
US6133068A (en) | Increasing the gap between a lead frame and a semiconductor die | |
JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US5824569A (en) | Semiconductor device having ball-bonded pads | |
US6198163B1 (en) | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface | |
JPH1131776A (ja) | 半導体チップパッケージ | |
US6340837B1 (en) | Semiconductor device and method of fabricating the same | |
US4951120A (en) | Lead frame and semiconductor device using the same | |
US5559364A (en) | Leadframe | |
US20050184367A1 (en) | Two die semiconductor assembly and system including same | |
JPH07161876A (ja) | 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型 | |
JP3638750B2 (ja) | 半導体装置 | |
JPS60167454A (ja) | 半導体装置 | |
CN107305879B (zh) | 半导体器件及相应的方法 | |
JP3497775B2 (ja) | 半導体装置 | |
JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
JP3510520B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2005311099A (ja) | 半導体装置及びその製造方法 | |
JPH0870082A (ja) | 半導体集積回路装置およびその製造方法ならびにリードフレーム | |
EP1381084A1 (en) | Semiconductor device and method of its fabrication | |
JP3251436B2 (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JPH0837274A (ja) | リードフレーム、それを用いた半導体集積回路装置およびその製造方法 | |
JPH08130286A (ja) | 半導体装置 | |
JP2004200719A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140119 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |